View source for सुपर हार्वर्ड आर्किटेक्चर सिंगल-चिप कंप्यूटर

{{Distinguish|सुपरएच}}
'''सुपर हार्वर्ड वास्तुकला सिंगल-चिप कंप्यूटर''' (SHARC) अनुरूप उपकरणों से एक उच्च प्रदर्शन [[तैरनेवाला स्थल|अस्थायी-बिंदु]] और [[फिक्स्ड-पॉइंट अंकगणित|निश्चित-बिंदु]] होती है। SHARC का उपयोग विभिन्न प्रकार के [[डिजिटल सिग्नल प्रोसेसर|संकेत प्रसंस्करण]] अनुप्रयोगों में किया जाता है, जिसमें ऑडियो प्रसंस्करण से लेकर सिंगल-सीपीयू गाइडेड आर्टिलरी शेल से लेकर 1000-सीपीयू ओवर-द-होराइजन रडार प्रसंस्करण कंप्यूटर सम्मलित होते है। इसका मूल डिजाइन लगभग जनवरी 1994 का है।

SHARC प्रसंस्करण सामान्यतः आस-पास के अन्य SHARC प्रसंस्करण के लिए अच्छी संख्या में सीरियल लिंक रखने के लिए लक्षित होते है, जिनका उपयोग SMP के कम लागत वाले विकल्प के रूप में किया जाता है।

== वास्तुकला ==
SHARC एक [[ हार्वर्ड वास्तुकला |हार्वर्ड वास्तुकला]] [[ शब्द सम्बोधन |शब्द सम्बोधन]] [[VLIW]] प्रसंस्करण होता है, यह 8-बिट या 16-बिट मानों के बारे में कुछ नहीं जानता है क्योंकि प्रत्येक पते का उपयोग पूरे [[32-बिट]] शब्द को इंगित करने के लिए किया जाता है। इस प्रकार यह न तो छोटा-अंत होता है और न ही बड़ा-अंत होता है, चूंकि संकलक सम्मेलन का उपयोग कर सकता है यदि यह 64-बिट डेटा और/या एकाधिक 8-बिट या 16-बिट मानों को एक 32-बिट शब्द में पैक करने के लिए लागू करता है। सी में, वर्ण 32-बिट होते है क्योंकि वे मानक द्वारा सबसे छोटे पता योग्य शब्द होते है।

शब्द का आकार निर्देशों के लिए [[48-बिट]], पूर्णांकों के लिए 32-बिट और सामान्य अस्थायी-बिंदु और विस्तारित अस्थायी-बिंदु के लिए 40-बिट होता है। कोड और डेटा सामान्यतः चालू-चिप मेमोरी से प्राप्त किए जाते है, जिसमे उपयोगकर्ता को अलग-अलग शब्द आकार के क्षेत्रों में वांछित के रूप में विभाजित किया जाता है। छोटे डेटा प्रकार व्यापक मेमोरी में संग्रहीत किए जाते है। एक प्रणाली जो 40-बिट विस्तारित अस्थायी-बिंदु का उपयोग नही करती है, चालू-चिप मेमोरी को दो वर्गों में विभाजित कर सकती है, कोड के लिए 48-बिट होते है और शेष सब कुछ के लिए 32-बिट होते है। अधिकांश मेमोरी से संबंधित सीपीयू निर्देश 48-बिट मेमोरी के सभी बिट्स तक नहीं पहुंच सकते है, लेकिन इस उद्देश्य के लिए एक विशेष 48-बिट प्रदान किया जाता है। विशेष 48-बिट को एक जोड़ी के रूप में एक्सेस किया जा सकता है, जिससे सामान्य विधियों से बाहर जाने की अनुमति मिलती है।

बंद-चिप मेमोरी का उपयोग SHARC के साथ किया जाता है। इस मेमोरी को केवल एक ही आकार के लिए समनुरूप किया जाता है। यदि बंद-चिप मेमोरी को 32-बिट शब्दों के रूप में समनुरूप किया गया है, तो कोड निष्पादन और विस्तारित अस्थायी-बिंदु के लिए केवल चालू-चिप मेमोरी का उपयोग किया जाता है। [[ऑपरेटिंग सिस्टम|परिचालन प्रणाली]] इस समस्या को हल करने के लिए [[ओवरले (प्रोग्रामिंग)|ओवरल]] का उपयोग करते है, निष्पादन के लिए आवश्यकतानुसार 48-बिट डेटा को चालू-चिप मेमोरी में स्थानांतरित करते है। इसके लिए [[ प्रत्यक्ष मेमोरी एक्सेस |प्रत्यक्ष मेमोरी एक्सेस]] डीएमए इंजन दिया गया है। बाहरी [[मेमोरी प्रबंधन इकाई]] एमएमयू के बिना ट्रू पेजिंग असंभव होता है।

SHARC में 32-बिट शब्द सम्बोधन स्थान होता है। शब्द आकार के आधार पर यह 16 जीबी, 20 जीबी, या 24 जीबी (8-बिट बाइट की सामान्य परिभाषा का उपयोग करके) तक होता है।

SHARC निर्देशों में 32-बिट तुरंत संकार्य होता है। इस संकार्य के बिना निर्देश सामान्यतः एक साथ दो या दो से अधिक संचालन करने में सक्षम होते है। x[[86]] फ्लैग द्वारा प्रदान किए गए विकल्पों के समान कई शर्त विकल्प होते है।

दो [[देरी स्लॉट]] विलंब स्लॉट होते है। दो निर्देशों को सामान्य रूप से निष्पादित किया जाता है।

SHARC प्रसंस्करण में लूप नियंत्रण के लिए निर्माण समर्थन होता है। सामान्य निर्देशों की आवश्यकता और लूप निकास से संबंधित सामान्य बहीखाता पद्धति से बचने के लिए 6 स्तरों तक का उपयोग किया जाता है।

SHARC के पास सामान्य प्रयोजन के दो पूर्ण सेट होते है। कोड तुरंत उनके बीच स्विच करता है, जिससे किसी प्रयोग और परिचालन प्रणाली या दो सूत्र के बीच तेज संदर्भ स्विच की अनुमति मिलती है।

== यह भी देखें ==
*[[टाइगरशार्क]]
* [[ Blackfin ]]
* [[क्वालकॉम हेक्सागोन]]
*[[टेक्सास इंस्ट्रूमेंट्स TMS320]]
*सीईवीए, इंक.

==बाहरी संबंध==
*[http://www.analog.com/en/processors-dsp/sharc/products/index.html SHARC processors website]
[[Category: डिजिटल सिग्नल प्रोसेसर]] [[Category: बहुत लंबा निर्देश शब्द कंप्यूटिंग]] [[Category: वीएलआईडब्ल्यू माइक्रोप्रोसेसर]] 



[[Category: Machine Translated Page]]
[[Category:Created On 02/05/2023]]