View source for डायोड-ट्रांजिस्टर तर्क

[[Image:DTL NAND Gate.svg|frame|बुनियादी दो-इनपुट डीटीएल नंद गेट की योजनाबद्ध। R3, R4 और V− जमीन के नीचे इनपुट डीएल चरण के सकारात्मक आउटपुट वोल्टेज को स्थानांतरित करते हैं (कम इनपुट वोल्टेज पर ट्रांजिस्टर को काटने के लिए)।]]'''[[डायोड]]-[[ट्रांजिस्टर]] [[लॉजिक गेट|लॉजिक]] (डीटीएल)''' डिजिटल परिपथ का एक वर्ग है जो ट्रांजिस्टर-ट्रांजिस्टर लॉजिक का प्रत्यक्ष रूप है। इसे ऐसा इसलिए कहा जाता है क्योंकि [[लॉजिक गेट]] फ़ंक्शन AND और OR डायोड लॉजिक द्वारा किए जाते हैं, जबकि लॉजिकल इनवर्जन (NOT) और एम्प्लीफिकेशन (सिग्नल बहाली प्रदान करना) एक [[ट्रांजिस्टर]] द्वारा किया जाता है (RTL और TTL के विपरीत) है।

== कार्यान्वयन ==

पहली तस्वीर में दिखाए गए DTL परिपथ में तीन चरण होते हैं: एक इनपुट डायोड लॉजिक स्टेज (D1, D2, और R1), एक इंटरमीडिएट-लेवल शिफ्टिंग स्टेज (R3 और R4), और एक आउटपुट कॉमन-एमिटर एम्पलीफायर स्टेज (Q1 और R2). यदि दोनों इनपुट A और B उच्च हैं (तर्क 1; V+ के पास), तो डायोड D1 और D2 रिवर्स बायस्ड हैं। फिर प्रतिरोधक R1 और R3 Q1 को चालू करने के लिए पर्याप्त विद्युत धारा की आपूर्ति करेंगे (Q1 को संतृप्ति में चलाएंगे) और R4 के लिए आवश्यक विद्युत धारा की आपूर्ति भी करेंगे। Q1 (VBE, जर्मेनियम के लिए लगभग 0.3 V और सिलिकॉन के लिए 0.6 V) के आधार पर निम्न सकारात्मक वोल्टेज होगा। ट्रांजिस्टर का कलेक्टर विद्युत धारा चालू होने पर आउटपुट Q को कम खींचा जाएगा (तर्क 0; VCE(sat), प्रायः 1 वोल्ट से कम)। यदि इनमें से कोई एक या दोनों इनपुट कम हैं, तो कम से कम एक इनपुट डायोड एनोड पर वोल्टेज को लगभग 2 वोल्ट से कम मूल्य तक संचालित और खींचता है। R3 और R4 फिर एक वोल्टेज डिवाइडर के रूप में कार्य करते हैं जो Q1 के बेस वोल्टेज को  ऋणात्मक बनाता है और परिणामस्वरूप Q1 को सवृत कर देता है। Q1 का कलेक्टर विद्युत धारा (संग्राहक धारा) अनिवार्य रूप से शून्य होगा, इसलिए R2 आउटपुट वोल्टेज Q को उच्च (तर्क 1; V+ के पास) खींच लेगा।

=== ट्रांजिस्टर इन्वर्टर के साथ प्रारंभिक डायोड तर्क ===
[[File:IBM_608_Logic_Gates.jpg|thumb|NAND और NOR DTL लॉजिक परिपथ, जैसा कि IBM 608 कार्ड पर उपयोग किया जाता है। पीएनपी और एनपीएन ट्रांजिस्टर प्रतीक वे हैं जो आईबीएम द्वारा उपयोग किए जाते हैं।<ref>''IBM Customer Manual of Instruction: Transistor Component Circuits'', [http://ibm-1401.info/Form223-6889-TransistorComponentCircuits.pdf p. 20], IBM, 1960.</ref>]]1952 तक, IBM ने ऑफ-द-शेल्फ जर्मेनियम डायोड को संशोधित करके ट्रांजिस्टर का निर्माण किया, जिसके बाद उनके पास पॉफकीप्सी (Poughkeepsie) में अपना स्वयं का [[मिश्र धातु]]-जंक्शन ट्रांजिस्टर विनिर्माण संयंत्र था।<ref>Emerson W. Pugh, Lyle R. Johnson, John H. Palmer, ''IBM's 360 and Early 370 Systems'', pp. 33-34, MIT Press, 1991 {{ISBN|0262161230}}.</ref><ref>Bo Lojek, ''History of Semiconductors'', pp. 60-61, Springer Science & Business Media, 2007 {{ISBN|3540342583}}.</ref> 1950 के दशक के मध्य में, IBM 608 में डायोड लॉजिक का उपयोग किया गया था जो दुनिया का पहला पूर्ण-ट्रांजिस्टरयुक्त कंप्यूटर था। एक एकल कार्ड में चार दो-तरफ़ा परिपथ या तीन तीन-तरफ़ा या एक आठ-तरफ़ा परिपथ होंगे। सभी इनपुट और आउटपुट सिग्नल अनुकूल थे। परिपथ एक माइक्रोसेकंड जितनी संकीर्ण मात्रा में दालों को विश्वसनीय रूप से स्विच करने में सक्षम थे।

1962 D-17B मार्गदर्शन कंप्यूटर के डिजाइनरों ने उपयोग किए गए ट्रांजिस्टर की संख्या को कम करने के लिए, यथासंभव डायोड-रेसिस्टर लॉजिक का उपयोग किया।

=== असतत ===
आईबीएम 1401 (1959 में घोषित<ref>[http://www.computermuseum.li/Testpage/IBM-1401.htm computermuseum.li]</ref>) में पहली तस्वीर में दिखाए गए परिपथ के समान डीटीएल परिपथ का प्रयोग किया गया था।<ref>The IBM 1401 may have also used a current mode logic.</ref> आईबीएम ने इस तर्क को "पूरक ट्रांजिस्टर डायोड लॉजिक" (सीटीडीएल) कहा है।<ref>{{Harvnb|IBM|1960|p=6}}</ref> सीटीडीएल ने अलग-अलग विद्युत आपूर्ति वोल्टेज पर एनपीएन और पीएनपी आधारित गेटों को वैकल्पिक करके लेवल शिफ्टिंग चरण (आर 3 और आर 4) से बचा लिया। एनपीएन आधारित परिपथ में +6V और -6V का उपयोग किया जाता है और ट्रांजिस्टर -6V के करीब स्विच किया जाता है, पीएनपी आधारित परिपथ में 0वी और -12वी का उपयोग किया जाता है और ट्रांजिस्टर 0वी के करीब स्विच किया जाता है। इस प्रकार, उदाहरण के लिए पीएनपी गेट द्वारा संचालित एनपीएन गेट 0V से -12V की सीमा के बीच में -6V का थ्रेशोल्ड वोल्टेज देखेगा। इसी प्रकार पीएनपी गेट के लिए 0V पर स्विचिंग 6V से -6V की रेंज द्वारा संचालित होती है। 1401 ने अपने मूल द्वारों में जर्मेनियम ट्रांजिस्टर और डायोड का उपयोग किया।<ref name="IBM-1401">[http://www.bitsavers.org/pdf/ibm/140x/1401_CE_Drws_1962.pdf IBM 1401 logic] {{webarchive|url=https://web.archive.org/web/20100809033255/http://www.bitsavers.org/pdf/ibm/140x/1401_CE_Drws_1962.pdf |date=2010-08-09 }} Retrieved on 2009-06-28.</ref><ref name="Form 223-688">{{cite book |author=IBM |year=1960 |title=Customer Engineering Manual of Instruction: Transistor Component Circuits |publisher = IBM |id=Form 223-688 (5M-11R-156) |url=http://ibm-1401.info/Form223-6889-TransistorComponentCircuits.pdf |access-date=2012-04-24 }}</ref> भौतिक पैकेजिंग में आईबीएम मानक मॉड्यूलर सिस्टम का उपयोग किया गया।

=== एकीकृत ===
डीटीएल गेट के एक एकीकृत परिपथ संस्करण में, आर 3 को श्रृंखला में जुड़े दो स्तर-स्थानांतरण डायोड द्वारा प्रतिस्थापित किया जाता है। इसके अलावा, डायोड के लिए बायस विद्युत धारा और ट्रांजिस्टर बेस के लिए डिस्चार्ज पथ प्रदान करने के लिए आर4 का निचला भाग जमीन से जुड़ा हुआ है। परिणामी एकीकृत परिपथ एकल विद्युत आपूर्ति वोल्टेज से चलता है।<ref>{{Citation|first=Louis A.|last=Delham|title=Design and Application of Transistor Switching Circuits|publisher=McGraw-Hill|year=1968|series=Texas Instruments Electronics Series}}, page 188 states resistor is replaced with one or more diodes; figure 10-43 shows 2 diodes; cites to Schulz 1962.</ref><ref>{{Citation|last=Schulz|first=D.|title=A High Speed Diode Coupled NOR Gate|journal=Solid State Design|volume=1|issue=8|page=52|date=August 1962|oclc=11579670}}</ref><ref>[http://www.asic-world.com/digital/logic2.html ASIC world: "Diode Transistor Logic"]</ref>

1962 में, [[सिग्नेटिक्स]] ने SE100-सीरीज़ समूह, पहली उच्च-मात्रा वाले DTL चिप्स प्रस्तुत किए। 1964 में, फेयरचाइल्ड ने 930-श्रृंखला DTμL माइक्रोलॉजिक समूह जारी किया जिसमें उन्नति रव प्रतिरक्षा, छोटी डाई और कम लागत थी। यह व्यावसायिक रूप से सबसे सफल डीटीएल समूह था और अन्य आईसी निर्माताओं द्वारा इसकी नकल की गई थी।<ref>[http://www.computerhistory.org/siliconengine/standard-logic-ic-families-introduced/ 1963: Standard Logic IC Families Introduced; Computer History Museum.]</ref><ref>[http://www.wylie.org.uk/technology/computer/ICs/monolith/monolith.htm Monolithic integrated circuit history; Andrew Wylie.]</ref>

== गति में सुधार ==
[[File:Transistor Clock.jpg|thumb|केवल असतत ट्रांजिस्टर, डायोड और प्रतिरोधों से बनी एक डिजिटल घड़ी, कोई एकीकृत परिपथ नहीं। यह घड़ी 550 स्विचिंग डायोड और 196 ट्रांजिस्टर का उपयोग 60 Hz पावर-लाइन फ़्रीक्वेंसी को एक पल्स प्रति सेकंड तक विभाजित करने और घंटे, मिनट और सेकंड का डिस्प्ले प्रदान करने के लिए करती है।]]डीटीएल प्रसार विलंब अपेक्षाकृत बड़ा है। जब ट्रांजिस्टर उच्च होने वाले सभी इनपुट से संतृप्ति में चला जाता है, तो चार्ज आधार क्षेत्र में संग्रहीत हो जाता है। जब यह संतृप्ति से बाहर आता है (इनपुट कम हो जाता है) तो इस चार्ज को हटाना होगा और प्रसार समय पर प्रभावित हो जाएगा।

डीटीएल को तेज़ करने का एक तरीका आर3 पर एक निम्न "स्पीड-अप" संधारित्र जोड़ना है। संधारित्र संग्रहित आधार चार्ज को हटाकर ट्रांजिस्टर को सवृत करने में सहायता करता है; संधारित्र प्रारंभिक बेस ड्राइव को बढ़ाकर ट्रांजिस्टर को चालू करने में भी सहायता करता है।<ref>{{citation |editor-last=Roehr |editor-first=William D. |title=High-Speed Switching Transistor Handbook |year=1963 |publisher=Motorola, Inc. }}. Page 32 states: "As the input signal changes, the charge on the capacitor is forced into the base of the transistor.  This charge can effectively cancel the transistor stored charge, resulting in a reduction of storage time.  This method is very effective if the output impedance of the preceding stage is low so that the peak reverse current into the transistor is high."</ref>

डीटीएल को तेज़ करने का दूसरा तरीका स्विचिंग ट्रांजिस्टर को संतृप्त होने से बचाना है। यह बेकर क्लैंप के साथ किया जा सकता है। बेकर क्लैंप का नाम रिचर्ड एच. बेकर के नाम पर रखा गया है, जिन्होंने अपनी 1956 की तकनीकी रिपोर्ट "मैक्सिमम एफिशिएंसी स्विचिंग परिपथ" में इसका वर्णन किया था।<ref>{{citation |first=R. H. |last=Baker |title=Maximum Efficiency Switching Circuits |year=1956 |url=http://www.dtic.mil/srch/doc?collection=t3&id=AD0096497 |archive-url=https://web.archive.org/web/20150925061100/http://www.dtic.mil/srch/doc?collection=t3&id=AD0096497 |url-status=dead |archive-date=September 25, 2015 |work=MIT Lincoln Laboratory Report TR-110 }}</ref>

1964 में, जेम्स आर. बायर्ड ने शोट्की ट्रांजिस्टर के लिए एक पेटेंट दायर किया।<ref>{{cite patent |inventor-last=Biard |inventor-first=James R. |inventorlink=James R. Biard |title=बैरियर डायोड का उपयोग करते हुए यूनिटरी सेमीकंडक्टर हाई स्पीड स्विचिंग डिवाइस|country-code=US |patent-number=3463975 |publication-date= December 31, 1964 |issue-date= August 26, 1969 }}</ref> अपने पेटेंट में शोट्की डायोड ने कलेक्टर-बेस ट्रांजिस्टर जंक्शन पर आगे के पूर्वाग्रह को कम करके ट्रांजिस्टर को संतृप्त होने से रोक दिया, इस प्रकार अल्पसंख्यक वाहक इंजेक्शन को नगण्य मात्रा में कम कर दिया। डायोड को एक ही डाई पर भी एकीकृत किया जा सकता था, इसमें एक कॉम्पैक्ट लेआउट था, कोई अल्पसंख्यक-वाहक चार्ज भंडारण नहीं था, और पारंपरिक जंक्शन डायोड की तुलना में तेज़ था। उनके पेटेंट ने यह भी दिखाया कि शोट्की ट्रांजिस्टर का उपयोग डीटीएल परिपथ में कैसे किया जा सकता है और कम लागत पर शोटकी-टीटीएल जैसे अन्य संतृप्त लॉजिक डिज़ाइनों की स्विचिंग गति में सुधार किया जा सकता है।

== इंटरफेसिंग विचार ==
पहले के अवरोधक-ट्रांजिस्टर तर्क की तुलना में एक बड़ा फायदा फैन-इन में वृद्धि है। इसके अतिरिक्त, फैन-आउट को बढ़ाने के लिए एक अतिरिक्त ट्रांजिस्टर और डायोड का उपयोग किया जा सकता है।<ref>{{cite book |first=Jacob |last=Millman |title=माइक्रोइलेक्ट्रॉनिक डिजिटल और एनालॉग सर्किट और सिस्टम|location=New York |publisher=McGraw-Hill Book Company |year=1979 |isbn=0-07-042327-X |pages=141–143 |url=https://books.google.com/books?id=DWMsAAAAYAAJ}}</ref>
== यह भी देखें ==
* डायोड तर्क
* [[उच्च सीमा तर्क]]
* [[ उत्तर ]]

==संदर्भ==
{{Reflist}}


==अग्रिम पठन==
* ''Design and Application of Transistor Switch Circuits''; Louis A. Delhom; Texas Instruments and McGraw-Hill; 278 pages; 1968; LCCCN 67-22955. [https://archive.org/details/DesignAndApplicationOfTransistorSwitchingCircuits ''(see chapter 10.7)'']
* 1964 Fairchild DTμL Micrologic Catalog; 36 pages. [https://archive.org/details/TNM_Fairchild_DTuL_Catalog_and_Parts_Examples_20170621_0025 ''(see catalog)'']
* 1965 Fairchild Catalog; 49 pages. [https://archive.org/stream/TNM_Fairchild_Semiconductor_1965_Catalog_20171015_0003#page/n33/mode/2up ''(see pages 33 to 34)'']
* 1975 Fairchild Full Line Condensed Catalog; 354 pages. [https://archive.org/stream/bitsavers_fairchilddldFullLineCondensedCatalog_17549717/1975_Fairchild_Full_Line_Condensed_Catalog#page/n223/mode/2up/search/dtl ''(see pages 2-129 to 2-130)'']
* 1978 Fairchild Full Line Condensed Catalog; 530 pages. [https://archive.org/details/bitsavers_fairchilddldFullLineCondensedCatalog_31237297 ''(see pages 13-110 to 13-113)'']


==बाहरी संबंध==
* [http://people.seas.harvard.edu/~jones/es154/lectures/lecture_7/pdfs/215ln03.pdf Diode-Transistor Logic (slides)] {{Webarchive|url=https://web.archive.org/web/20180827004614/http://people.seas.harvard.edu/~jones/es154/lectures/lecture_7/pdfs/215ln03.pdf |date=2018-08-27 }} - University of Connecticut
* [http://www.uobabylon.edu.iq/uobColeges/ad_downloads/4_22382_163.pdf Diode-Transistor Logic] {{Webarchive|url=https://web.archive.org/web/20180619155132/http://www.uobabylon.edu.iq/uobColeges/ad_downloads/4_22382_163.pdf |date=2018-06-19 }} - University of Babylon

{{Logic Families}}

{{DEFAULTSORT:Diode-transistor logic}}[[Category: तर्क परिवार]] 



[[Category: Machine Translated Page]]
[[Category:Created On 15/06/2023]]