View source for सॉफ्ट माइक्रोप्रोसेसर

{{Short description|Microprocessor design embeddable in other computer systems}}



'''सॉफ्ट [[माइक्रोप्रोसेसर]]''' (जिसे सॉफ्टकोर माइक्रोप्रोसेसर या सॉफ्ट प्रोसेसर भी कहा जाता है) माइक्रोप्रोसेसर कोर है। जिसे [[तर्क संश्लेषण|लॉजिक संश्लेषण]] का उपयोग करके पूर्णतः कार्यान्वित किया जा सकता है। इसे प्रोग्रामेबल लॉजिक (जैसे, [[विशिष्ट एकीकृत परिपथ आवेदन]], [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]], [[ जटिल प्रोग्रामयोग्य तर्क उपकरण |जटिल प्रोग्राम करने योग्य लॉजिक उपकरण]] ) वाले विभिन्न [[ अर्धचालक |अर्धचालक]] उपकरणों के माध्यम से कार्यान्वित किया जा सकता है, जिसमें हाई-एंड कमोडिटी दोनों विविधताएं सम्मिलित हैं।<ref>http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html {{Webarchive|url=https://web.archive.org/web/20181013095941/http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html |date=2018-10-13 }}
"Zet soft core running Windows 3.0" by Andrew Felch 2011</ref>

अधिकांश प्रणाली, यदि वे किसी सॉफ्ट प्रोसेसर का उपयोग करते हैं, तब केवल एक ही सॉफ्ट प्रोसेसर का उपयोग करते हैं। चूंकि कुछ डिज़ाइनर एफपीजीए पर उतने ही सॉफ्ट कोर लगाते हैं, जितने फिट होंगे।<ref>
{{cite web |url=http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |title=Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2 |access-date=2012-08-18 |url-status=dead |archive-url=https://web.archive.org/web/20071008163016/http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |archive-date=2007-10-08 }}
"FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
</ref> उन [[ मल्टी कोर |मल्टी कोर]] प्रणाली में क्लस्टर में सभी कोर के मध्य सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।

जबकि अनेक लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर लगाते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप [[मल्टी-कोर प्रोसेसर]] का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।<ref>[http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf MicroBlaze Soft Processor: Frequently Asked Questions] {{webarchive|url=https://web.archive.org/web/20111027074459/http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf |date=2011-10-27 }}</ref> कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर लगाए हैं।<ref>
István Vassányi.
"Implementing processor arrays on FPGAs". 1998.
[https://doi.org/10.1007%2FBFb0055278]
</ref><ref>
Zhoukun WANG and Omar HAMMAMI.
"A 24 Processors System on Chip FPGA Design with Network on Chip".
[http://www.design-reuse.com/articles/21583/processor-noc-fpga.html]
</ref><ref>
John Kent.
"Micro16 Array - A Simple CPU Array"
[http://members.optusnet.com.au/jekent/Micro16Array/index.html]
</ref><ref>
Kit Eaton.
"1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer".
2011.
[http://www.fastcompany.com/1714174/1000-core-cpu-achieved-your-future-desktop-will-be-a-supercomputer?partner=rss]
</ref><ref>
"Scientists Squeeze Over 1,000 Cores onto One Chip".
2011.
[http://www.ecnmag.com/news/2011/01/research/Over-1000-Cores-on-One-Chip.aspx] {{Webarchive|url=https://web.archive.org/web/20120305082424/http://www.ecnmag.com/news/2011/01/research/Over-1000-Cores-on-One-Chip.aspx |date=2012-03-05 }}
</ref> यह कंप्यूटिंग में [[बड़े पैमाने पर समानांतर|बड़े मापदंड पर समानांतर]] को क्रियान्वित करने का उपाय है और इसे [[इन-मेमोरी प्रोसेसिंग]] कंप्यूटिंग पर भी संचालित किया जा सकता है।

एफपीजीए में कार्यान्वित सॉफ्ट माइक्रोप्रोसेसर और इसके साथ के परिधीय डिसकॉन्टीन्यू प्रोसेसर की तुलना में अप्रचलन के प्रति कम संवेदनशील होते हैं।<ref>{{Cite web
 | author=Joe DeLaere.
 | url=https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01255-top-7-reasons-to-replace-your-microcontroller-with-a-max-10-fpga.pdf 
 | title="Top 7 Reasons to Replace Your Microcontroller with a MAX 10 FPGA"}}
</ref><ref>{{Cite web
 |author1=John Swan |author2=Tomek Krzyzak.
 | url=http://www.embedded.com/print/4015159 
 | title="Using FPGAs to avoid microprocessor obsolescence"
 | date=2008
 | archive-url=https://web.archive.org/web/20161013004106/http://www.embedded.com/print/4015159
 | archive-date=2016-01-30
}}</ref><ref>
{{Cite web|url=https://www.electronicsweekly.com/news/products/fpga-news/fpga-processor-ip-needs-to-be-supported-2010-02/|title=FPGA processor IP needs to be supported|last=Staff|date=2010-02-03|website=Electronics Weekly|language=en-GB|access-date=2019-04-03}}
</ref>



== कोर तुलना ==

{| class="wikitable sortable"
|-
! प्रोसेसर
! डेवलपर
! ओपन सोर्स
! बस सपोर्ट
! नोट्स
! प्रोजेक्ट होम
! डिस्क्रिप्सन लैंग्वेज
|-
| colspan="7" align="center" |  ''[[ARM architecture|एआरएम]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
| [[Amber (processor core)|एम्बर]] 
|कॉनर सैंटीफोर्ट
| {{yes|LGPLv2.1}}
| [[Wishbone (computer bus)|विशबोन]]
| [[ARM architecture|एआरएमवी2ए]] 3-स्टेज या 5-स्टेज
|  [https://opencores.org/project/amber ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
|-
| [[Cortex-M1|कॉरटेक्स-एम1]]
| [[ARM Holdings|एआरएम]]
| {{no}}
| [http://www.arm.com/products/system-ip/interconnect/index.php]
| 70–200मेगाहर्टज, 32-बिट आरआईएससी
| [http://www.arm.com/products/CPUs/ARM_Cortex-M1.html]
| वेरीलॉग
|-
| colspan="7" align="center" |  ''[[AVR microcontrollers|ए.वी.आर]] अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
|नवरे
|सेबेस्टियन बॉर्डेउडुक
| {{yes}}
|डायरेक्ट एसआरएएम
| [[Atmel AVR|एटमेल ए.वी.आर]]-compatible 8-बिट आरआईएससी
| [http://opencores.org/project,navre ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
|-
| पी.ए.वी.आर
|डोरू क्यूटुरेला
| {{yes}}
|
| [[Atmel AVR|एटमेल ए.वी.आर]]- कॉम्पिटेबल 8-बिट आरआईएससी
| [http://opencores.org/project,pavr ओपनकोर्स पर प्रोजेक्ट पेज]
| वीएचडीएल
|-
| सॉफ्ट ए.वी.आर कोर
|एंड्रास पाल
| {{yes}}
|मानक ए.वी.आर. बसें (कोर-युग्मित आई/ओ, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम)
| [[Atmel AVR|एटमेल ए.वी.आर]]-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और एसओएस सुविधाएँ सम्मिलित हैं
| [http://opencores.org/project/softavrcore ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
|-
| colspan="7" align="center" | ''माइक्रो ब्लेज़ इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
| [http://www.aeste.my/aemb][[AEMB|एईएमबी]]
|शॉन टैन
| {{yes}}
|    [[Wishbone (computer bus)|विशबोन]]
|माइक्रोब्लेज़ ईडीके 3.2 संगत
| [http://www.aeste.my/aemb एईएमबी] 
| वेरीलॉग
|-
| [[MicroBlaze|माइक्रो ब्लेज़]]
| [[Xilinx|जीलीनिक्स]]
| {{no}}
|पीएलबी, ओपीबी, एफएसएल, एलएमबी, एएक्सआई4
|
| [https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ शीलाइनक्स माइक्रोब्लेज़]
|
|-
| [[OpenFire Soft Processor|ओपेन फायर]]
|वर्जीनिया टेक सीसीएम लैब
| {{yes}}
|ओपीबी, एफएसएल
|माइक्रोब्लेज़ के साथ बाइनरी संगत
| [https://web.archive.org/web/20090724052731/http://www.ccm.ece.vt.edu/~scraven/openfire.html]<ref>{{Cite web|url=http://opencores.org/project,openfire_core,overview|title=Overview :: OpenFire Processor Core :: OpenCores}}</ref>
| वेरीलॉग
|-
| [[SecretBlaze|सीक्रेट ब्लेज]]
|एलआईआरएमएम, मोंटपेलियर विश्वविद्यालय / सीएनआरएस
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|माइक्रोब्लेज़ आईएसए, वीएचडीएचएल
| [http://www.lirmm.fr/ADAC/?page_id=462 सीक्रेटब्लेज़]
| वीएचडीएल
|-
| colspan="7" align="center" | ''[[MCS-51|एमसीएस-51]] अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
| [http://www.microcorelabs.com एमसीएल51]
| [[MicroCore Labs|माइक्रो कोर लैब]]
| {{yes}}
|अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसेक्वेंसर-आधारित 8051 कोर
|312 आर्टिक्स-7 एलयूटी। क्वाड-कोर 8051 संस्करण 1227 एलयूटी है।
| [http://www.microcorelabs.com एमसीएल51 कोर]
|
|-
| [https://web.archive.org/web/20131008041359/http://wiki.altium.com/display/ADOH/TSK51x+MCU टीएसके51/52]
| [[Altium|अल्टिम]]
| {{no|Royalty-free}}
| [[Wishbone (computer bus)|विशबोन/इंटेल 8051]]  
|8-बिट इंटेल 8051 निर्देश सेट संगत, लोवर क्लाक साइकल विकल्प
| [https://web.archive.org/web/20160306202550/http://wiki.altium.com/display/adoh/processor-based+fpga+design अल्टिम विकी पर एंबेडेड डिज़ाइन] 
|
|-
| colspan="7" align="center" |   ''[[MIPS architecture|एमआईपीएस]] अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ बेरी]
| [[University of Cambridge|यूनिवर्सिटी ऑफ कैम्ब्रिज]]
| {{yes|BSD}}
|
| ''[[MIPS architecture|एमआईपीएस]]''
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ प्रोजेक्ट पेज]
|  [[Bluespec|ब्लूस्पेक]] 
|-
|  [http://www.dossmatik.de/mais-cpu.html डॉस मैटिक]
|  [[René Doss|रेने डॉस]]
| {{yes|CC BY-NC 3.0, except ''commercial applicants have to pay a licence fee''.}}
|पाइपलाइन वाली बस
|एमआईपीएस I अनुदेश सेट पाइपलाइन चरण
|  [http://www.dossmatik.de/mais-cpu.html डॉस मैटिक]
| वीएचडीएल
|-
| [https://web.archive.org/web/20131020113429/http://wiki.altium.com/display/ADOH/TSK3000A टीएसके3000ए]
| [[Altium|अल्टिम]]
| {{no|Royalty-free}}
| [[Wishbone (computer bus)|विशबोन]]
| 32-बिट [[R3000|आर3000]]-स्टाइल आरटीआईसी ने हार्वर्ड-आर्किटेक्चर सीपीयू को संशोधित किया
| [https://web.archive.org/web/20160306202550/http://wiki.altium.com/display/adoh/processor-based+fpga+design अल्टियम विकी पर एंबेडेड डिज़ाइन] 
|
|-
| colspan="7" align="center" | ''[[PicoBlaze|पिकोब्लेज़]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|  [[PacoBlaze|पैको ब्लेज]] 
| पैब्लो ब्लेयर
| {{yes}}
|
|पिकोब्लेज़ प्रोसेसर के साथ संगत
| [http://bleyer.org/pacoblaze पैको ब्लेज]
| वेरीलॉग
|-
|  [[PicoBlaze|पिको ब्लेज]]
| [[Xilinx|जिलिनक्स]] 
| {{no}}
|
|
| [https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ जिलिनक्स] 
{| class="wikitable sortable"
|-
|  [https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ पिको ब्लेज]
|}
| वीएचडीएल, वेरीलॉग
|-
| colspan="7" align="center" |  ''[[RISC-V|आरआईएससी-V]] अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
| [https://github.com/f32c/f32c f32c]
|ज़ाग्रेब विश्वविद्यालय
| {{yes|BSD}}
|एक्सआई, एसडीआरएएम, एसआरएएम
|32-बिट, आरटीआईसी-वी / एमआईपीएस आईएसए सबसेट (रीटार्गेटेबल), जीसीसी टूलचेन
| [https://github.com/f32c/f32c f32c]
| वीएचडीएल
|-
| [https://github.com/stnolting/neorv32 एनइओआरवी32]
|स्टीफ़न नोल्टिंग
| {{yes|BSD}}
| विशबोन बी4, एएक्सआई4
|rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-कम्प्लेंट, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन
| [https://github.com/stnolting/neorv32 गिटहब] [https://opencores.org/projects/neorv32 ओपनकोर्स]
| वीएचडीएल
|-
|वेक्स रिस्कव
| SpinalHDL|स्पाइनलएचडीएल
| {{Yes}}
|एएक्सआई4 / एवलॉन
|32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक।
| [https://github.com/SpinalHDL/VexRiscv https://github.com/SpinalHDL/Vexआरआईएससीv]
| वीएचडीएलवेरीलॉग 
{| class="wikitable sortable"
|-
| SpinalHDL |स्पाइनलएचडीएल
|}
|-
| colspan="7" align="center" |  ''[[SPARC|स्पार्क]]अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
| [[LEON|लिओन2(-एफटी)]]
|  [[European Space Agency|ईएसए]]
| {{yes}}
| एएमबीए2
| स्पार्क वी8
| [http://www.esa.int/TEC/Microelectronics/SEMUD70CYTE_0.html ईएसए]
| वीएचडीएल
|-
| [[LEON|लिओन3/4]]
| एरोफ्लेक्स गैसलर
| {{yes}}
| एएमबीए2
| स्पार्क वी8
| [http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=156&Itemid=104 एरोफ्लेक्स गैसलर]
| वीएचडीएल
|-
| [http://parallel.princeton.edu/openpiton/specs.html ओपन पिटोन]
|प्रिंसटन समानांतर समूह
| {{Yes}}
|
| [[Manycore processor|मैनीकोर]] [[SPARC|स्पार्क वी9]]
| [http://parallel.princeton.edu/openpiton/specs.html ओपन पिटोन]
| वेरीलॉग
|-
| [[OpenSPARC|ओपन स्पार्क टी1]]
| [[Sun Microsystems|सन]]
| {{yes}}
|
| 64-बिट
| [http://www.opensparc.net/opensparc-t1/index.html openSPARC.net]
| वेरीलॉग
|-
|टैकस/पाइप5
| टेमलिब
| {{yes}}
| पाइपलाइन्ड बस
| स्पार्क वी8
| [http://temlib.org टेमलिब]
| वीएचडीएल
|-
| colspan="7" align="center" | ''[[x86]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
| सीपीयू86
| एचटी-लैब
| {{yes}}
|
| 8088- वीएचडीएल में सीपीयू
| [http://www.ht-lab.com/cpu86.htm सीपीयू86]
| वीएचडीएल
|-
| [http://www.microcorelabs.com एमसीए86]
| [[MicroCore Labs|माइक्रोकोर लैब्स]] 
| {{yes}}
| 8088 बीआईयू प्रदान किया गया। दूसरों को बनाना आसान है.
|त्रुटिहीन चक्र 8088/8086 को माइक्रोसीक्वेंसर के साथ कार्यान्वित किया गया। किंटेक्स-7 का 2% से कम उपयोग।
| [http://www.microcorelabs.com एमसीएल86 कोर]
|
|-
| [https://www.jamieiles.com/80186/ एस80एक्स86]
|जेमी आइल्स
| {{yes|GPLv3}}
| कस्टम
| 80186-संगत जीपीएलवी3 कोर
| [https://www.jamieiles.com/80186/ एस80एक्स86]
| सिस्टम वेरीलॉग
|-
| [[Zet (hardware)|जेट]] 
|ज़ीउस गोमेज़ मार्मोलेजो
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|एक्स86 पीसी क्लोन
| [https://archive.today/20130112150552/http://zet.aluzina.org/ जेट]
| वेरीलॉग
|-
| [[ao486 (hardware)|एओ486]]
|अलेक्जेंडर उस्मान
| {{yes|3-Clause BSD}}
| एवलॉन
|आई486 एसएक्स संगत कोर
| [https://github.com/alfikpl/ao486 एओ486]
| वेरीलॉग
|-
| colspan="7" align="center" |  ''[[Power ISA|पावरपीसी/पावर]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
| [[PowerPC 400#PowerPC 405|पावरपीसी 405]][[PowerPC 400#PowerPC 470|एस]]
| आईबीएम
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM|आईबीएम]]
| वेरीलॉग
|-
| [[PowerPC 400#PowerPC 440|पावरपीसी 440]][[PowerPC 400#PowerPC 470|एस]]
| आईबीएम
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM|आईबीएम]]
| वेरीलॉग
|-
| [[PowerPC 400#PowerPC 470|पावरपीसी 470एस]]
| आईबीएम
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| 32-बिट पावरपीसी v.2.05 बुक ई
| [[IBM|आईबीएम]]
| वेरीलॉग
|-
| [[OpenPower Microwatt|माइक्रोवाट]]
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| [[Wishbone (computer bus)|विशबोन]]
|64-बिट पावरआईएसए 3.0 अवधारणा का प्रमाण
| [https://github.com/antonblanchard/microwatt माइक्रोवाट @ गिटहब]
| वीएचडीएल
|-
| [[OpenPower Microwatt#Chiselwatt|छीसेलवाट]]
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| [[Wishbone (computer bus)|विशबोन]]
|64-बिट पावरआईएसए 3.0
| [https://github.com/antonblanchard/chiselwatt छिसेलवाट @ गिटहब]
| चिसेल
|-
|[[Libre-SOC|लिब्रे-एसओसी]]
| [https://libre-soc.org Libre-SoC.org]
| {{yes|BSD/LGPLv2+}}
| [[Wishbone (computer bus)|विशबोन]]
|64-बिट पावरआईएसए 3.0। ट्यूटोरियल/जीपीयू/वीपीयू कार्यान्वयन और कस्टम सदिस निर्देश
| [https://libre-soc.org Libre-SoC.org]
|पायथन/एन मिगेन
|-
| [[IBM A2#A2I|ए2आई]]
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
|कस्टम पीबस
| 64-बिट आडर कोर में पावरपीसी 2.6 बुक ई. 
| [https://github.com/openpower-cores/a2i A2I @ गिटहब]
| वीएचडीएल
|-
| [[IBM A2#A2O|ए2ओ]]
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
|कस्टम पीबस
|9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के लिये
| [https://github.com/openpower-cores/a2o ए2ओ @ गिटहब]
| वेरीलॉग
|-
| colspan="7" align="center" | अन्य आर्चिटेक्चर
|-
| [[ARC (processor)|एआरसी]]
|  [[Synopsys|एआरसी इंटरनेशनल, सिनोप्सिस]] 
| {{no}}
|
| 16/32/64-बिट आईएसए आरआईएससी
| [https://www.synopsys.com/designware-ip/processor-solutions.html डिज़ाइनवेयर एआरसी]
| वेरीलॉग
|-
|एरिक 5
|एंटनर इलेक्ट्रॉनिक्स
| {{no}}
|
|9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के योग्य
| [http://www.entner-electronics.com/tl/index.php/eric5.html एरिक 5]
| वीएचडीएल
|-
| [https://github.com/howerj/forth-cpu एच2 सीपीयू]
|रिचर्ड जेम्स होवे
| {{yes | MIT}}
| कस्टम
|16-बिट स्टैक मशीन, फोर्थ को सीधे एक्सीक्यूट करने के लिए डिज़ाइन की गई, छोटी
| [https://github.com/howerj/forth-cpu एच2 सीपीयू]
| वीएचडीएल
|-
| [http://www.fpga-cores.com/instant-soc/ इन्सटेन्ट सॉक] 
| [http://www.fpga-cores.com/ एफपीजीए कोर्स]
| {{no}}
| कस्टम
|32-बिट आरटीआईसी-वी एम एक्सटेंशन, एसओसी सी++ द्वारा परिभाषित
| [http://www.fpga-cores.com/instant-soc/ इन्सटेन्ट सॉक]
| वीएचडीएल
|-
| [[Java optimized processor|जेओपी]]
|मार्टिन शॉएबर्ल
| {{yes}}
| [[SimpCon|सिम्पकॉन]] / [[Wishbone (computer bus)|विशबोन]] (एक्सटेन्सन)
|स्टैक-ओरिएंटेड, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना
| [https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ जेओपी]
| वीएचडीएल
|-
| [[LatticeMico8|लैटिस माइको8]]
| [[Lattice Semiconductor|Lattice]]
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|
| [http://www.latticesemi.com/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/Mico8.aspx लैटिस माइको8]
| वेरीलॉग
|-
| [[LatticeMico32|लैटिस माइको32]]
| [[Lattice Semiconductor|Lattice]]
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|
| [http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm लैटिस माइको32]
| वेरीलॉग
|-
| [https://lxp32.github.io/ एलएक्सपी32]
|एलेक्स कुज़नेत्सोव
| {{yes|MIT}}
| [[Wishbone (computer bus)|विशबोन]]
|32-बिट, 3-स्टेज पाइपलाइन, ब्लॉक रैम पर आधारित रजिस्टर फ़ाइल
| [https://lxp32.github.io/ lxp32]
| वीएचडीएल
|-
| [https://github.com/MicroCoreLabs/Projects एमसीएल65]
| [[MicroCore Labs|माइक्रोकोर लैब्स]]
| {{yes}}
|अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसीक्वेंसर-आधारित 6502 कोर
|252 स्पार्टन-7 एलयूटी। त्रुटिहीन क्लॉक स्टेज.
| [https://github.com/MicroCoreLabs/Projects एमसीएल65 कोर]
|
|-
| [https://mrisc32.bitsnbites.eu/ एमआरआईएससी 32-ए1]
|मार्कस गिलनार्ड
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]], बी4/पाइपलाइन
|32-बिट आरटीआईसी/वेक्टर आर्किटेक्चर एम आरटीआईसी 32 आईएसए को कार्यान्वित कर रहा है
| [https://mrisc32.bitsnbites.eu/ एमआरआईएससी32]
| वीएचडीएल
|-
| [https://github.com/stnolting/neo430 निओ430]
|स्टीफ़न नोल्टिंग
| {{yes}}
|विस्बोन (एवलॉन, एएक्सआई4-लाइट)
|16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, अनेक बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल
| [https://github.com/stnolting/neo430 निओ430]
| वीएचडीएल
|-
| [[Nios embedded processor|एनआईओएस]], [[Nios II|एनआईओएस II]]
| [[Altera|अल्टेरा]] 
| {{no}}
| एवलॉन
|
| [https://web.archive.org/web/20101225092752/http://www.altera.com/products/ip/processors/nios2/ni2-index.html अल्टेरा एनआईओएस II]
| वेरीलॉग
|-
| [[OpenRISC|ओपेनआरआईएससी]]
| [[OpenCores|ओपेनकोर्स]]
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|32-बिट; एएसआईसी, एक्टेल, एल्टेरा, जिलिनक्स में किया गया।
| [https://openrisc.io/]
| वेरीलॉग
|-
| [[SpartanMC|स्पार्टनएमसी]]
|टीयू डार्मस्टेड / टीयू ड्रेसडेन
| {{Yes}}
| कस्टम ([[Advanced eXtensible Interface|एएक्सआई]] के विकास में समर्थन
|18-बिट आईएसए (विकास में जीएनयू बिनुटिल्स/जीसीसी समर्थन)
| [http://www.spartanmc.de स्पार्टनएमसी]
| वेरीलॉग
|-
|सिंपिक 12
|मिगुएल एंजेल एजो पेलायो
| {{yes|MIT}}
|
|पीआईसी12एफ कम्पैटिबल, प्रोग्राम गेट्स में संश्लेषित
| [http://projects.nbee.es/display/IPCORES/SYNPIC12+8bit+RISC+CPU+core nbee.es]
| वीएचडीएल
|-
| [[xr16|एक्सआर16]]
|जान ग्रे
| {{no}}
|एक्सएस ओसी एब्सट्रेक्ट बस
|परिपथ सेलर पत्रिका #116-118 में 16-बिट आरटीआइ बेसिक्स और एसओसी को प्रदर्शित किया गया
| [http://www.fpgacpu.org/xsoc/index.html एक्सएसओसी/xr16]
| Schematic
|-
|  [[YASEP (architecture)|यासेप]] 
|यान गाइडन
| {{yes|AGPLv3}}
|डायरेक्ट एसआरएएम
|16 या 32 बिट्स, वीएचडीएल में आरटीएल और जेएस में एएसएम, माइक्रोकंट्रोलर सबसेट: तैयार
| [http://yasep.org yasep.org] ([http://www.mozilla.com/ Firefox] required)
| वीएचडीएल
|-
| [http://zipcpu.com/about/zipcpu.html जिपसीपीयू]
| [http://zipcpu.com/about/gisselquist-technology.html गिसेलक्विस्ट टेक्नोलॉजी]
| {{yes|GPLv3}}
|विस्बोन, बी4/पाइपलाइन
|32-बिट प्रोटोटाइप न्यूनतम संसाधन उपयोग के लिए लक्षित है
| [http://zipcpu.com/about/zipcpu.html zipcpu.com]
| वेरीलॉग
|-
| [[ZPU (microprocessor)|जेडपीयू]]
|ज़िलिन ए.एस
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
|स्टैक आधारित गेम, कॉन्फ़िगर करने योग्य 16/32 बिट डेटापथ, ईकोस समर्थन
| [http://opensource.zylin.com/zpu.htm जाइलिल सीपीयू]
| वीएचडीएल
|-
|आरआईएससी5
|Niklaus Wirth|निकलॉस विर्थ
| {{yes}}
|कस्टम
|संपादक और कंपाइलर सहित एक संपूर्ण ग्राफिकल ओबेरॉन प्रणाली चलाना। सॉफ्टवेयर को एक ही चिपबोर्ड पर विकसित और चलाया जा सकता है।
|[http://www.projectoberon.com/ www.projectoberon.com/]
|वेरीलॉग
|}


== यह भी देखे ==
** [[एक चिप पर सिस्टम|चिप पर प्रणाली]] (एसओस)
*** [[एक चिप पर नेटवर्क|चिप पर नेटवर्क]] (एनओसी)
* [[पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग]]
** फील्ड-प्रोग्रामेबल गेट ऐरे (एफपीजीए)
* [[वीएचडीएल]]
* [[ Verilog | वेरीलॉग]] 
** प्रणाली वेरिलॉग
* [[हार्डवेयर एक्सिलरेशन]]

==संदर्भ==
{{Reflist}}<!--added above External links/Sources by script-assisted edit-->


== बाहरी संबंध ==
* [https://web.archive.org/web/20091026171102/http://1-core.com/library/digital/soft-cpu-cores/ Soft सीपीयू Cores for एफपीजीए]
* [https://web.archive.org/web/20070615082550/http://www.ews.uiuc.edu/~pdabrows/soft_processor_comparison.html Detailed Comparison of 12 Soft Microprocessors]
* [http://www.fpgacpu.org एफपीजीए सीपीयू News]
* [http://f-cpu.org Freedom सीपीयू website]
* [http://opencores.org/projects Microprocessor cores] on ओपेनcores.org (Expand the "Processor" tab)
* [http://www.niktech.com NikTech] 32 बिट आरआईएससी Microprocessor MANIK.

{{Soft microprocessors}}
{{Programmable Logic}}
{{DEFAULTSORT:Soft Microprocessor}}[[Category: सॉफ्ट माइक्रोप्रोसेसर|*]] 



[[Category: Machine Translated Page]]
[[Category:Created On 08/08/2023]]