निओस II: Difference between revisions

From Vigyanwiki
(Created page with "{{other uses of|NIOS|Nios (disambiguation)}} {{More citations needed|date=July 2018}} {{Infobox CPU architecture | name = Nios II | designer = Altera | bits...")
 
No edit summary
Line 1: Line 1:
{{other uses of|NIOS|Nios (disambiguation)}}
{{other uses of|एनआईओएस (NIOS)|के अन्य उपयोगों के लिए, निओस (बहुविकल्पी) देखें।}}
{{More citations needed|date=July 2018}}
{{Infobox CPU architecture
{{Infobox CPU architecture
| name      = Nios II
| name      = निओस II (Nios II)
| designer  = [[Altera]]
| designer  = [[अल्टेरा]]
| bits      = 32-bit
| bits      = 32-बिट
| introduced =  
| introduced =  
| version    =  
| version    =  
| design    = RISC
| design    = आरआईएससी (RISC)
| type      =  
| type      =  
| encoding  =
| encoding  =
| branching  =  
| branching  =  
| endianness = Little-Endian
| endianness = लिटिल-एन्डियन
| extensions =  
| extensions =  
| open      = No
| open      = नहीं
| registers  =
| registers  =
| gpr        = 32
| gpr        = 32
}}
}}
Nios II एक [[32-बिट]] एम्बेडेड प्रोसेसर आर्किटेक्चर है जिसे विशेष रूप से [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]] (FPGA) इंटीग्रेटेड सर्किट के [[Altera]] परिवार के लिए डिज़ाइन किया गया है। Nios II में मूल Nios आर्किटेक्चर पर कई संवर्द्धन शामिल हैं, जो इसे [[अंकीय संकेत प्रक्रिया]] (DSP) से सिस्टम-कंट्रोल तक एम्बेडेड कंप्यूटिंग अनुप्रयोगों की एक विस्तृत श्रृंखला के लिए अधिक उपयुक्त बनाता है।
Nios II Altera के पहले कॉन्फ़िगर करने योग्य [[16-बिट]] एम्बेडेड प्रोसेसर [[Nios एम्बेडेड प्रोसेसर]] का उत्तराधिकारी है, जिसे 2000 में पेश किया गया था।<ref>{{cite web|url=https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/pr/nios2_backgrounder.pdf|title=Nios II Embedded Processor Backgrounder|author=Altera}}</ref>


निओस II (Nios II) एक [[32-बिट]] अंतर्निहित प्रोसेसर आर्किटेक्चर है जिसे विशेष रूप से [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला|फील्ड-प्रोग्रामेबल गेट ऐरे]] (FPGA) एकीकृत परिपथों के [[Altera|अल्टेरा]] वर्ग के लिए डिज़ाइन किया गया है। निओस II (Nios II) में मूल निओस II (Nios II) आर्किटेक्चर पर कई संवर्द्धन सम्मिलित हैं, जो इसे [[अंकीय संकेत प्रक्रिया|डिजिटल सिग्नल प्रोसेसिंग]] (DSP) से लेकर सिस्टम-कंट्रोल तक अंतर्निहित कंप्यूटिंग अनुप्रयोगों की विस्तृत श्रृंखला के लिए अधिक उपयुक्त बनाता है।


निओस II (Nios II) 2000 में प्रस्तुत किए गए अल्टेरा के पहले समनुरूप करने योग्य [[16-बिट]] [[Nios एम्बेडेड प्रोसेसर|अंतर्निहित प्रोसेसर निओस II (Nios II)]] का उत्तराधिकारी है।<ref>{{cite web|url=https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/pr/nios2_backgrounder.pdf|title=Nios II Embedded Processor Backgrounder|author=Altera}}</ref>
== मुख्य विशेषताएं ==
== मुख्य विशेषताएं ==
मूल Nios की तरह, Nios II आर्किटेक्चर एक [[RISC]] [[शीतल माइक्रोप्रोसेसर]] | सॉफ्ट-कोर आर्किटेक्चर है जो पूरी तरह से Altera FPGAs के प्रोग्रामेबल लॉजिक और मेमोरी ब्लॉक में लागू किया गया है। अपने पूर्ववर्ती के विपरीत यह पूर्ण 32-बिट_कंप्यूटिंग|32-बिट डिज़ाइन है:
मूल निओस (Nios) की तरह, निओस II (Nios II) आर्किटेक्चर एक [[RISC|आरआईएससी (RISC)]] [[शीतल माइक्रोप्रोसेसर|सॉफ्ट-कोर]] आर्किटेक्चर है, जो अल्टेरा एफपीजीए (FPGAs) के प्रोग्राम करने योग्य लॉजिक और मेमोरी ब्लॉक में पूरी तरह से कार्यान्वित किया गया है। अपने पूर्ववर्ती के विपरीत यह पूर्ण 32-बिट डिज़ाइन है- 


* 32 सामान्य-उद्देश्य 32-बिट रजिस्टर,
* 32 सामान्य-उद्देश्य 32-बिट रजिस्टर,
* पूर्ण 32-बिट निर्देश सेट, डेटा पथ और पता स्थान,
*पूर्ण 32-बिट निर्देश सेट, डेटा पथ और पता स्थान,
* एकल-निर्देश 32 × 32 को 32-बिट परिणाम देने के लिए गुणा और विभाजित करें।
*एकल-निर्देश 32 × 32 को गुणा और विभाजित करके 32-बिट परिणाम उत्पन्न करता है।


Nios II प्रोसेसर की सॉफ्ट-कोर प्रकृति सिस्टम डिज़ाइनर को उसकी विशिष्ट एप्लिकेशन आवश्यकताओं के अनुरूप एक कस्टम Nios II कोर निर्दिष्ट करने और उत्पन्न करने देती है। सिस्टम डिज़ाइनर एक पूर्वनिर्धारित मेमोरी मैनेजमेंट यूनिट जोड़कर या कस्टम निर्देशों और कस्टम बाह्य उपकरणों को परिभाषित करके Nios II की बुनियादी कार्यक्षमता का विस्तार कर सकते हैं।
निओस II (Nios II) प्रोसेसर की सॉफ्ट-कोर प्रकृति सिस्टम डिज़ाइनर को कस्टम निओस II (Nios II) कोर निर्दिष्ट करने और उत्पन्न करने देती है, जिसे उसकी विशिष्ट एप्लिकेशन आवश्यकताओं के अनुरूप बनाया गया है। सिस्टम डिजाइनर पूर्वनिर्धारित मेमोरी प्रबंधन इकाई को जोड़कर या कस्टम निर्देशों और कस्टम बाह्य उपकरणों को परिभाषित करके निओस II (Nios II) की बुनियादी कार्यक्षमता का विस्तार कर सकते हैं।  


=== कस्टम निर्देश ===
=== कस्टम निर्देश ===
मूल Nios II निर्देशों के समान, उपयोगकर्ता-परिभाषित निर्देश दो 32-[[अंश]] स्रोत रजिस्टरों से मान स्वीकार करते हैं और वैकल्पिक रूप से 32-बिट गंतव्य रजिस्टर में परिणाम वापस लिखते हैं। कस्टम निर्देशों का उपयोग करके, सिस्टम डिज़ाइनर प्रदर्शन लक्ष्यों को पूरा करने के लिए सिस्टम हार्डवेयर को फाइन-ट्यून कर सकते हैं और साथ ही डिज़ाइनर C (प्रोग्रामिंग लैंग्वेज) में मैक्रो के रूप में निर्देश को आसानी से संभाल सकते हैं।
मूल निओस II (Nios II) निर्देशों के समान, उपयोगकर्ता-परिभाषित निर्देश दो 32-[[अंश|बिट]] स्रोत रजिस्टरों से मान स्वीकार करते हैं और वैकल्पिक रूप से 32-बिट गंतव्य रजिस्टर में परिणाम वापस लिखते हैं। कस्टम निर्देशों का उपयोग करके, सिस्टम डिज़ाइनर प्रदर्शन लक्ष्यों को पूरा करने के लिए सिस्टम हार्डवेयर को ठीक कर सकते हैं और साथ ही डिज़ाइनर सी (C) में मैक्रो के रूप में निर्देश को आसानी से संभाल सकते हैं।


=== कस्टम बाह्य उपकरणों ===
=== कस्टम बाह्य उपकरण ===
प्रदर्शन-महत्वपूर्ण प्रणालियों के लिए जो कोड के एक विशिष्ट खंड को निष्पादित करने वाले अधिकांश CPU चक्रों को खर्च करते हैं, एक उपयोगकर्ता-परिभाषित परिधीय संभावित रूप से उपयोगकर्ता-परिभाषित [[हार्डवेयर तर्क]] के लिए सॉफ़्टवेयर-एल्गोरिदम के निष्पादन के सभी भाग या सभी को लोड कर सकता है, शक्ति-दक्षता या अनुप्रयोग थ्रूपुट में सुधार कर सकता है। .
प्रदर्शन-महत्वपूर्ण प्रणालियों के लिए जो कोड के विशिष्ट खंड को निष्पादित करने वाले अधिकांश सीपीयू (CPU) चक्रों को खर्च करते हैं, उपयोगकर्ता-परिभाषित उपकरण संभावित रूप से उपयोगकर्ता-परिभाषित [[हार्डवेयर तर्क|हार्डवेयर लॉजिक]] के लिए सॉफ़्टवेयर-एल्गोरिदम के निष्पादन के सभी भाग या सभी को ऑफ़लोड कर सकता है, शक्ति-दक्षता या एप्लिकेशन संदेश प्रवाह में सुधार कर सकता है।


=== मेमोरी मैनेजमेंट यूनिट ===
=== मेमोरी प्रबंधन इकाई ===
[[Altera Quartus]] 8.0 के साथ पेश किया गया, वैकल्पिक MMU Nios II को ऑपरेटिंग सिस्टम चलाने में सक्षम बनाता है जिसके लिए हार्डवेयर-आधारित पेजिंग और सुरक्षा की आवश्यकता होती है, जैसे कि Linux कर्नेल। MMU के बिना, Nios ऑपरेटिंग सिस्टम तक ही सीमित है जो एक सरलीकृत सुरक्षा और वर्चुअल मेमोरी-मॉडल का उपयोग करते हैं: उदाहरण के लिए, μClinux और [[FreeRTOS]]।
[[Altera Quartus|क्वार्टस]] 8.0 के साथ प्रस्तुत किया गया, वैकल्पिक एमएमयू निओस II (MMU Nios II) को ऑपरेटिंग सिस्टम चलाने में सक्षम बनाता है जिसके लिए हार्डवेयर-आधारित पृष्ठीकरण और सुरक्षा की आवश्यकता होती है, जैसे कि लिनक्स कर्नेल। एमएमयू (MMU) के बिना, निओस (Nios) ऑपरेटिंग सिस्टम तक ही सीमित है जो एक सरलीकृत सुरक्षा और आभासी मेमोरी-मॉडल का उपयोग करते हैं- उदाहरण के लिए, μक्लिनक्स (μClinux) और [[FreeRTOS|फ्रीआरटीओएस (FreeRTOS)]]।


=== मेमोरी प्रोटेक्शन यूनिट ===
=== मेमोरी सुरक्षा इकाई ===
क्वार्टस 8.0 के साथ पेश किया गया, वैकल्पिक एमपीयू एक एमएमयू द्वारा प्रदान की जाने वाली स्मृति सुरक्षा प्रदान करता है, लेकिन एक सरल प्रोग्रामिंग मॉडल के साथ और एमएमयू से जुड़े प्रदर्शन ओवरहेड के बिना।
क्वार्टस 8.0 के साथ प्रस्तुत किया गया, वैकल्पिक एमपीयू (MPU) एमएमयू (MMU) द्वारा प्रदान की जाने वाली मेमोरी सुरक्षा प्रदान करता है, लेकिन एक सरल प्रोग्रामिंग मॉडल के साथ और एमएमयू (MMU) से जुड़े प्रदर्शन उपरिव्यय के बिना।


== निओस II सीपीयू परिवार ==
== निओस II सीपीयू (CPU) वर्ग ==
Nios II क्लासिक को 3 अलग-अलग कॉन्फ़िगरेशन में पेश किया जाता है: Nios II/f (फास्ट), Nios II/s (स्टैंडर्ड), और Nios II/e (इकोनॉमी)।
निओस II (Nios II) उत्कृष्ट को 3 अलग-अलग विन्यास में प्रस्तुत किया गया है- निओस II/एफ (f) (तीव्र), निओस II/एस (s) (मानक), और निओस II/ई (e) (किफायती)। निओस II gen2 को 2 अलग-अलग विन्यास में प्रस्तुत किया गया है- निओस II/एफ (f) (तीव्र), और निओस II/ई (e) (किफायती)।
Nios II gen2 को 2 अलग-अलग कॉन्फ़िगरेशन में पेश किया गया है: Nios II/f (फास्ट), और Nios II/e (इकोनॉमी)।


=== एनआईओस II/एफ ===
=== निओस II/एफ (f) ===
Nios II/f कोर कोर आकार की कीमत पर अधिकतम प्रदर्शन के लिए डिज़ाइन किया गया है। Nios II/f की विशेषताओं में शामिल हैं:
निओस II/एफ (f) कोर को कोर आकार की कीमत पर अधिकतम प्रदर्शन के लिए डिजाइन किया गया है। निओस II/एफ (f) की विशेषताओं में सम्मिलित हैं-
* अलग-अलग निर्देश और डेटा कैश (512 [[बाइट]] से 64 [[किलोबाइट]])
* अलग निर्देश और डेटा कैश (512 [[बाइट|बी]] से 64 [[किलोबाइट|केबी]])
* वैकल्पिक मेमोरी प्रबंधन इकाई या [[मेमोरी सुरक्षा इकाई]]
* वैकल्पिक एमएमयू (MMU) या [[मेमोरी सुरक्षा इकाई|एमपीयू (MPU)]]
* 2 [[गीगाबाइट]] बाहरी पता स्थान तक पहुंच
* 2 [[गीगाबाइट|जीबी]] तक बाहरी पता स्थान तक पहुंच
* निर्देशों और डेटा के लिए वैकल्पिक कसकर युग्मित मेमोरी
* निर्देशों और डेटा के लिए वैकल्पिक दृढ़ता युग्मित मेमोरी
* अधिकतम [[डीएमआईपीएस]]/मेगाहर्ट्ज हासिल करने के लिए छह चरणों वाली पाइपलाइन
*अधिकतम [[डीएमआईपीएस|डीएमआईपीएस(DMIPS)]]/मेगाहर्ट्ज (MHz) प्राप्त करने के लिए छह चरण की पाइपलाइन
* सिंगल-साइकिल हार्डवेयर गुणा और बैरल शिफ्टर
*एकल-चक्र हार्डवेयर गुणा और बैरल शिफ्टर
* वैकल्पिक हार्डवेयर विभाजन विकल्प
*वैकल्पिक हार्डवेयर विभाजन विकल्प
* डायनेमिक [[शाखा भविष्यवक्ता]]
*गतिशील [[शाखा भविष्यवक्ता|शाखा पूर्वानुमान]]
* 256 कस्टम निर्देश और असीमित हार्डवेयर त्वरक तक
*256 कस्टम निर्देश और असीमित हार्डवेयर त्वरक तक
* [[JTAG]] डिबग मॉड्यूल
*[[JTAG|जेटीएजी (JTAG)]] डीबग मॉड्यूल
* वैकल्पिक JTAG डिबग मॉड्यूल एन्हांसमेंट, जिसमें हार्डवेयर ब्रेकप्वाइंट, डेटा ट्रिगर और रीयल-टाइम ट्रेस शामिल हैं
*वैकल्पिक जेटीएजी (JTAG) डिबग मॉड्यूल संवर्द्धन, जिसमें हार्डवेयर विराम बिंदु, डेटा प्रेरक और वास्तविक समय अनुरेख सम्मिलित हैं।


=== एनआईओस II/एस ===
=== निओस II/एस (s) ===
Nios II/s कोर को प्रदर्शन और लागत के बीच संतुलन बनाए रखने के लिए डिज़ाइन किया गया है। यह कोर कार्यान्वयन अब Altera Quartus II v.17 और नए के लिए समर्थित नहीं है। Nios II/s की विशेषताओं में शामिल हैं:
निओस II/एस (s) कोर को प्रदर्शन और लागत के बीच संतुलन बनाए रखने के लिए डिज़ाइन किया गया है। यह कोर कार्यान्वयन अब अल्टेरा क्वार्टस II v.17 और नए के लिए समर्थित नहीं है। निओस II/एस (s) की विशेषताओं में सम्मिलित हैं-
* निर्देश कैश
* निर्देश कैश
* 2 जीबी तक बाहरी पता स्थान
*2 जीबी तक बाहरी पता स्थान
* निर्देशों के लिए वैकल्पिक कसकर युग्मित स्मृति
*निर्देशों के लिए वैकल्पिक दृढ़ता युग्मित मेमोरी
* पांच चरणों वाली पाइपलाइन
*पांच चरण पाइपलाइन
* स्थैतिक शाखा भविष्यवाणी
*स्थिर शाखा पूर्वानुमान
* हार्डवेयर गुणा, विभाजन और शिफ्ट विकल्प
*हार्डवेयर गुणा, विभाजन और शिफ्ट विकल्प
* 256 कस्टम निर्देश तक
*256 कस्टम निर्देश तक
* JTAG डिबग मॉड्यूल
*जेटीएजी (JTAG) डिबग मॉड्यूल
* वैकल्पिक JTAG डिबग मॉड्यूल एन्हांसमेंट, जिसमें हार्डवेयर ब्रेकप्वाइंट, डेटा ट्रिगर और रीयल-टाइम ट्रेस शामिल हैं
*वैकल्पिक जेटीएजी (JTAG) डिबग मॉड्यूल संवर्द्धन, जिसमें हार्डवेयर विराम बिंदु, डेटा प्रेरक और वास्तविक समय अनुरेख सम्मिलित हैं


=== एनआईओस II/ई ===
=== निओस II/ई (e) ===
Nios II/e कोर को FPGAs के सबसे छोटे संभावित लॉजिक उपयोग के लिए डिज़ाइन किया गया है। यह कम लागत वाले चक्रवात II एफपीजीए अनुप्रयोगों के लिए विशेष रूप से कुशल है। Nios II/e की विशेषताओं में शामिल हैं:
निओस II/ई (e) कोर को एफपीजीए (FPGAs) के सबसे छोटे संभावित लॉजिक उपयोग के लिए डिज़ाइन किया गया है। यह विशेष रूप से कम लागत वाले साइक्लोन II एफपीजीए (FPGA) एप्लिकेशनों के लिए कुशल है। निओस II/ई (e) की विशेषताओं में सम्मिलित हैं-
* 2 जीबी तक बाहरी पता स्थान
* 2 जीबी तक बाहरी पता स्थान
* JTAG डिबग मॉड्यूल
*जेटीएजी (JTAG) डिबग मॉड्यूल
* 700 से कम लॉजिक ब्लॉक#आर्किटेक्चर में पूर्ण सिस्टम
*700 एलई (LEs) से कम में संपूर्ण सिस्टम
* वैकल्पिक डिबग संवर्द्धन
*वैकल्पिक डीबग संवर्द्धन
* 256 कस्टम निर्देश तक
*256 कस्टम निर्देश तक
* नि: शुल्क, कोई लाइसेंस की आवश्यकता नहीं है
*नि: शुल्क, कोई लाइसेंस की आवश्यकता नहीं है


== एवलॉन स्विच फैब्रिक इंटरफ़ेस ==
== एवलॉन स्विच फैब्रिक इंटरफ़ेस ==
{{Anchor|Avalon}}
निओस II (Nios II) एवलॉन [[स्विच किया हुआ कपड़ा|स्विच फैब्रिक]] का उपयोग अपने अंतर्निहित बाह्य उपकरणों के इंटरफ़ेस के रूप में करता है। एक प्रोसेसर-आधारित प्रणाली में पारंपरिक बस की तुलना में, जो समय में केवल बस मास्टर को बस का उपयोग करने देता है, एवलॉन स्विच फैब्रिक, दास-पक्ष मध्यस्थता योजना का उपयोग करके, कई मास्टर्स को एक साथ संचालित करने देता है।
Nios II एवलॉन [[स्विच किया हुआ कपड़ा]] का उपयोग अपने एम्बेडेड बाह्य उपकरणों के इंटरफ़ेस के रूप में करता है। प्रोसेसर-आधारित प्रणाली में एक पारंपरिक बस की तुलना में, जो एक समय में केवल एक बस मास्टर को बस तक पहुंचने देता है, एवलॉन स्विच फैब्रिक, दास-पक्ष मध्यस्थता योजना का उपयोग करके, कई मास्टर्स को एक साथ संचालित करने देता है।


== विकास प्रक्रिया ==
== विकास प्रक्रियाएँ ==
Nios II के विकास में दो अलग-अलग चरण होते हैं: हार्डवेयर निर्माण और सॉफ्टवेयर निर्माण।
निओस II (Nios II) के विकास में दो अलग-अलग चरण होते हैं- हार्डवेयर निर्माण और सॉफ्टवेयर निर्माण।  


विकास को एंबेडेड डिज़ाइन सूट (ईडीएस) नामक एक अल्टेरा एप्लिकेशन के अंदर होस्ट किया गया है। ईडीएस में हार्डवेयर और सॉफ्टवेयर दोनों को दो अलग-अलग चरणों में प्रबंधित करने के लिए एक पूर्ण एकीकृत विकास वातावरण शामिल है:
अंतर्निहित डिज़ाइन सूट (ईडीएस) नामक एक अल्टेरा एप्लिकेशन के अंदर विकास की मेजबानी की जाती है। ईडीएस (EDS) में हार्डवेयर और सॉफ्टवेयर दोनों को दो अलग-अलग चरणों में प्रबंधित करने के लिए एक पूर्ण एकीकृत विकास वातावरण सम्मिलित है-


=== हार्डवेयर उत्पादन प्रक्रिया ===
=== हार्डवेयर उत्पादन प्रक्रिया ===
Nios II हार्डवेयर डिज़ाइनर Nios सिस्टम को कॉन्फ़िगर और जनरेट करने के लिए Qsys सिस्टम इंटीग्रेशन टूल, Quartus-II पैकेज के एक घटक का उपयोग करते हैं। कॉन्फ़िगरेशन [[ग्राफिकल यूज़र इंटरफ़ेस]] (जीयूआई) उपयोगकर्ताओं को निओस-द्वितीय के फीचर-सेट को चुनने और एम्बेडेड सिस्टम में परिधीय और आई/ओ-ब्लॉक (टाइमर, मेमोरी-कंट्रोलर, सीरियल इंटरफ़ेस इत्यादि) जोड़ने की अनुमति देता है। जब हार्डवेयर विनिर्देश पूरा हो जाता है, तो क्वार्टस-द्वितीय चयनित FPGA लक्ष्य पर संपूर्ण सिस्टम को लागू करने के लिए संश्लेषण, स्थान और मार्ग निष्पादित करता है।<br />
निओस II (Nios II) हार्डवेयर डिज़ाइनर निओस (Nios) सिस्टम को समनुरूप करने और उत्पन्न करने के लिए क्यूसिस (Qsys) सिस्टम एकीकरण टूल, क्वार्टस-II पैकेज के घटक का उपयोग करते हैं। विन्यास [[ग्राफिकल यूज़र इंटरफ़ेस|ग्राफिकल यूजर इंटरफेस (जीयूआई)]] उपयोगकर्ताओं को निओस-II के विशेषता-समूह को चुनने और अंतर्निहित सिस्टम में उपकरण और आई/ओ (I/O)-ब्लॉक (टाइमर, मेमोरी-कंट्रोलर, सीरियल इंटरफ़ेस इत्यादि) जोड़ने की अनुमति देता है। जब हार्डवेयर विनिर्देश पूरा हो जाता है, तो क्वार्टस-II चयनित एफपीजीए (FPGA) लक्ष्य पर पूरे सिस्टम को कार्यान्वयन करने के लिए संश्लेषण, स्थान और मार्ग का प्रदर्शन करता है।  
Qsys पुराने SOPC (सिस्टम-ऑन-ए-प्रोग्रामेबल-चिप) बिल्डर की जगह ले रहा है, जिसका उपयोग Nios II सिस्टम बनाने के लिए भी किया जा सकता है, और नई परियोजनाओं के लिए इसकी सिफारिश की जा रही है।<ref name=Altera>{{cite web|title=5 Reasons to Switch from SOPC Builder to Qsys|url=http://www.altera.com/education/webcasts/all/wc-2011-reasons-switch-qsys.html|publisher=Altera|access-date=16 March 2012}}</ref>
 


क्यूसिस (Qsys) पुराने एसओपीसी (SOPC) (सिस्टम-ऑन-ए-प्रोग्रामेबल-चिप) बिल्डर की जगह ले रहा है, जिसका उपयोग निओस II (Nios II) सिस्टम बनाने के लिए भी किया जा सकता है, और नई परियोजनाओं के लिए इसकी अनुशंसा की जा रही है।<ref name="Altera">{{cite web|title=5 Reasons to Switch from SOPC Builder to Qsys|url=http://www.altera.com/education/webcasts/all/wc-2011-reasons-switch-qsys.html|publisher=Altera|access-date=16 March 2012}}</ref>
=== सॉफ्टवेयर निर्माण प्रक्रिया ===
=== सॉफ्टवेयर निर्माण प्रक्रिया ===
एक अलग पैकेज, जिसे एंबेडेड डिज़ाइन सूट (ईडीएस) कहा जाता है, सॉफ्टवेयर विकास का प्रबंधन करता है। [[ग्रहण (सॉफ्टवेयर)]] आईडीई के आधार पर, ईडीएस में एक सी/सी++ कंपाइलर ([[जीएनयू टूलचैन]] पर आधारित), डीबगर और एक निर्देश-सेट सिम्युलेटर शामिल है। ईडीएस प्रोग्रामर्स को सिमुलेशन में अपने एप्लिकेशन का परीक्षण करने या वास्तविक एफपीजीए होस्ट पर उनके संकलित एप्लिकेशन को डाउनलोड करने और चलाने की अनुमति देता है।
अंतर्निहित डिजाइन सूट (ईडीएस) नामक एक अलग पैकेज, सॉफ्टवेयर विकास का प्रबंधन करता है। [[ग्रहण (सॉफ्टवेयर)|एक्लिप्स]] आईडीई (IDE) के आधार पर, ईडीएस (EDS) में सी/सी++ (C/C++) संकलक ([[जीएनयू टूलचैन|जीएनयू (GNU) उपकरण श्रृंखला]] पर आधारित), दोषमार्जक और निर्देश-सेट अनुरूपक सम्मिलित है। ईडीएस (EDS) प्रोग्रामर्स को अनुरूपक में अपने एप्लिकेशन का परीक्षण करने या वास्तविक एफपीजीए (FPGA) होस्ट पर उनके संकलित एप्लिकेशन को डाउनलोड करने और चलाने की अनुमति देता है।  


क्योंकि C/C++ विकास-श्रृंखला GCC पर आधारित है, [[Linux]] के लिए अधिकांश [[खुला स्रोत सॉफ्टवेयर]] सॉफ़्टवेयर न्यूनतम या बिना किसी संशोधन के संकलित और चलता है। थर्ड-पार्टी ऑपरेटिंग-सिस्टम को भी Nios II में पोर्ट किया गया है। इनमें माइक्रियम माइक्रोC/OS-II, [[eCos]], Segger_Microcontroller_Systems embOS, ChibiOS/RT, μCLinux और FreeRTOS शामिल हैं।
क्योंकि सी/सी++ (C/C++) विकास-श्रृंखला जीसीसी (GCC) पर आधारित है, [[Linux|लिनक्स]] के लिए अधिकांश [[खुला स्रोत सॉफ्टवेयर|मुक्त स्रोत सॉफ्टवेयर]] न्यूनतम या बिना किसी संशोधन के संकलित और चलते हैं। तीसरे पक्ष के ऑपरेटिंग सिस्टम को भी निओस II (Nios II) में पोर्ट किया गया है। इनमें माइक्रीम माइक्रोसी/ओएस-II (MicroC/OS-II), [[eCos|ईकोस (eCos)]], सेगर माइक्रोकंट्रोलर एम्बओएस (embOS), चिबिओस(OS)/आरटी (RT), μसीलिनक्स (μCLinux) और फ्रीआरटीओएस (FreeRTOS) सम्मिलित हैं।


=== लाइसेंसिंग ===
=== अनुज्ञापन ===
Nios II की तुलना [[MicroBlaze]] से की जा सकती है, जो FPGA के [[Xilinx]] परिवार के लिए एक प्रतिस्पर्धी सॉफ्ट माइक्रोप्रोसेसर है। MicroBlaze के विपरीत, Nios II मानक-सेल एप्लिकेशन-विशिष्ट एकीकृत सर्किट के लिए तृतीय-पक्ष IP प्रदाता, [[Synopsys]] Designware के माध्यम से लाइसेंस योग्य है। डिज़ाइनवेयर लाइसेंस के माध्यम से, डिज़ाइनर Nios-आधारित डिज़ाइनों को FPGA-प्लेटफ़ॉर्म से बड़े पैमाने पर उत्पादन ASIC-डिवाइस में पोर्ट कर सकते हैं।
निओस II (Nios II) की तुलना [[MicroBlaze|माइक्रोब्लेज]] से की जा सकती है, जो कि एफपीजीए (FPGA) के [[Xilinx|ज़िलिंक्स]] वर्ग के लिए प्रतिस्पर्धी सॉफ्टकोर सीपीयू (CPU) है। माइक्रोब्लेज के विपरीत, निओस II (Nios II) तृतीय-पक्ष आईपी (IP) प्रदाता, [[Synopsys|सिनॉप्सिस]] डिजाइनवेयर के माध्यम से मानक-सेल एएसआईसी (ASICs) के लिए लाइसेंस योग्य है। डिजाइनवेयर लाइसेंस के माध्यम से, डिजाइनर निओस-आधारित डिजाइनों को एफपीजीए (FPGA)-प्लेटफॉर्म से बड़े पैमाने पर उत्पादन एएसआईसी (ASIC)-उपकरण में पोर्ट कर सकते हैं।


== यह भी देखें ==
== यह भी देखें ==
<!-- see the Talk page for discussion of this section -->
* लैटिसमाइको8
* लैटिसमाइको8
* जाली Mico32
* लैटिसमाइको32
* माइक्रोब्लेज़
* माइक्रोब्लेज़
* [[पिकोब्लेज़]]
* [[पिकोब्लेज़]]
Line 114: Line 108:
== संदर्भ ==
== संदर्भ ==
{{Reflist}}
{{Reflist}}
== बाहरी संबंध ==
== बाहरी संबंध ==
*[https://www.intel.ca/content/www/ca/en/products/programmable/processor/nios-ii.html Intel's site about Nios II]
*[https://www.intel.ca/content/www/ca/en/products/programmable/processor/nios-ii.html Intel's site about Nios II]

Revision as of 16:04, 5 March 2023

For other uses of "एनआईओएस (NIOS)", see के अन्य उपयोगों के लिए, निओस (बहुविकल्पी) देखें।.
निओस II (Nios II)
Designerअल्टेरा
Bits32-बिट
Designआरआईएससी (RISC)
Endiannessलिटिल-एन्डियन
Openनहीं
Registers
General purpose32

निओस II (Nios II) एक 32-बिट अंतर्निहित प्रोसेसर आर्किटेक्चर है जिसे विशेष रूप से फील्ड-प्रोग्रामेबल गेट ऐरे (FPGA) एकीकृत परिपथों के अल्टेरा वर्ग के लिए डिज़ाइन किया गया है। निओस II (Nios II) में मूल निओस II (Nios II) आर्किटेक्चर पर कई संवर्द्धन सम्मिलित हैं, जो इसे डिजिटल सिग्नल प्रोसेसिंग (DSP) से लेकर सिस्टम-कंट्रोल तक अंतर्निहित कंप्यूटिंग अनुप्रयोगों की विस्तृत श्रृंखला के लिए अधिक उपयुक्त बनाता है।

निओस II (Nios II) 2000 में प्रस्तुत किए गए अल्टेरा के पहले समनुरूप करने योग्य 16-बिट अंतर्निहित प्रोसेसर निओस II (Nios II) का उत्तराधिकारी है।[1]

मुख्य विशेषताएं

मूल निओस (Nios) की तरह, निओस II (Nios II) आर्किटेक्चर एक आरआईएससी (RISC) सॉफ्ट-कोर आर्किटेक्चर है, जो अल्टेरा एफपीजीए (FPGAs) के प्रोग्राम करने योग्य लॉजिक और मेमोरी ब्लॉक में पूरी तरह से कार्यान्वित किया गया है। अपने पूर्ववर्ती के विपरीत यह पूर्ण 32-बिट डिज़ाइन है-

  • 32 सामान्य-उद्देश्य 32-बिट रजिस्टर,
  • पूर्ण 32-बिट निर्देश सेट, डेटा पथ और पता स्थान,
  • एकल-निर्देश 32 × 32 को गुणा और विभाजित करके 32-बिट परिणाम उत्पन्न करता है।

निओस II (Nios II) प्रोसेसर की सॉफ्ट-कोर प्रकृति सिस्टम डिज़ाइनर को कस्टम निओस II (Nios II) कोर निर्दिष्ट करने और उत्पन्न करने देती है, जिसे उसकी विशिष्ट एप्लिकेशन आवश्यकताओं के अनुरूप बनाया गया है। सिस्टम डिजाइनर पूर्वनिर्धारित मेमोरी प्रबंधन इकाई को जोड़कर या कस्टम निर्देशों और कस्टम बाह्य उपकरणों को परिभाषित करके निओस II (Nios II) की बुनियादी कार्यक्षमता का विस्तार कर सकते हैं।

कस्टम निर्देश

मूल निओस II (Nios II) निर्देशों के समान, उपयोगकर्ता-परिभाषित निर्देश दो 32-बिट स्रोत रजिस्टरों से मान स्वीकार करते हैं और वैकल्पिक रूप से 32-बिट गंतव्य रजिस्टर में परिणाम वापस लिखते हैं। कस्टम निर्देशों का उपयोग करके, सिस्टम डिज़ाइनर प्रदर्शन लक्ष्यों को पूरा करने के लिए सिस्टम हार्डवेयर को ठीक कर सकते हैं और साथ ही डिज़ाइनर सी (C) में मैक्रो के रूप में निर्देश को आसानी से संभाल सकते हैं।

कस्टम बाह्य उपकरण

प्रदर्शन-महत्वपूर्ण प्रणालियों के लिए जो कोड के विशिष्ट खंड को निष्पादित करने वाले अधिकांश सीपीयू (CPU) चक्रों को खर्च करते हैं, उपयोगकर्ता-परिभाषित उपकरण संभावित रूप से उपयोगकर्ता-परिभाषित हार्डवेयर लॉजिक के लिए सॉफ़्टवेयर-एल्गोरिदम के निष्पादन के सभी भाग या सभी को ऑफ़लोड कर सकता है, शक्ति-दक्षता या एप्लिकेशन संदेश प्रवाह में सुधार कर सकता है।

मेमोरी प्रबंधन इकाई

क्वार्टस 8.0 के साथ प्रस्तुत किया गया, वैकल्पिक एमएमयू निओस II (MMU Nios II) को ऑपरेटिंग सिस्टम चलाने में सक्षम बनाता है जिसके लिए हार्डवेयर-आधारित पृष्ठीकरण और सुरक्षा की आवश्यकता होती है, जैसे कि लिनक्स कर्नेल। एमएमयू (MMU) के बिना, निओस (Nios) ऑपरेटिंग सिस्टम तक ही सीमित है जो एक सरलीकृत सुरक्षा और आभासी मेमोरी-मॉडल का उपयोग करते हैं- उदाहरण के लिए, μक्लिनक्स (μClinux) और फ्रीआरटीओएस (FreeRTOS)।

मेमोरी सुरक्षा इकाई

क्वार्टस 8.0 के साथ प्रस्तुत किया गया, वैकल्पिक एमपीयू (MPU) एमएमयू (MMU) द्वारा प्रदान की जाने वाली मेमोरी सुरक्षा प्रदान करता है, लेकिन एक सरल प्रोग्रामिंग मॉडल के साथ और एमएमयू (MMU) से जुड़े प्रदर्शन उपरिव्यय के बिना।

निओस II सीपीयू (CPU) वर्ग

निओस II (Nios II) उत्कृष्ट को 3 अलग-अलग विन्यास में प्रस्तुत किया गया है- निओस II/एफ (f) (तीव्र), निओस II/एस (s) (मानक), और निओस II/ई (e) (किफायती)। निओस II gen2 को 2 अलग-अलग विन्यास में प्रस्तुत किया गया है- निओस II/एफ (f) (तीव्र), और निओस II/ई (e) (किफायती)।

निओस II/एफ (f)

निओस II/एफ (f) कोर को कोर आकार की कीमत पर अधिकतम प्रदर्शन के लिए डिजाइन किया गया है। निओस II/एफ (f) की विशेषताओं में सम्मिलित हैं-

  • अलग निर्देश और डेटा कैश (512 बी से 64 केबी)
  • वैकल्पिक एमएमयू (MMU) या एमपीयू (MPU)
  • 2 जीबी तक बाहरी पता स्थान तक पहुंच
  • निर्देशों और डेटा के लिए वैकल्पिक दृढ़ता युग्मित मेमोरी
  • अधिकतम डीएमआईपीएस(DMIPS)/मेगाहर्ट्ज (MHz) प्राप्त करने के लिए छह चरण की पाइपलाइन
  • एकल-चक्र हार्डवेयर गुणा और बैरल शिफ्टर
  • वैकल्पिक हार्डवेयर विभाजन विकल्प
  • गतिशील शाखा पूर्वानुमान
  • 256 कस्टम निर्देश और असीमित हार्डवेयर त्वरक तक
  • जेटीएजी (JTAG) डीबग मॉड्यूल
  • वैकल्पिक जेटीएजी (JTAG) डिबग मॉड्यूल संवर्द्धन, जिसमें हार्डवेयर विराम बिंदु, डेटा प्रेरक और वास्तविक समय अनुरेख सम्मिलित हैं।

निओस II/एस (s)

निओस II/एस (s) कोर को प्रदर्शन और लागत के बीच संतुलन बनाए रखने के लिए डिज़ाइन किया गया है। यह कोर कार्यान्वयन अब अल्टेरा क्वार्टस II v.17 और नए के लिए समर्थित नहीं है। निओस II/एस (s) की विशेषताओं में सम्मिलित हैं-

  • निर्देश कैश
  • 2 जीबी तक बाहरी पता स्थान
  • निर्देशों के लिए वैकल्पिक दृढ़ता युग्मित मेमोरी
  • पांच चरण पाइपलाइन
  • स्थिर शाखा पूर्वानुमान
  • हार्डवेयर गुणा, विभाजन और शिफ्ट विकल्प
  • 256 कस्टम निर्देश तक
  • जेटीएजी (JTAG) डिबग मॉड्यूल
  • वैकल्पिक जेटीएजी (JTAG) डिबग मॉड्यूल संवर्द्धन, जिसमें हार्डवेयर विराम बिंदु, डेटा प्रेरक और वास्तविक समय अनुरेख सम्मिलित हैं

निओस II/ई (e)

निओस II/ई (e) कोर को एफपीजीए (FPGAs) के सबसे छोटे संभावित लॉजिक उपयोग के लिए डिज़ाइन किया गया है। यह विशेष रूप से कम लागत वाले साइक्लोन II एफपीजीए (FPGA) एप्लिकेशनों के लिए कुशल है। निओस II/ई (e) की विशेषताओं में सम्मिलित हैं-

  • 2 जीबी तक बाहरी पता स्थान
  • जेटीएजी (JTAG) डिबग मॉड्यूल
  • 700 एलई (LEs) से कम में संपूर्ण सिस्टम
  • वैकल्पिक डीबग संवर्द्धन
  • 256 कस्टम निर्देश तक
  • नि: शुल्क, कोई लाइसेंस की आवश्यकता नहीं है

एवलॉन स्विच फैब्रिक इंटरफ़ेस

निओस II (Nios II) एवलॉन स्विच फैब्रिक का उपयोग अपने अंतर्निहित बाह्य उपकरणों के इंटरफ़ेस के रूप में करता है। एक प्रोसेसर-आधारित प्रणाली में पारंपरिक बस की तुलना में, जो समय में केवल बस मास्टर को बस का उपयोग करने देता है, एवलॉन स्विच फैब्रिक, दास-पक्ष मध्यस्थता योजना का उपयोग करके, कई मास्टर्स को एक साथ संचालित करने देता है।

विकास प्रक्रियाएँ

निओस II (Nios II) के विकास में दो अलग-अलग चरण होते हैं- हार्डवेयर निर्माण और सॉफ्टवेयर निर्माण।

अंतर्निहित डिज़ाइन सूट (ईडीएस) नामक एक अल्टेरा एप्लिकेशन के अंदर विकास की मेजबानी की जाती है। ईडीएस (EDS) में हार्डवेयर और सॉफ्टवेयर दोनों को दो अलग-अलग चरणों में प्रबंधित करने के लिए एक पूर्ण एकीकृत विकास वातावरण सम्मिलित है-

हार्डवेयर उत्पादन प्रक्रिया

निओस II (Nios II) हार्डवेयर डिज़ाइनर निओस (Nios) सिस्टम को समनुरूप करने और उत्पन्न करने के लिए क्यूसिस (Qsys) सिस्टम एकीकरण टूल, क्वार्टस-II पैकेज के घटक का उपयोग करते हैं। विन्यास ग्राफिकल यूजर इंटरफेस (जीयूआई) उपयोगकर्ताओं को निओस-II के विशेषता-समूह को चुनने और अंतर्निहित सिस्टम में उपकरण और आई/ओ (I/O)-ब्लॉक (टाइमर, मेमोरी-कंट्रोलर, सीरियल इंटरफ़ेस इत्यादि) जोड़ने की अनुमति देता है। जब हार्डवेयर विनिर्देश पूरा हो जाता है, तो क्वार्टस-II चयनित एफपीजीए (FPGA) लक्ष्य पर पूरे सिस्टम को कार्यान्वयन करने के लिए संश्लेषण, स्थान और मार्ग का प्रदर्शन करता है।

क्यूसिस (Qsys) पुराने एसओपीसी (SOPC) (सिस्टम-ऑन-ए-प्रोग्रामेबल-चिप) बिल्डर की जगह ले रहा है, जिसका उपयोग निओस II (Nios II) सिस्टम बनाने के लिए भी किया जा सकता है, और नई परियोजनाओं के लिए इसकी अनुशंसा की जा रही है।[2]

सॉफ्टवेयर निर्माण प्रक्रिया

अंतर्निहित डिजाइन सूट (ईडीएस) नामक एक अलग पैकेज, सॉफ्टवेयर विकास का प्रबंधन करता है। एक्लिप्स आईडीई (IDE) के आधार पर, ईडीएस (EDS) में सी/सी++ (C/C++) संकलक (जीएनयू (GNU) उपकरण श्रृंखला पर आधारित), दोषमार्जक और निर्देश-सेट अनुरूपक सम्मिलित है। ईडीएस (EDS) प्रोग्रामर्स को अनुरूपक में अपने एप्लिकेशन का परीक्षण करने या वास्तविक एफपीजीए (FPGA) होस्ट पर उनके संकलित एप्लिकेशन को डाउनलोड करने और चलाने की अनुमति देता है।

क्योंकि सी/सी++ (C/C++) विकास-श्रृंखला जीसीसी (GCC) पर आधारित है, लिनक्स के लिए अधिकांश मुक्त स्रोत सॉफ्टवेयर न्यूनतम या बिना किसी संशोधन के संकलित और चलते हैं। तीसरे पक्ष के ऑपरेटिंग सिस्टम को भी निओस II (Nios II) में पोर्ट किया गया है। इनमें माइक्रीम माइक्रोसी/ओएस-II (MicroC/OS-II), ईकोस (eCos), सेगर माइक्रोकंट्रोलर एम्बओएस (embOS), चिबिओस(OS)/आरटी (RT), μसीलिनक्स (μCLinux) और फ्रीआरटीओएस (FreeRTOS) सम्मिलित हैं।

अनुज्ञापन

निओस II (Nios II) की तुलना माइक्रोब्लेज से की जा सकती है, जो कि एफपीजीए (FPGA) के ज़िलिंक्स वर्ग के लिए प्रतिस्पर्धी सॉफ्टकोर सीपीयू (CPU) है। माइक्रोब्लेज के विपरीत, निओस II (Nios II) तृतीय-पक्ष आईपी (IP) प्रदाता, सिनॉप्सिस डिजाइनवेयर के माध्यम से मानक-सेल एएसआईसी (ASICs) के लिए लाइसेंस योग्य है। डिजाइनवेयर लाइसेंस के माध्यम से, डिजाइनर निओस-आधारित डिजाइनों को एफपीजीए (FPGA)-प्लेटफॉर्म से बड़े पैमाने पर उत्पादन एएसआईसी (ASIC)-उपकरण में पोर्ट कर सकते हैं।

यह भी देखें

  • लैटिसमाइको8
  • लैटिसमाइको32
  • माइक्रोब्लेज़
  • पिकोब्लेज़
  • मिकॉन P200

संदर्भ

  1. ↑ Altera. "Nios II Embedded Processor Backgrounder" (PDF).
  2. ↑ "5 Reasons to Switch from SOPC Builder to Qsys". Altera. Retrieved 16 March 2012.

बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=निओस_II&oldid=110785’