मेमोरी आर्किटेक्चर: Difference between revisions
No edit summary |
No edit summary |
||
| Line 6: | Line 6: | ||
इसी तरह, डेटा [[बस (कंप्यूटिंग)]] को अधिकांशतः सीरियल या समांतर डेटा एक्सेस जैसी विशिष्ट आवश्यकताओं के अनुरूप डिज़ाइन किया जाता है, और मेमोरी को [[ समता त्रुटि ]] डिटेक्शन या यहां तक कि [[ईसीसी मेमोरी|त्रुटि सुधार]] प्रदान करने के लिए डिज़ाइन किया जा सकता है। | इसी तरह, डेटा [[बस (कंप्यूटिंग)]] को अधिकांशतः सीरियल या समांतर डेटा एक्सेस जैसी विशिष्ट आवश्यकताओं के अनुरूप डिज़ाइन किया जाता है, और मेमोरी को [[ समता त्रुटि ]] डिटेक्शन या यहां तक कि [[ईसीसी मेमोरी|त्रुटि सुधार]] प्रदान करने के लिए डिज़ाइन किया जा सकता है। | ||
प्रारंभिक मेमोरी आर्किटेक्चर [[ हार्वर्ड वास्तुकला ]] हैं, जिसमें प्रोग्राम और डेटा के लिए दो भौतिक रूप से अलग | प्रारंभिक मेमोरी आर्किटेक्चर [[ हार्वर्ड वास्तुकला ]] हैं, जिसमें प्रोग्राम और डेटा के लिए दो भौतिक रूप से अलग मेमोरी और डेटा पथ हैं, और [[ प्रिंसटन वास्तुकला ]] जो प्रोग्राम और डेटा स्टोरेज दोनों के लिए एकल मेमोरी और डेटा पथ का उपयोग करता है।<ref name="adafruit" /> | ||
अधिकांश सामान्य प्रयोजन के कंप्यूटर एक हाइब्रिड स्प्लिट-कैश [[संशोधित हार्वर्ड वास्तुकला]] का उपयोग करते हैं जो एक एप्लिकेशन प्रोग्राम को गीगाबाइट [[ आभासी मेमोरी ]] के साथ एक शुद्ध प्रिंसटन आर्किटेक्चर मशीन के रूप में दिखाई देता है, किंतु आंतरिक रूप से (गति के लिए) यह डेटा कैश से भौतिक रूप से अलग निर्देश कैश के साथ संचालित होता है। , हार्वर्ड मॉडल की | अधिकांश सामान्य प्रयोजन के कंप्यूटर एक हाइब्रिड स्प्लिट-कैश [[संशोधित हार्वर्ड वास्तुकला]] का उपयोग करते हैं जो एक एप्लिकेशन प्रोग्राम को गीगाबाइट [[ आभासी मेमोरी ]] के साथ एक शुद्ध प्रिंसटन आर्किटेक्चर मशीन के रूप में दिखाई देता है, किंतु आंतरिक रूप से (गति के लिए) यह डेटा कैश से भौतिक रूप से अलग निर्देश कैश के साथ संचालित होता है। , हार्वर्ड मॉडल की तरह<ref name="adafruit" > | ||
[https://learn.adafruit.com/memories-of-an-arduino/arduino-memory-architecture "Memory Architectures: Harvard vs Princeton"]. | [https://learn.adafruit.com/memories-of-an-arduino/arduino-memory-architecture "Memory Architectures: Harvard vs Princeton"]. | ||
</ref> | </ref> | ||
डीएसपी सिस्टम में सामान्यतः एक विशेष, उच्च बैंडविड्थ मेमोरी सबसिस्टम होता है; मेमोरी सुरक्षा या वर्चुअल मेमोरी प्रबंधन के लिए कोई समर्थन नहीं।<ref> | डीएसपी सिस्टम में सामान्यतः एक विशेष, उच्च बैंडविड्थ मेमोरी सबसिस्टम होता है; मेमोरी सुरक्षा या वर्चुअल मेमोरी प्रबंधन के लिए कोई समर्थन नहीं।<ref> | ||
Robert Oshana. | Robert Oshana. | ||
| Line 22: | Line 23: | ||
गुणन के रूप में ऑडियो फिल्टर को कुशलतापूर्वक लागू करने के लिए एक साथ सभी तीन क्षेत्रों से गुणा-संचय संचालन की एक श्रृंखला प्राप्त होती है। | गुणन के रूप में ऑडियो फिल्टर को कुशलतापूर्वक लागू करने के लिए एक साथ सभी तीन क्षेत्रों से गुणा-संचय संचालन की एक श्रृंखला प्राप्त होती है। | ||
'''य संचालन की एक श्रृंखला''' | '''य संचालन की एक श्रृंखला डेटा पथ का उपयोग करता है।<ref name="adafruit" />''' | ||
== यह भी देखें == | == यह भी देखें == | ||
Revision as of 18:55, 27 April 2023
मेमोरी आर्किटेक्चर इलेक्ट्रॉनिक कंप्यूटर डेटा स्टोरेज को इस विधि से लागू करने के लिए उपयोग की जाने वाली विधियों का वर्णन करता है जो जानकारी को स्टोर करने और पुनः प्राप्त करने के लिए सबसे तेज़, सबसे विश्वसनीय, सबसे टिकाऊ और कम खर्चीली विधि है। विशिष्ट अनुप्रयोग के आधार पर, दूसरी आवश्यकता को श्रेष्ठ बनाने के लिए इनमें से किसी एक आवश्यकता का समझौता आवश्यक हो सकता है। मेमोरी आर्किटेक्चर यह भी बताता है कि बाइनरी डिजिट को इलेक्ट्रिक सिग्नल में कैसे बदला जाता है और फिर मेमोरी सेल्स में स्टोर किया जाता है। और एक मेमोरी सेल की संरचना भी।
उदाहरण के लिए, गतिशील स्मृति का उपयोग सामान्यतः प्राथमिक डेटा स्टोरेज के लिए इसकी तेज एक्सेस स्पीड के कारण किया जाता है। चूँकि गतिशील मेमोरी को बार-बार मेमोरी रिफ्रेश होना चाहिए, प्रति सेकंड दर्जनों समय की वृद्धि के साथ, या संग्रहीत डेटा क्षय हो जाएगा और खो जाएगा। फ्लैश मेमोरी वर्षों की अवधि में लंबी अवधि के भंडारण की अनुमति देती है, किंतु यह डायनेमिक मेमोरी की तुलना में बहुत धीमी है, और स्थिर मेमोरी स्टोरेज सेल लगातार उपयोग के साथ खराब हो जाती हैं।
इसी तरह, डेटा बस (कंप्यूटिंग) को अधिकांशतः सीरियल या समांतर डेटा एक्सेस जैसी विशिष्ट आवश्यकताओं के अनुरूप डिज़ाइन किया जाता है, और मेमोरी को समता त्रुटि डिटेक्शन या यहां तक कि त्रुटि सुधार प्रदान करने के लिए डिज़ाइन किया जा सकता है।
प्रारंभिक मेमोरी आर्किटेक्चर हार्वर्ड वास्तुकला हैं, जिसमें प्रोग्राम और डेटा के लिए दो भौतिक रूप से अलग मेमोरी और डेटा पथ हैं, और प्रिंसटन वास्तुकला जो प्रोग्राम और डेटा स्टोरेज दोनों के लिए एकल मेमोरी और डेटा पथ का उपयोग करता है।[1]
अधिकांश सामान्य प्रयोजन के कंप्यूटर एक हाइब्रिड स्प्लिट-कैश संशोधित हार्वर्ड वास्तुकला का उपयोग करते हैं जो एक एप्लिकेशन प्रोग्राम को गीगाबाइट आभासी मेमोरी के साथ एक शुद्ध प्रिंसटन आर्किटेक्चर मशीन के रूप में दिखाई देता है, किंतु आंतरिक रूप से (गति के लिए) यह डेटा कैश से भौतिक रूप से अलग निर्देश कैश के साथ संचालित होता है। , हार्वर्ड मॉडल की तरह[1]
डीएसपी सिस्टम में सामान्यतः एक विशेष, उच्च बैंडविड्थ मेमोरी सबसिस्टम होता है; मेमोरी सुरक्षा या वर्चुअल मेमोरी प्रबंधन के लिए कोई समर्थन नहीं।[2] कई डिजिटल सिग्नल प्रोसेसर में 3 भौतिक रूप से अलग मेमोरी और डेटापथ होते हैं - प्रोग्राम स्टोरेज, गुणांक स्टोरेज और डेटा स्टोरेज। गुणन के रूप में ऑडियो फिल्टर को कुशलतापूर्वक लागू करने के लिए एक साथ सभी तीन क्षेत्रों से गुणा-संचय संचालन की एक श्रृंखला प्राप्त होती है।
य संचालन की एक श्रृंखला डेटा पथ का उपयोग करता है।[1]
यह भी देखें
- 8 बिट
- 16-बिट
- 32-बिट
- 64-बिट
- पता निर्माण इकाई
- कैश-ओनली मेमोरी आर्किटेक्चर (COMA)
- कैश मैमोरी
- पारंपरिक स्मृति
- नियतात्मक स्मृति
- वितरित स्मृति
- वितरित साझा मेमोरी (DSM)
- दोहरी चैनल वास्तुकला
- ईसीसी मेमोरी
- [[विस्तारित स्मृति]]
- विस्तारित स्मृति
- फ्लैट मेमोरी मॉडल
- हार्वर्ड वास्तुकला
- उच्च स्मृति क्षेत्र (HMA)
- लर्निंग मैट्रिक्स
- मेमोरी पदानुक्रम
- स्मृति स्तर समानता
- मेमोरी मॉडल (एड्रेसिंग स्कीम)
- मेमोरी मॉडल (कंप्यूटिंग)
- स्मृति सुरक्षा
- मेमोरी-डिस्क तुल्यकालन
- मेमोरी वर्चुअलाइजेशन
- [[गैर-समान मेमोरी एक्सेस]] (NUMA)
- पीसीआई मेमोरी होल
- प्रोसेसर रजिस्टर
- पंजीकृत स्मृति
- साझा मेमोरी (इंटरप्रोसेस संचार)
- साझा साझा स्मृति वास्तुकलाSMA)
- स्टैक-आधारित मेमोरी आवंटन
- टैग की गई वास्तुकला
- यूनिफ़ॉर्म मेमोरी एक्सेस (यूएमए)
- यूनिवर्सल मेमोरी
- वीडियो स्मृति
- वॉन न्यूमैन वास्तुकला
- X86 मेमोरी सेगमेंटेशन
संदर्भ
- ↑ 1.0 1.1 1.2 "Memory Architectures: Harvard vs Princeton".
- ↑ Robert Oshana. DSP Software Development Techniques for Embedded and Real-Time Systems. 2006. "5 - DSP Architectures". p. 123. doi:10.1016/B978-075067759-2/50007-7
 | This computing article is a stub. You can help Wikipedia by expanding it. |
