आर्बिटर (इलेक्ट्रॉनिक्स): Difference between revisions
From Vigyanwiki
No edit summary |
No edit summary |
||
| (6 intermediate revisions by 3 users not shown) | |||
| Line 1: | Line 1: | ||
{{Short description|Electronic device that allocates access to shared resources}} | {{Short description|Electronic device that allocates access to shared resources}} | ||
आर्बिटर इलेक्ट्रॉनिक उपकरण हैं जो साझा संसाधनों तक पहुंच आवंटित करते हैं। | |||
== बस आर्बिटर == | |||
बस आर्बिटर उपकरण है जिसका उपयोग मल्टी-मास्टर [[बस (कंप्यूटिंग)]] प्रणाली में किया जाता है । जिससे यह निश्चित किया जा सके कि किस बस मास्टर को प्रत्येक बस चक्र के लिए बस को नियंत्रित करने की अनुमति दी जाएगी। | |||
[[सिस्टम बस|प्रणाली बस]] प्रणाली में सबसे समान प्रकार का बस आर्बिटर मेमोरी आर्बिटर है। | |||
मेमोरी आर्बिटर साझा मेमोरी (इंटरप्रोसेस कम्युनिकेशन) प्रणाली में उपयोग किया जाने वाला उपकरण है,। जो प्रत्येक मेमोरी चक्र के लिए निश्चित करता है कि किस सीपीयू को उस साझा मेमोरी तक पहुंचने की अनुमति होगी।<ref> | |||
Michael Fingeroff. | Michael Fingeroff. | ||
[https://books.google.com/books?id=CEBTZpAkhtsC&dq=%22memory+arbiter%22&pg=PA270 "High-Level Synthesis Blue Book"]. | [https://books.google.com/books?id=CEBTZpAkhtsC&dq=%22memory+arbiter%22&pg=PA270 "High-Level Synthesis Blue Book"]. | ||
| Line 25: | Line 24: | ||
DOI: 10.1109/FPT.2003.1275789. | DOI: 10.1109/FPT.2003.1275789. | ||
</ref> | </ref> | ||
कुछ [[परमाणु निर्देश]] आर्बिटर पर निर्भर करते हैं जिससे अन्य सीपीयू को परमाणु पठन-संशोधित-लिखने के निर्देशों के माध्यम से आधे रास्ते में मेमोरी पढ़ने से रोका जा सकता है। | |||
कुछ प्रणालियाँ, जैसे कि [[पारंपरिक पीसीआई]], में | मेमोरी आर्बिटर सामान्यतः [[ स्मृति नियंत्रक |मेमोरी नियंत्रक]] /[[ डीएमए नियंत्रक | डीएमए नियंत्रक]] में एकीकृत होता है। | ||
अन्य प्रणालियाँ विकेंद्रीकृत बस | |||
<ref> | कुछ प्रणालियाँ, जैसे कि [[पारंपरिक पीसीआई]], में एकल केंद्रीकृत बस आर्बिटरता उपकरण होता है जिसे कोई बस आर्बिटर के रूप में संकेत कर सकता है। | ||
अन्य प्रणालियाँ विकेंद्रीकृत बस आर्बिटरता का उपयोग करती हैं, जहाँ सभी उपकरण यह निश्चित करने में सहयोग करते हैं कि आगे कौन जाएगा। <ref> | |||
Tim Downey. | Tim Downey. | ||
[http://users.cis.fiu.edu/~downeyt/cda4101/arbiter.htm "Bus Arbitration"] | [http://users.cis.fiu.edu/~downeyt/cda4101/arbiter.htm "Bus Arbitration"] | ||
| Line 38: | Line 38: | ||
[http://www.mathcs.emory.edu/~cheung/Courses/355/Syllabus/5-bus/bus-arbiter.html "Bus Arbitration"] | [http://www.mathcs.emory.edu/~cheung/Courses/355/Syllabus/5-bus/bus-arbiter.html "Bus Arbitration"] | ||
</ref> | </ref> | ||
== अतुल्यकालिक | जब मेमोरी आर्बिटर से जुड़े प्रत्येक सीपीयू में मेमोरी एक्सेस साइकल को सिंक्रोनाइज़ किया जाता है, तो मेमोरी आर्बिटर को सिंक्रोनस आर्बिटर के रूप में रचना किया जा सकता है। अन्यथा मेमोरी आर्बिटर को एसिंक्रोनस आर्बिटर के रूप में रचना किया जाना चाहिए। | ||
अतुल्यकालिक अनुरोधों के बीच | |||
== अतुल्यकालिक आर्बिटर == | |||
अतुल्यकालिक अनुरोधों के बीच साझा संसाधन तक पहुंच के क्रम का चयन करने के लिए [[अतुल्यकालिक सर्किट|अतुल्यकालिक परिपथ]] में आर्बिटर का महत्वपूर्ण रूप उपयोग किया जाता है। इसका कार्य दो कार्यों को एक साथ होने से रोकना है । जब उन्हें नहीं करना चाहिए। उदाहरण के लिए, ऐसे कंप्यूटर में जिसमें कई सीपीयू या [[स्मृति|मेमोरी]] तक पहुँचने वाले अन्य उपकरण हैं, और एक से अधिक [[ घड़ी |घड़ी]] हैं । संभावना उपस्थित है कि दो अनसिंक्रोनाइज़्ड स्रोतों से अनुरोध लगभग एक ही समय में आ सकते हैं। निकलने स्तर में लगभग समय के बहुत पास हो सकता है। मेमोरी आर्बिटर को तब निश्चित करना होगा कि कौन सा अनुरोध पहले सेवा के लिए है। दुर्भाग्य से, निश्चित समय एंडरसन 1991 में ऐसा करना संभव नहीं है। | |||
[[इवान सदरलैंड]] और [[हाँ एबरगेन]] ने अपने लेख कंप्यूटर्स विदाउट क्लॉक्स में आर्बिटर्स का वर्णन इस प्रकार किया है: | [[इवान सदरलैंड]] और [[हाँ एबरगेन]] ने अपने लेख कंप्यूटर्स विदाउट क्लॉक्स में आर्बिटर्स का वर्णन इस प्रकार किया है: | ||
: | : आर्बिटर प्रतिच्छेदन पर यातायात अधिकारी की तरह होता है । जो निश्चित करता है कि आगे कौन सी कार निकल सकती है। केवल अनुरोध को देखते हुए, आर्बिटर तुरंत कार्रवाई की अनुमति देता है, पहली कार्रवाई पूरी होने तक किसी भी दूसरे अनुरोध में देरी करता है। जब आर्बिटर को एक साथ दो अनुरोध प्राप्त होते हैं, तो उसे यह निश्चित करना होगा कि कौन सा अनुरोध पहले देना है। उदाहरण के लिए, जब दो प्रोसेसर लगभग एक ही समय में साझा मेमोरी तक पहुंच का अनुरोध करते हैं, तो आर्बिटर अनुरोधों को अनुक्रम में रखता है । समय में केवल प्रोसेसर तक पहुंच प्रदान करता है। आर्बिटर गारंटी देता है कि एक साथ कभी भी दो कार्य नहीं होते हैं,। जैसे यातायात अधिकारी यह सुनिश्चित करके दुर्घटनाओं को रोकता है कि टकराव के मार्ग पर प्रतिच्छेदन से कभी भी दो कारें नहीं निकलती हैं। | ||
: | : चूंकि आर्बिटर परिपथ समय में एक से अधिक अनुरोध कभी नहीं देते हैं, फिर भी आर्बिटर बनाने का कोई विधि नहीं है जो सदैव निश्चित समय सीमा के अन्दर निर्णय पर पहुंचेगा। वर्तमान समय के आर्बिटर निर्णयों पर औसतन बहुत जल्दी पहुँचते हैं,। सामान्यतः लगभग कुछ सौ पिकोसेकंड के अन्दर जब पासी कॉल का सामना करना पड़ता है,। चूंकि, परिपथ कभी-कभी दोगुना समय ले सकता है, और बहुत ही दुर्लभ स्थितियों में निर्णय लेने के लिए आवश्यक समय सामान्य से 10 गुना अधिक हो सकता है।<ref>{{cite journal | ||
|last1 =Sutherland | |last1 =Sutherland | ||
|first1 =Ivan E. | |first1 =Ivan E. | ||
| Line 63: | Line 63: | ||
|bibcode =2002SciAm.287b..62S | |bibcode =2002SciAm.287b..62S | ||
}}</ref> | }}</ref> | ||
=== अतुल्यकालिक आर्बिटर और मेटास्टेबिलिटी === | |||
आर्बिटर संबंध तोड़ते हैं। [[फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)]] परिपथ की तरह, आर्बिटर के पास दो विकल्पों के अनुरूप दो स्थिर अवस्थाएँ होती हैं। यदि दो अनुरोध दूसरे के कुछ पिकोसेकंड (आज, फेमटो[[femtoseconds|सेकंड]]) के अन्दर आर्बिटर पर पहुंचते हैं, तो परिपथ [[इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी]] बन सकता है। टाई को तोड़ने के लिए अपने स्थिर राज्यों में से एक तक पहुंचने से पहले मेटा-स्थिर होता है। मौलिक आर्बिटरों को विशेष रूप से मेटा-स्थिर होने पर दोलन करने और मेटा-स्थिरता से जितनी जल्दी हो सके क्षय करने के लिए रचना किया गया है,। सामान्यतः अतिरिक्त शक्ति का उपयोग करके इनपुट प्रदान किए जाने के बाद समय के साथ स्थिर स्थिति में न पहुंचने की संभावना तेजी से घट जाती है। | |||
इस समस्या का विश्वसनीय समाधान 1970 के दशक के मध्य में खोजा गया था। यद्यपि आर्बिटर जो निश्चित समय में निर्णय लेता है, संभव नहीं है,। जो कभी-कभी कठिन स्थिति (पास कॉल) में थोड़ा अधिक समय लेता है । उसे काम पर लगाया जा सकता है। इलेक्ट्रॉनिक्स परिपथ में मल्टीस्टेज मेटास्टेबिलिटी का उपयोग करना आवश्यक है । जो यह पता लगाता है कि आर्बिटर अभी तक स्थिर स्थिति में नहीं आया है। आर्बिटर तब तक प्रसंस्करण में देरी करता है जब तक कि स्थिर स्थिति प्राप्त नहीं हो जाती है। सिद्धांत रूप में, आर्बिटर व्यवस्थित करने के लिए इच्छानुसार लंबा समय ले सकता है (ब्यूरिडान के सिद्धांत को देखें), किंतु व्यवहार में, यह संभवतः ही कभी कुछ गेट विलंब समय से अधिक लेता है। क्लासिक पेपर किनीमेंट एंड वुड्स 1976 है,। जो इस समस्या को हल करने के लिए 3 स्टेट फ्लिप फ्लॉप बनाने का वर्णन करता है,। और गिनोसर 2003, आर्बिटर रचना में सामान्य गलतियों पर इंजीनियरों के लिए चेतावनी है। | |||
यह परिणाम अधिक व्यावहारिक महत्व का है,। क्योंकि [[ मल्टी प्रोसेसर |मल्टी प्रोसेसर]] कंप्यूटर इसके बिना शक्ति से काम नहीं करेंगे। पहला मल्टीप्रोसेसर कंप्यूटर 1960 के दशक के अंत से विश्वसनीय आर्बिटरों के विकास से पहले का है। प्रत्येक प्रोसेसर के लिए स्वतंत्र घड़ियों वाले कुछ प्रारंभिक मल्टीप्रोसेसर आर्बिटर [[दौड़ की स्थिति]] से पीड़ित थे,। और इस प्रकार अविश्वसनीयता आज, यह अब कोई समस्या नहीं है। | |||
== समकालिक आर्बिटर == | |||
एक साझा संसाधन तक पहुंच आवंटित करने के लिए आर्बिटर्स का उपयोग समकालिक संदर्भों में भी किया जाता है। [[वेवफ्रंट आर्बिटर]] सिंक्रोनस आर्बिटर का उदाहरण है जो प्रकार के बड़े [[ प्रसार बदलना |प्रसार बदलना]] में उपस्थित होता है। | |||
== | |||
एक साझा संसाधन तक पहुंच आवंटित करने के लिए आर्बिटर्स का उपयोग समकालिक संदर्भों में भी किया जाता है। | |||
==संदर्भ== | ==संदर्भ== | ||
{{reflist}} | {{reflist}} | ||
* D.J. Kinniment and J.V. Woods. | * D.J. Kinniment and J.V. Woods. [http://www.async.org.uk/David.Kinniment/Research/papers/IEE1976.pdf ''Synchronization and arbitration circuits in digital systems''.] Proceedings IEEE. October 1976. | ||
* Carver Mead and Lynn Conway. | * Carver Mead and Lynn Conway. ''Introduction to VLSI Systems'' Addison-Wesley. 1979. | ||
* {{Citation|first1=Ivan |last1=Sutherland |author1link=Ivan Sutherland |first2=Jo |last2=Ebergen |title=Computers without Clocks |journal=Scientific American |date=August 2002 |volume=287 |issue=2 |pages=62–69 |doi=10.1038/scientificamerican0802-62 |pmid=12140955 |bibcode=2002SciAm.287b..62S |url=http://research.sun.com/async/Publications/KPDisclosed/SciAm/SciAm.pdf |url-status=dead |archiveurl=https://web.archive.org/web/20041214110303/http://research.sun.com/async/Publications/KPDisclosed/SciAm/SciAm.pdf |archivedate=2004-12-14 }}{{dead link|date=November 2013}} | * {{Citation|first1=Ivan |last1=Sutherland |author1link=Ivan Sutherland |first2=Jo |last2=Ebergen |title=Computers without Clocks |journal=Scientific American |date=August 2002 |volume=287 |issue=2 |pages=62–69 |doi=10.1038/scientificamerican0802-62 |pmid=12140955 |bibcode=2002SciAm.287b..62S |url=http://research.sun.com/async/Publications/KPDisclosed/SciAm/SciAm.pdf |url-status=dead |archiveurl=https://web.archive.org/web/20041214110303/http://research.sun.com/async/Publications/KPDisclosed/SciAm/SciAm.pdf |archivedate=2004-12-14 }}{{dead link|date=November 2013}} | ||
* Ran Ginosar. "[http://webee.technion.ac.il/~ran/papers/Sync_Errors_Feb03.pdf Fourteen Ways to Fool Your Synchronizer]" ASYNC 2003. | * Ran Ginosar. "[http://webee.technion.ac.il/~ran/papers/Sync_Errors_Feb03.pdf Fourteen Ways to Fool Your Synchronizer]" ASYNC 2003. | ||
| Line 89: | Line 87: | ||
* [http://www.win.tue.nl/async-bib/ The 'Asynchronous' Bibliography] {{Webarchive|url=https://web.archive.org/web/20200808060659/https://www.win.tue.nl/async-bib/ |date=2020-08-08 }} | * [http://www.win.tue.nl/async-bib/ The 'Asynchronous' Bibliography] {{Webarchive|url=https://web.archive.org/web/20200808060659/https://www.win.tue.nl/async-bib/ |date=2020-08-08 }} | ||
* [https://web.archive.org/web/20060315021206/http://research.sun.com/async/Publications/KPDisclosed/Cha_and_Greenstreetasync03.pdf Efficient Self-Timed Interfaces for Crossing Clock Domains ] | * [https://web.archive.org/web/20060315021206/http://research.sun.com/async/Publications/KPDisclosed/Cha_and_Greenstreetasync03.pdf Efficient Self-Timed Interfaces for Crossing Clock Domains ] | ||
[[Category: | [[Category:All articles with dead external links]] | ||
[[Category:Articles with dead external links from November 2013]] | |||
[[Category:Created On 26/04/2023]] | [[Category:Created On 26/04/2023]] | ||
[[Category:Lua-based templates]] | |||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates that generate short descriptions]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:Webarchive template wayback links]] | |||
[[Category:इलेक्ट्रिक सर्किट्स]] | |||
Latest revision as of 17:49, 17 May 2023
आर्बिटर इलेक्ट्रॉनिक उपकरण हैं जो साझा संसाधनों तक पहुंच आवंटित करते हैं।
बस आर्बिटर
बस आर्बिटर उपकरण है जिसका उपयोग मल्टी-मास्टर बस (कंप्यूटिंग) प्रणाली में किया जाता है । जिससे यह निश्चित किया जा सके कि किस बस मास्टर को प्रत्येक बस चक्र के लिए बस को नियंत्रित करने की अनुमति दी जाएगी।
प्रणाली बस प्रणाली में सबसे समान प्रकार का बस आर्बिटर मेमोरी आर्बिटर है।
मेमोरी आर्बिटर साझा मेमोरी (इंटरप्रोसेस कम्युनिकेशन) प्रणाली में उपयोग किया जाने वाला उपकरण है,। जो प्रत्येक मेमोरी चक्र के लिए निश्चित करता है कि किस सीपीयू को उस साझा मेमोरी तक पहुंचने की अनुमति होगी।[1][2][3]
कुछ परमाणु निर्देश आर्बिटर पर निर्भर करते हैं जिससे अन्य सीपीयू को परमाणु पठन-संशोधित-लिखने के निर्देशों के माध्यम से आधे रास्ते में मेमोरी पढ़ने से रोका जा सकता है।
मेमोरी आर्बिटर सामान्यतः मेमोरी नियंत्रक / डीएमए नियंत्रक में एकीकृत होता है।
कुछ प्रणालियाँ, जैसे कि पारंपरिक पीसीआई, में एकल केंद्रीकृत बस आर्बिटरता उपकरण होता है जिसे कोई बस आर्बिटर के रूप में संकेत कर सकता है।
अन्य प्रणालियाँ विकेंद्रीकृत बस आर्बिटरता का उपयोग करती हैं, जहाँ सभी उपकरण यह निश्चित करने में सहयोग करते हैं कि आगे कौन जाएगा। [4][5]
जब मेमोरी आर्बिटर से जुड़े प्रत्येक सीपीयू में मेमोरी एक्सेस साइकल को सिंक्रोनाइज़ किया जाता है, तो मेमोरी आर्बिटर को सिंक्रोनस आर्बिटर के रूप में रचना किया जा सकता है। अन्यथा मेमोरी आर्बिटर को एसिंक्रोनस आर्बिटर के रूप में रचना किया जाना चाहिए।
अतुल्यकालिक आर्बिटर
अतुल्यकालिक अनुरोधों के बीच साझा संसाधन तक पहुंच के क्रम का चयन करने के लिए अतुल्यकालिक परिपथ में आर्बिटर का महत्वपूर्ण रूप उपयोग किया जाता है। इसका कार्य दो कार्यों को एक साथ होने से रोकना है । जब उन्हें नहीं करना चाहिए। उदाहरण के लिए, ऐसे कंप्यूटर में जिसमें कई सीपीयू या मेमोरी तक पहुँचने वाले अन्य उपकरण हैं, और एक से अधिक घड़ी हैं । संभावना उपस्थित है कि दो अनसिंक्रोनाइज़्ड स्रोतों से अनुरोध लगभग एक ही समय में आ सकते हैं। निकलने स्तर में लगभग समय के बहुत पास हो सकता है। मेमोरी आर्बिटर को तब निश्चित करना होगा कि कौन सा अनुरोध पहले सेवा के लिए है। दुर्भाग्य से, निश्चित समय एंडरसन 1991 में ऐसा करना संभव नहीं है।
इवान सदरलैंड और हाँ एबरगेन ने अपने लेख कंप्यूटर्स विदाउट क्लॉक्स में आर्बिटर्स का वर्णन इस प्रकार किया है:
- आर्बिटर प्रतिच्छेदन पर यातायात अधिकारी की तरह होता है । जो निश्चित करता है कि आगे कौन सी कार निकल सकती है। केवल अनुरोध को देखते हुए, आर्बिटर तुरंत कार्रवाई की अनुमति देता है, पहली कार्रवाई पूरी होने तक किसी भी दूसरे अनुरोध में देरी करता है। जब आर्बिटर को एक साथ दो अनुरोध प्राप्त होते हैं, तो उसे यह निश्चित करना होगा कि कौन सा अनुरोध पहले देना है। उदाहरण के लिए, जब दो प्रोसेसर लगभग एक ही समय में साझा मेमोरी तक पहुंच का अनुरोध करते हैं, तो आर्बिटर अनुरोधों को अनुक्रम में रखता है । समय में केवल प्रोसेसर तक पहुंच प्रदान करता है। आर्बिटर गारंटी देता है कि एक साथ कभी भी दो कार्य नहीं होते हैं,। जैसे यातायात अधिकारी यह सुनिश्चित करके दुर्घटनाओं को रोकता है कि टकराव के मार्ग पर प्रतिच्छेदन से कभी भी दो कारें नहीं निकलती हैं।
- चूंकि आर्बिटर परिपथ समय में एक से अधिक अनुरोध कभी नहीं देते हैं, फिर भी आर्बिटर बनाने का कोई विधि नहीं है जो सदैव निश्चित समय सीमा के अन्दर निर्णय पर पहुंचेगा। वर्तमान समय के आर्बिटर निर्णयों पर औसतन बहुत जल्दी पहुँचते हैं,। सामान्यतः लगभग कुछ सौ पिकोसेकंड के अन्दर जब पासी कॉल का सामना करना पड़ता है,। चूंकि, परिपथ कभी-कभी दोगुना समय ले सकता है, और बहुत ही दुर्लभ स्थितियों में निर्णय लेने के लिए आवश्यक समय सामान्य से 10 गुना अधिक हो सकता है।[6]
अतुल्यकालिक आर्बिटर और मेटास्टेबिलिटी
आर्बिटर संबंध तोड़ते हैं। फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) परिपथ की तरह, आर्बिटर के पास दो विकल्पों के अनुरूप दो स्थिर अवस्थाएँ होती हैं। यदि दो अनुरोध दूसरे के कुछ पिकोसेकंड (आज, फेमटोसेकंड) के अन्दर आर्बिटर पर पहुंचते हैं, तो परिपथ इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी बन सकता है। टाई को तोड़ने के लिए अपने स्थिर राज्यों में से एक तक पहुंचने से पहले मेटा-स्थिर होता है। मौलिक आर्बिटरों को विशेष रूप से मेटा-स्थिर होने पर दोलन करने और मेटा-स्थिरता से जितनी जल्दी हो सके क्षय करने के लिए रचना किया गया है,। सामान्यतः अतिरिक्त शक्ति का उपयोग करके इनपुट प्रदान किए जाने के बाद समय के साथ स्थिर स्थिति में न पहुंचने की संभावना तेजी से घट जाती है।
इस समस्या का विश्वसनीय समाधान 1970 के दशक के मध्य में खोजा गया था। यद्यपि आर्बिटर जो निश्चित समय में निर्णय लेता है, संभव नहीं है,। जो कभी-कभी कठिन स्थिति (पास कॉल) में थोड़ा अधिक समय लेता है । उसे काम पर लगाया जा सकता है। इलेक्ट्रॉनिक्स परिपथ में मल्टीस्टेज मेटास्टेबिलिटी का उपयोग करना आवश्यक है । जो यह पता लगाता है कि आर्बिटर अभी तक स्थिर स्थिति में नहीं आया है। आर्बिटर तब तक प्रसंस्करण में देरी करता है जब तक कि स्थिर स्थिति प्राप्त नहीं हो जाती है। सिद्धांत रूप में, आर्बिटर व्यवस्थित करने के लिए इच्छानुसार लंबा समय ले सकता है (ब्यूरिडान के सिद्धांत को देखें), किंतु व्यवहार में, यह संभवतः ही कभी कुछ गेट विलंब समय से अधिक लेता है। क्लासिक पेपर किनीमेंट एंड वुड्स 1976 है,। जो इस समस्या को हल करने के लिए 3 स्टेट फ्लिप फ्लॉप बनाने का वर्णन करता है,। और गिनोसर 2003, आर्बिटर रचना में सामान्य गलतियों पर इंजीनियरों के लिए चेतावनी है।
यह परिणाम अधिक व्यावहारिक महत्व का है,। क्योंकि मल्टी प्रोसेसर कंप्यूटर इसके बिना शक्ति से काम नहीं करेंगे। पहला मल्टीप्रोसेसर कंप्यूटर 1960 के दशक के अंत से विश्वसनीय आर्बिटरों के विकास से पहले का है। प्रत्येक प्रोसेसर के लिए स्वतंत्र घड़ियों वाले कुछ प्रारंभिक मल्टीप्रोसेसर आर्बिटर दौड़ की स्थिति से पीड़ित थे,। और इस प्रकार अविश्वसनीयता आज, यह अब कोई समस्या नहीं है।
समकालिक आर्बिटर
एक साझा संसाधन तक पहुंच आवंटित करने के लिए आर्बिटर्स का उपयोग समकालिक संदर्भों में भी किया जाता है। वेवफ्रंट आर्बिटर सिंक्रोनस आर्बिटर का उदाहरण है जो प्रकार के बड़े प्रसार बदलना में उपस्थित होता है।
संदर्भ
- ↑ Michael Fingeroff. "High-Level Synthesis Blue Book". 2010. p. 270. quote: "The bus or memory arbiter processes the request from the different processes and decides who gets access to the bus/memory."
- ↑ Arten Esa, Bryan Myers. "Design of an Arbiter for DDR3 Memory". 2013.
- ↑ Kearney, D.A.; Veldman, G. "A concurrent multi-bank memory arbiter for dynamic IP cores using idle skip round robin". 2003. DOI: 10.1109/FPT.2003.1275789.
- ↑ Tim Downey. "Bus Arbitration"
- ↑ Shun Yan Cheung. "Bus Arbitration"
- ↑ Sutherland, Ivan E.; Ebergen, Jo (August 2002). "Computers Without Clocks". Scientific American. 287 (2): 62–69. Bibcode:2002SciAm.287b..62S. doi:10.1038/scientificamerican0802-62. PMID 12140955.
- D.J. Kinniment and J.V. Woods. Synchronization and arbitration circuits in digital systems. Proceedings IEEE. October 1976.
- Carver Mead and Lynn Conway. Introduction to VLSI Systems Addison-Wesley. 1979.
- Sutherland, Ivan; Ebergen, Jo (August 2002), "Computers without Clocks" (PDF), Scientific American, 287 (2): 62–69, Bibcode:2002SciAm.287b..62S, doi:10.1038/scientificamerican0802-62, PMID 12140955, archived from the original (PDF) on 2004-12-14[dead link]
- Ran Ginosar. "Fourteen Ways to Fool Your Synchronizer" ASYNC 2003.
- J. Anderson and M. Gouda, "A New Explanation of the Glitch Phenomenon ", Acta Informatica, Vol. 28, No. 4, pp. 297–309, April 1991.
