मेमोरी आर्किटेक्चर: Difference between revisions
m (17 revisions imported from alpha:मेमोरी_आर्किटेक्चर) |
No edit summary |
||
Line 63: | Line 63: | ||
==संदर्भ== | ==संदर्भ== | ||
{{Reflist}} | {{Reflist}} | ||
{{computer-stub}} | {{computer-stub}} | ||
[[Category:All stub articles]] | |||
[[Category:Computing stubs]] | |||
[[Category: | |||
[[Category:Created On 26/04/2023]] | [[Category:Created On 26/04/2023]] | ||
[[Category:Vigyan Ready]] | [[Category:Lua-based templates]] | ||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates that generate short descriptions]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:स्मृति]] |
Latest revision as of 12:02, 18 May 2023
मेमोरी वास्तुकला इलेक्ट्रॉनिक कंप्यूटर डेटा संचयन को इस विधि से प्रयुक्त करने के लिए उपयोग की जाने वाली विधियों का वर्णन करता है जो जानकारी को स्टोर करने और पुनः प्राप्त करने के लिए सबसे तेज़, सबसे विश्वसनीय, सबसे टिकाऊ और कम खर्चीली विधि है। विशिष्ट अनुप्रयोग के आधार पर, दूसरी आवश्यकता को श्रेष्ठ बनाने के लिए इनमें से किसी एक आवश्यकता का समझौता आवश्यक हो सकता है। मेमोरी वास्तुकला यह भी बताता है कि बाइनरी डिजिट को इलेक्ट्रिक संकेत में कैसे बदला जाता है और फिर मेमोरी सेल्स में या मेमोरी सेल की संरचना में भी स्टोर किया जाता है।
उदाहरण के लिए, गतिशील मेमोरी का उपयोग सामान्यतः प्राथमिक डेटा संचयन के लिए इसकी तेज प्रवेश स्पीड के कारण किया जाता है। चूँकि गतिशील मेमोरी को बार-बार मेमोरी रिफ्रेश होना चाहिए, प्रति सेकंड दर्जनों समय की वृद्धि के साथ, या संग्रहीत डेटा क्षय हो जाएगा और खो जाएगा। फ्लैश मेमोरी वर्षों की अवधि में लंबी अवधि के संचयन की अनुमति देती है, किंतु यह डायनेमिक मेमोरी की तुलना में बहुत धीमी है, और स्थिर मेमोरी संचयन सेल लगातार उपयोग के साथ नष्ट हो जाती हैं।
इसी तरह, डेटा बस (कंप्यूटिंग) को अधिकांशतः सीरियल या समांतर डेटा प्रवेश जैसी विशिष्ट आवश्यकताओं के अनुरूप डिज़ाइन किया जाता है, और मेमोरी को समता त्रुटि डिटेक्शन या यहां तक कि त्रुटि सुधार प्रदान करने के लिए डिज़ाइन किया जा सकता है।
प्रारंभिक मेमोरी वास्तुकला हार्वर्ड वास्तुकला हैं जिसमें प्रोग्राम और डेटा के लिए दो भौतिक रूप से अलग मेमोरी और डेटा पथ हैं और प्रिंसटन वास्तुकला जो प्रोग्राम और डेटा संचयन दोनों के लिए एकल मेमोरी और डेटा पथ का उपयोग करता है।[1]
अधिकांश सामान्य प्रयोजन के कंप्यूटर एक हाइब्रिड स्प्लिट-कैश संशोधित हार्वर्ड वास्तुकला का उपयोग करते हैं जो एक एप्लिकेशन प्रोग्राम को गीगाबाइट वर्चुअल मेमोरी के साथ एक शुद्ध प्रिंसटन वास्तुकला मशीन के रूप में दिखाई देता है, किंतु आंतरिक रूप से (गति के लिए) यह डेटा कैश से भौतिक रूप से अलग निर्देश कैश के साथ हार्वर्ड मॉडल की तरह संचालित होता है।[1]
डीएसपी प्रणाली में सामान्यतः एक विशेष, उच्च बैंडविड्थ मेमोरी सबप्रणाली होता है; मेमोरी सुरक्षा या वर्चुअल मेमोरी प्रबंधन के लिए कोई समर्थन नहीं है।[2] कई डिजिटल संकेत प्रोसेसर में 3 भौतिक रूप से अलग मेमोरी और डेटापथ होते हैं प्रोग्राम संचयन, गुणांक संचयन और डेटा संचयन गुणन के रूप में ऑडियो फिल्टर को कुशलतापूर्वक प्रयुक्त करने के लिए एक साथ सभी तीन क्षेत्रों से गुणा-संचय संचालन की एक श्रृंखला प्राप्त होती है।
यह भी देखें
- 8 बिट
- 16-बिट
- 32-बिट
- 64-बिट
- पता निर्माण इकाई
- कैश-ओनली मेमोरी वास्तुकला (सीओएमए)
- कैश मैमोरी
- पारंपरिक मेमोरी
- नियतात्मक मेमोरी
- वितरित मेमोरी
- वितरित साझा मेमोरी (डीएसएम)
- दोहरी चैनल वास्तुकला
- ईसीसी मेमोरी
- विस्तारित मेमोरी
- विस्तारित मेमोरी
- फ्लैट मेमोरी मॉडल
- हार्वर्ड वास्तुकला
- उच्च मेमोरी क्षेत्र (एचएमए)
- लर्निंग मैट्रिक्स
- मेमोरी पदानुक्रम
- मेमोरी स्तर समानता
- मेमोरी मॉडल (एड्रेसिंग स्कीम)
- मेमोरी मॉडल (कंप्यूटिंग)
- मेमोरी सुरक्षा
- मेमोरी-डिस्क तुल्यकालन
- मेमोरी वर्चुअलाइजेशन
- गैर-समान मेमोरी प्रवेश (एनयुएमए)
- पीसीआई मेमोरी होल
- प्रोसेसर रजिस्टर
- पंजीकृत मेमोरी
- साझा मेमोरी (इंटरप्रोसेस संचार)
- साझा मेमोरी वास्तुकला (एसएमए)
- स्टैक-आधारित मेमोरी आवंटन
- टैग की गई वास्तुकला
- यूनिफ़ॉर्म मेमोरी प्रवेश (यूएमए)
- यूनिवर्सल मेमोरी
- वीडियो मेमोरी
- वॉन न्यूमैन वास्तुकला
- X86 मेमोरी सेगमेंटेशन
संदर्भ
- ↑ 1.0 1.1 "Memory Architectures: Harvard vs Princeton".
- ↑ Robert Oshana. DSP Software Development Techniques for Embedded and Real-Time Systems. 2006. "5 - DSP Architectures". p. 123. doi:10.1016/B978-075067759-2/50007-7