डिजाइन प्रवाह (ईडीए): Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|Suite of electronic design tools}} {{Multiple issues| {{technical|date=May 2018}} {{more citations needed|date=April 2014}} }} {{Use American English|date...")
 
No edit summary
 
(5 intermediate revisions by 3 users not shown)
Line 1: Line 1:
{{Short description|Suite of electronic design tools}}
{{Short description|Suite of electronic design tools}}
{{Multiple issues|
डिज़ाइन प्रवाह एकीकृत परिपथ के डिज़ाइन को पूर्ण करने के लिए [[इलेक्ट्रॉनिक डिजाइन स्वचालन]] टूल का स्पष्ट संयोजन है। मूर के नियम ने संपूर्ण एकीकृत परिपथ कार्यान्वयन रजिस्टर स्थानांतरण स्तर को [[GDSII|जीडीएसआईआई]] डिज़ाइन प्रवाह से संचालित किया है{{clarify|date=July 2013}} जो मुख्य रूप से स्वचलित संश्लेषण, स्थापन (ईडीए), और अनुमार्गण (ईडीए) एल्गोरिदम का उपयोग एकीकृत निर्माण और विश्लेषण प्रवाह के लिए डिज़ाइन संवृत करने के लिए करता है। बढ़ते अन्तर्संबद्ध विलंब की आक्षेप ने डिजाइन संवरक टूल्स के विषय में सोचने और एकीकृत करने की नवीन विधि तैयार की।
{{technical|date=May 2018}}
{{more citations needed|date=April 2014}}
}}
{{Use American English|date = April 2019}}
डिज़ाइन प्रवाह एक एकीकृत सर्किट के डिज़ाइन को पूरा करने के लिए [[इलेक्ट्रॉनिक डिजाइन स्वचालन]] टूल का स्पष्ट संयोजन है। मूर के नियम ने संपूर्ण एकीकृत सर्किट कार्यान्वयन रजिस्टर स्थानांतरण स्तर को [[GDSII]] डिज़ाइन प्रवाह में संचालित किया है{{clarify|date=July 2013}} एक से जो मुख्य रूप से स्टैंड-अलोन लॉजिक सिंथेसिस, प्लेसमेंट (EDA), और रूटिंग (EDA) एल्गोरिदम का उपयोग करता है, जो डिज़ाइन क्लोजर के लिए एक एकीकृत निर्माण और विश्लेषण प्रवाह का उपयोग करता है। बढ़ती इंटरकनेक्ट देरी की चुनौतियों ने डिजाइन क्लोजर टूल्स के बारे में सोचने और एकीकृत करने का एक नया तरीका तैयार किया।


RTL से GDSII प्रवाह में 1980 से 2005 तक महत्वपूर्ण परिवर्तन हुए। CMOS प्रौद्योगिकियों के निरंतर स्केलिंग ने विभिन्न डिज़ाइन चरणों के उद्देश्यों को महत्वपूर्ण रूप से बदल दिया। देरी के लिए अच्छे भविष्यवक्ताओं की कमी ने हाल के डिजाइन प्रवाहों में महत्वपूर्ण परिवर्तन किए हैं। लीकेज पावर जैसी नई स्केलिंग चुनौतियाँ,
आरटीएल से जीडीएसआईआई प्रवाह में 1980 से 2005 तक महत्वपूर्ण परिवर्तन हुए। सीएमओएस प्रौद्योगिकियों के निरंतर सोपानी ने विभिन्न डिज़ाइन चरणों के उद्देश्यों को महत्वपूर्ण रूप से बदल दिया। विलंब के लिए ठीक भविष्यवक्ताओं की कमी ने वर्तमान के डिजाइन प्रवाहों में महत्वपूर्ण परिवर्तन किए हैं। रिसाव शक्ति जैसी नवीन सोपानी आक्षेप, परिवर्तनशीलता और विश्वसनीयता के लिए भविष्य में [[डिजाइन बंद|डिजाइन संवृत]] करने की प्रक्रिया में महत्वपूर्ण बदलावों की आवश्यकता बनी रहेगी। कई कारकों का वर्णन है कि अलग-अलग डिज़ाइन चरणों के समूह से पूर्ण रूप से एकीकृत दृष्टिकोण के लिए डिज़ाइन प्रवाह को क्या किया गया है, और नवीनतम आक्षेप को हल करने के लिए और क्या परिवर्तन आ रहे हैं। [http://embedded.eecs.berkeley.edu/research/hsc/class/papers/d6sang.lo.pdf द टाइड्स ऑफ ईडीए] शीर्षक वाले 40वें डिज़ाइन ऑटोमेशन सम्मेलन में अपने मुख्य वक्ता के रूप में, [[अल्बर्टो संगिओवानी-विन्सेंटेली]] ने ईडीए की तीन अवधियों को प्रतिष्ठित किया :
परिवर्तनशीलता और विश्वसनीयता के लिए भविष्य में [[डिजाइन बंद]] करने की प्रक्रिया में महत्वपूर्ण बदलावों की आवश्यकता बनी रहेगी। कई कारकों का वर्णन है कि अलग-अलग डिज़ाइन चरणों के एक सेट से पूरी तरह से एकीकृत दृष्टिकोण के लिए डिज़ाइन प्रवाह को क्या किया गया है, और नवीनतम चुनौतियों का समाधान करने के लिए और क्या परिवर्तन आ रहे हैं। [http://embedded.eecs.berkeley.edu/research/hsc/class/papers/d6sang.lo.pdf द टाइड्स ऑफ ईडीए] शीर्षक वाले 40वें डिज़ाइन ऑटोमेशन सम्मेलन में अपने मुख्य वक्ता के रूप में, [[अल्बर्टो संगिओवानी-विन्सेंटेली]] ने तीन अवधियों को प्रतिष्ठित किया ईडीए:
* आविष्कार का युग: आविष्कार युग के समय, अनुमार्गण (ईडीए), [[प्लेसमेंट (ईडीए)|स्थापन (ईडीए)]], स्थैतिक समय विश्लेषण और [[तर्क संश्लेषण]] का आविष्कार किया गया था।
* आविष्कार का युग: आविष्कार युग के दौरान, रूटिंग (ईडीए), [[प्लेसमेंट (ईडीए)]], स्थैतिक समय विश्लेषण और [[तर्क संश्लेषण]] का आविष्कार किया गया था।
* कार्यान्वयन का युग: कार्यान्वयन के युग में, परिष्कृत डेटा संरचनाओं और उन्नत एल्गोरिदम को डिजाइन करके इन चरणों में अत्यधिक संशोधन किया गया था। इसने इनमें से प्रत्येक डिज़ाइन चरण में टूल को तीव्रता से बढ़ते डिज़ाइन आकारों के साथ गति बनाए रखने की अनुमति दी। यद्यपि , ठीक भविष्य कहनेवाला लागत कार्यों की कमी के कारण, असतत चरणों के एक समूह द्वारा एक डिजाइन प्रवाह को निष्पादित करना असंभव हो गया, चाहे प्रत्येक चरण कितनी कुशलता से कार्यान्वित किया गया हो।
* कार्यान्वयन का युग: कार्यान्वयन के युग में, परिष्कृत डेटा संरचनाओं और उन्नत एल्गोरिदम को डिजाइन करके इन कदमों में काफी सुधार किया गया था। इसने इनमें से प्रत्येक डिज़ाइन चरण में टूल को तेज़ी से बढ़ते डिज़ाइन आकारों के साथ गति बनाए रखने की अनुमति दी। हालांकि, अच्छे भविष्य कहनेवाला लागत कार्यों की कमी के कारण, असतत चरणों के एक सेट द्वारा एक डिजाइन प्रवाह को निष्पादित करना असंभव हो गया, चाहे प्रत्येक कदम कितनी कुशलता से कार्यान्वित किया गया हो।
* एकीकरण का युग: इसने एकीकरण के युग का नेतृत्व किया जहां अधिकांश डिजाइन चरण एकीकृत वातावरण में किए जाते हैं, जो वृद्धिशील लागत विश्लेषणकर्ताओं के समूह द्वारा संचालित होते हैं।
* एकीकरण का युग: इसने एकीकरण के युग का नेतृत्व किया जहां अधिकांश डिजाइन कदम एक एकीकृत वातावरण में किए जाते हैं, जो वृद्धिशील लागत विश्लेषणकर्ताओं के एक सेट द्वारा संचालित होते हैं।


एनालॉग और डिजिटल एकीकृत परिपथों के लिए डिजाइन प्रवाह के चरणों और विधियों के बीच अंतर हैं। बहरहाल, एक विशिष्ट बहुत [[बड़े पैमाने पर एकीकरण]] डिजाइन प्रवाह में डिजाइन अवधारणा, चिप अनुकूलन, तार्किक/भौतिक कार्यान्वयन, और डिजाइन सत्यापन और सत्यापन जैसे विभिन्न कदम शामिल हैं।<ref>{{Cite web|url=https://www.einfochips.com/blog/asic-design-flow-in-vlsi-engineering-services-a-quick-guide/|title=ASIC Design Flow in VLSI Engineering Services – A Quick Guide|date=2019-06-04|language=en-US|access-date=2019-11-28}}</ref><ref>{{Cite journal|last=Basu|first=Joydeep|date=2019-10-09|title=From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology|journal=IETE Journal of Education|volume=60|issue=2|pages=51–64|doi=10.1080/09747338.2019.1657787|arxiv=1908.10674|s2cid=201657819}}</ref>
एनालॉग और डिजिटल एकीकृत परिपथों के लिए डिजाइन प्रवाह के चरणों और विधियों के बीच अंतर हैं। फिर भी, विशिष्ट बहुत [[बड़े पैमाने पर एकीकरण]] डिजाइन प्रवाह में डिजाइन अवधारणा, चिप अनुकूलन, तार्किक/भौतिक कार्यान्वयन, और डिजाइन सत्यापन और सत्यापन जैसे विभिन्न चरण सम्मिलित हैं।<ref>{{Cite web|url=https://www.einfochips.com/blog/asic-design-flow-in-vlsi-engineering-services-a-quick-guide/|title=ASIC Design Flow in VLSI Engineering Services – A Quick Guide|date=2019-06-04|language=en-US|access-date=2019-11-28}}</ref><ref>{{Cite journal|last=Basu|first=Joydeep|date=2019-10-09|title=From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology|journal=IETE Journal of Education|volume=60|issue=2|pages=51–64|doi=10.1080/09747338.2019.1657787|arxiv=1908.10674|s2cid=201657819}}</ref>




== यह भी देखें ==
== यह भी देखें ==
* फ्लोरप्लान (माइक्रोइलेक्ट्रॉनिक), भौतिक आधारभूत संरचना बनाता है जिसमें डिजाइन रखा जाता है और रूट किया जाता है
* फ्लोरप्लान (सूक्ष्म इलेक्ट्रॉनिकी), भौतिक आधारभूत संरचना बनाता है जिसमें डिजाइन रखा जाता है और अनुमार्गण किया जाता है
* प्लेसमेंट (EDA), इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA) में एक आवश्यक कदम
* स्थापन (ईडीए), इलेक्ट्रॉनिक डिज़ाइन स्वचालन (ईडीए) में एक आवश्यक चरण
* रूटिंग (ईडीए), एकीकृत परिपथों के डिजाइन में एक महत्वपूर्ण कदम
* अनुमार्गण (ईडीए), एकीकृत परिपथों के डिजाइन में एक महत्वपूर्ण चरण
* [[पावर ऑप्टिमाइज़ेशन (EDA)]], इसकी कार्यक्षमता को संरक्षित करते हुए, डिजिटल डिज़ाइन की बिजली खपत को अनुकूलित (कम) करने के लिए EDA टूल का उपयोग
* [[पावर ऑप्टिमाइज़ेशन (EDA)|शक्ति अनुकूलन (ईडीए)]], इसकी कार्यक्षमता को संरक्षित करते हुए, डिजिटल डिज़ाइन के विद्युत् व्यय को अनुकूलित (कम) करने के लिए ईडीए टूल का उपयोग
* [[पोस्ट-सिलिकॉन सत्यापन]], ईडीए डिजाइन प्रवाह में अंतिम चरण
* [[पोस्ट-सिलिकॉन सत्यापन|केन्द्र-सिलिकॉन सत्यापन]], ईडीए डिजाइन प्रवाह में अंतिम चरण


== संदर्भ ==
== संदर्भ ==
Line 29: Line 23:


{{Design}}
{{Design}}
[[Category: डिजिटल इलेक्ट्रॉनिक्स]] [[Category: इलेक्ट्रॉनिक डिजाइन स्वचालन]] [[Category: इलेक्ट्रॉनिक्स अनुकूलन]]


 
[[Category:CS1 English-language sources (en)]]
 
[[Category:Collapse templates]]
[[Category: Machine Translated Page]]
[[Category:Created On 07/05/2023]]
[[Category:Created On 07/05/2023]]
[[Category:Lua-based templates]]
[[Category:Machine Translated Page]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with script errors]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Vigyan Ready]]
[[Category:Templates generating microformats]]
[[Category:Templates that add a tracking category]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates that generate short descriptions]]
[[Category:Templates using TemplateData]]
[[Category:Wikipedia articles needing clarification from July 2013]]
[[Category:Wikipedia metatemplates]]
[[Category:इलेक्ट्रॉनिक डिजाइन स्वचालन]]
[[Category:इलेक्ट्रॉनिक्स अनुकूलन]]
[[Category:डिजिटल इलेक्ट्रॉनिक्स]]

Latest revision as of 16:12, 29 May 2023

डिज़ाइन प्रवाह एकीकृत परिपथ के डिज़ाइन को पूर्ण करने के लिए इलेक्ट्रॉनिक डिजाइन स्वचालन टूल का स्पष्ट संयोजन है। मूर के नियम ने संपूर्ण एकीकृत परिपथ कार्यान्वयन रजिस्टर स्थानांतरण स्तर को जीडीएसआईआई डिज़ाइन प्रवाह से संचालित किया है[clarification needed] जो मुख्य रूप से स्वचलित संश्लेषण, स्थापन (ईडीए), और अनुमार्गण (ईडीए) एल्गोरिदम का उपयोग एकीकृत निर्माण और विश्लेषण प्रवाह के लिए डिज़ाइन संवृत करने के लिए करता है। बढ़ते अन्तर्संबद्ध विलंब की आक्षेप ने डिजाइन संवरक टूल्स के विषय में सोचने और एकीकृत करने की नवीन विधि तैयार की।

आरटीएल से जीडीएसआईआई प्रवाह में 1980 से 2005 तक महत्वपूर्ण परिवर्तन हुए। सीएमओएस प्रौद्योगिकियों के निरंतर सोपानी ने विभिन्न डिज़ाइन चरणों के उद्देश्यों को महत्वपूर्ण रूप से बदल दिया। विलंब के लिए ठीक भविष्यवक्ताओं की कमी ने वर्तमान के डिजाइन प्रवाहों में महत्वपूर्ण परिवर्तन किए हैं। रिसाव शक्ति जैसी नवीन सोपानी आक्षेप, परिवर्तनशीलता और विश्वसनीयता के लिए भविष्य में डिजाइन संवृत करने की प्रक्रिया में महत्वपूर्ण बदलावों की आवश्यकता बनी रहेगी। कई कारकों का वर्णन है कि अलग-अलग डिज़ाइन चरणों के समूह से पूर्ण रूप से एकीकृत दृष्टिकोण के लिए डिज़ाइन प्रवाह को क्या किया गया है, और नवीनतम आक्षेप को हल करने के लिए और क्या परिवर्तन आ रहे हैं। द टाइड्स ऑफ ईडीए शीर्षक वाले 40वें डिज़ाइन ऑटोमेशन सम्मेलन में अपने मुख्य वक्ता के रूप में, अल्बर्टो संगिओवानी-विन्सेंटेली ने ईडीए की तीन अवधियों को प्रतिष्ठित किया :

  • आविष्कार का युग: आविष्कार युग के समय, अनुमार्गण (ईडीए), स्थापन (ईडीए), स्थैतिक समय विश्लेषण और तर्क संश्लेषण का आविष्कार किया गया था।
  • कार्यान्वयन का युग: कार्यान्वयन के युग में, परिष्कृत डेटा संरचनाओं और उन्नत एल्गोरिदम को डिजाइन करके इन चरणों में अत्यधिक संशोधन किया गया था। इसने इनमें से प्रत्येक डिज़ाइन चरण में टूल को तीव्रता से बढ़ते डिज़ाइन आकारों के साथ गति बनाए रखने की अनुमति दी। यद्यपि , ठीक भविष्य कहनेवाला लागत कार्यों की कमी के कारण, असतत चरणों के एक समूह द्वारा एक डिजाइन प्रवाह को निष्पादित करना असंभव हो गया, चाहे प्रत्येक चरण कितनी कुशलता से कार्यान्वित किया गया हो।
  • एकीकरण का युग: इसने एकीकरण के युग का नेतृत्व किया जहां अधिकांश डिजाइन चरण एकीकृत वातावरण में किए जाते हैं, जो वृद्धिशील लागत विश्लेषणकर्ताओं के समूह द्वारा संचालित होते हैं।

एनालॉग और डिजिटल एकीकृत परिपथों के लिए डिजाइन प्रवाह के चरणों और विधियों के बीच अंतर हैं। फिर भी, विशिष्ट बहुत बड़े पैमाने पर एकीकरण डिजाइन प्रवाह में डिजाइन अवधारणा, चिप अनुकूलन, तार्किक/भौतिक कार्यान्वयन, और डिजाइन सत्यापन और सत्यापन जैसे विभिन्न चरण सम्मिलित हैं।[1][2]


यह भी देखें

  • फ्लोरप्लान (सूक्ष्म इलेक्ट्रॉनिकी), भौतिक आधारभूत संरचना बनाता है जिसमें डिजाइन रखा जाता है और अनुमार्गण किया जाता है
  • स्थापन (ईडीए), इलेक्ट्रॉनिक डिज़ाइन स्वचालन (ईडीए) में एक आवश्यक चरण
  • अनुमार्गण (ईडीए), एकीकृत परिपथों के डिजाइन में एक महत्वपूर्ण चरण
  • शक्ति अनुकूलन (ईडीए), इसकी कार्यक्षमता को संरक्षित करते हुए, डिजिटल डिज़ाइन के विद्युत् व्यय को अनुकूलित (कम) करने के लिए ईडीए टूल का उपयोग
  • केन्द्र-सिलिकॉन सत्यापन, ईडीए डिजाइन प्रवाह में अंतिम चरण

संदर्भ

  1. ↑ "ASIC Design Flow in VLSI Engineering Services – A Quick Guide" (in English). 2019-06-04. Retrieved 2019-11-28.
  2. ↑ Basu, Joydeep (2019-10-09). "From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology". IETE Journal of Education. 60 (2): 51–64. arXiv:1908.10674. doi:10.1080/09747338.2019.1657787. S2CID 201657819.
  • Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 – A survey of the field, from which this summary was derived, with permission.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=डिजाइन_प्रवाह_(ईडीए)&oldid=172220’