10 एनएम प्रक्रिया: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
Line 3: Line 3:
{{short description|MOSFET technology node}}
{{short description|MOSFET technology node}}
{{Semiconductor manufacturing processes}}
{{Semiconductor manufacturing processes}}
[[ अर्धचालक निर्माण | अर्धचालक निर्माण]] में, [[सेमीकंडक्टर के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप]] (आईटीआरएस) 10 एनएम प्रक्रिया को [[14 एनएम प्रक्रिया]] नोड के बाद मोसफेट[[प्रौद्योगिकी नोड|प्रौद्योगिकीय नोड]] के रूप में परिभाषित करता है और इस प्रकार 10 एनएम क्लास 10 और 20 [[नैनोमीटर]] के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप को दर्शाता है।
[[ अर्धचालक निर्माण | अर्धचालक फैब्रिकेशन]] में, [[सेमीकंडक्टर के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप]] [[सेमीकंडक्टर के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|अर्धचालक के लिए]] (आईटीआरएस) 10 एनएम प्रक्रिया को [[14 एनएम प्रक्रिया|14 एनएम]] नोड के बाद मोसफेट[[प्रौद्योगिकी नोड|प्रौद्योगिकीय नोड]] के रूप में परिभाषित करता है और इस प्रकार 10 एनएम क्लास 10 और 20 [[नैनोमीटर|एनएम]] के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप को दर्शाता है।


सभी उत्पादन 10 एनएम प्रक्रियाएं [[FinFET|फिनफेट]] फिन फील्ड-इफेक्ट ट्रांजिस्टर प्रौद्योगिकीय पर आधारित होती है, जो कि मल्टी-गेट [[MOSFET|मोसफेट]] प्रौद्योगिकीय के रूप में है, जो प्लानर [[सिलिकॉन]] [[CMOS|सीएमओएस]] प्रौद्योगिकीय का गैर-प्लानर विकास के रूप में है। [[ SAMSUNG |सैमसंग]] ने पहली बार 2013 में अपने [[ बहु स्तरीय सेल |बहु स्तरीय सेल]] (एमएलसी) [[फ्लैश मेमोरी]] चिप के लिए 10 एनएम श्रेणी के चिप का उत्पादन प्रारंभ किया था, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया था और इस प्रकार [[टीएसएमसी]] ने 2016 में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ किया और [[इंटेल]] ने बाद में 12018 में 10 एनएम चिप्स का उत्पादन शुरू किया था।
सभी उत्पादन 10 एनएम प्रक्रियाएं [[FinFET|फिनफेट]] फिन फील्ड-इफेक्ट ट्रांजिस्टर प्रौद्योगिकीय पर आधारित होती है, जो कि मल्टी-गेट [[MOSFET|मोसफेट]] प्रौद्योगिकीय के रूप में है, जो प्लानर [[सिलिकॉन]] [[CMOS|सीएमओएस]] प्रौद्योगिकीय का गैर-प्लानर विकास के रूप में है। [[ SAMSUNG |सैमसंग]] ने पहली बार 2013 में अपने [[ बहु स्तरीय सेल |बहु स्तरीय सेल]] (एमएलसी) [[फ्लैश मेमोरी]] चिप के लिए 10 एनएम श्रेणी के चिप का उत्पादन प्रारंभ किया था, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया था और इस प्रकार [[टीएसएमसी]] ने 2016 में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ किया और [[इंटेल]] ने बाद में 12018 में 10 एनएम चिप्स का उत्पादन शुरू किया था।


चूंकि , 1997 से मार्केटिंग उद्देश्यों के लिए नोड एक व्यावसायिक रूप में नाम बन गया है https://www.eejournal.com/article/no-more-nanometers/<nowiki/>जो गेट की लंबाई मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। {{cite web|url=https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|title=प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास|last=शुक्ला|first=प्रियंका|website=design-reuse.com|access-date=2019-07-09}}<ref>{{cite web|url=https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|title=14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists...|last=Hruska|first=Joel|website=[[ExtremeTech]]}}</ref><ref>{{cite web|url=https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|title=Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022|website=wccftech.com|date=2016-09-10}}</ref> उदाहरण के लिए, [[GlobalFoundries|ग्लोबल फाउंड्रीज]] की 7 एनएम प्रक्रियाएँ इंटेल की 10 एनएम प्रक्रिया के समान हैं, इस प्रकार एक प्रक्रिया नोड की पारंपरिक धारणा धुंधली हो गई है।<ref>{{cite web|url=https://www.eejournal.com/article/life-at-10nm-or-is-it-7nm-and-3nm/|title=Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms|website=eejournal.com|date=2018-03-12}}</ref> टीएसएमसी और सैमसंग की 10 एनएम प्रक्रियाएँ [[ट्रांजिस्टर घनत्व]] में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं हैं और इस प्रकार ट्रांजिस्टर घनत्व प्रति क्लास मिलीमीटर में ट्रांजिस्टर की संख्या ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण होती है, क्योंकि छोटे ट्रांजिस्टर का अर्थ अच्छा प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।
चूंकि, 1997 से मार्केटिंग उद्देश्यों के लिए नोड एक व्यावसायिक रूप में नाम बन गया है https://www.eejournal.com/article/no-more-nanometers/ जो गेट की लंबाई मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। {{cite web|url=https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|title=प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास|last=शुक्ला|first=प्रियंका|website=design-reuse.com|access-date=2019-07-09}}<ref>{{cite web|url=https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|title=14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists...|last=Hruska|first=Joel|website=[[ExtremeTech]]}}</ref><ref>{{cite web|url=https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|title=Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022|website=wccftech.com|date=2016-09-10}}</ref> उदाहरण के लिए, [[GlobalFoundries|ग्लोबल फाउंड्रीज]] की 7 एनएम प्रक्रियाएँ इंटेल की 10 एनएम प्रक्रिया के समान होती है इस प्रकार एक प्रक्रिया नोड की पारंपरिक विचार धुंधली हो गई है।<ref>{{cite web|url=https://www.eejournal.com/article/life-at-10nm-or-is-it-7nm-and-3nm/|title=Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms|website=eejournal.com|date=2018-03-12}}</ref> टीएसएमसी और सैमसंग की 10 एनएम प्रक्रियाएँ [[ट्रांजिस्टर घनत्व]] में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं हैं और इस प्रकार ट्रांजिस्टर घनत्व प्रति क्लास मिलीमीटर में ट्रांजिस्टर की संख्या ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण होती है, क्योंकि छोटे ट्रांजिस्टर का अर्थ अच्छा प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।


== पृष्ठभूमि ==
== पृष्ठभूमि ==
इस प्रौद्योगिकीय नोड का आईटीआरएस का मूल नामकरण 11 एनएम था। वर्ष 2022 तक रोडमैप के 2007 संस्करण के अनुसार, [[डायनेमिक रैंडम-एक्सेस मेमोरी]] के लिए हाफ-पिच अर्थात एक सरणी में समान फीचर्स के बीच की आधी दूरी 11 नैनोमीटर होनी चाहिए।
इस प्रौद्योगिकीय नोड का आईटीआरएस का मूल नामकरण 11 एनएम था। वर्ष 2022 तक रोडमैप के 2007 संस्करण के अनुसार, [[डायनेमिक रैंडम-एक्सेस मेमोरी]] के लिए हाफ-पिच अर्थात एक सरणी में समान फीचर्स के बीच की आधी दूरी 11 एनएम होनी चाहिए।


2008 में, इंटेल के मुख्य प्रौद्योगिकीय अधिकारी के रूप में कार्यरत [[पैट जेलसिंगर|पैट गेलसिंगर]] ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा था।<ref>{{cite web|title=इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा|author=Damon Poeter |url=http://www.crn.com/hardware/208801780 |archive-url=https://web.archive.org/web/20090425061704/http://www.crn.com/hardware/208801780 |archive-date=2009-04-25 |url-status=live |access-date=2009-06-20 |date=July 2008 }}</ref><ref>{{cite web|title=MIT: Optical lithography good to 12 nanometers |url=http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-url=https://web.archive.org/web/20120925204010/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-date=2012-09-25 |url-status=live |access-date=2009-06-20 }}</ref>
2008 में, इंटेल के मुख्य प्रौद्योगिकीय अधिकारी के रूप में कार्यरत [[पैट जेलसिंगर|पैट गेलसिंगर]] ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा था।<ref>{{cite web|title=इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा|author=Damon Poeter |url=http://www.crn.com/hardware/208801780 |archive-url=https://web.archive.org/web/20090425061704/http://www.crn.com/hardware/208801780 |archive-date=2009-04-25 |url-status=live |access-date=2009-06-20 |date=July 2008 }}</ref><ref>{{cite web|title=MIT: Optical lithography good to 12 nanometers |url=http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-url=https://web.archive.org/web/20120925204010/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-date=2012-09-25 |url-status=live |access-date=2009-06-20 }}</ref>

Revision as of 00:44, 30 May 2023

For the length in general and comparison, see 10 nanometres.
Semiconductor
device
fabrication
4-fach-NAND-C10.JPG
MOSFET scaling
(process nodes)
Future

अर्धचालक फैब्रिकेशन में, अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप अर्धचालक के लिए (आईटीआरएस) 10 एनएम प्रक्रिया को 14 एनएम नोड के बाद मोसफेटप्रौद्योगिकीय नोड के रूप में परिभाषित करता है और इस प्रकार 10 एनएम क्लास 10 और 20 एनएम के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप को दर्शाता है।

सभी उत्पादन 10 एनएम प्रक्रियाएं फिनफेट फिन फील्ड-इफेक्ट ट्रांजिस्टर प्रौद्योगिकीय पर आधारित होती है, जो कि मल्टी-गेट मोसफेट प्रौद्योगिकीय के रूप में है, जो प्लानर सिलिकॉन सीएमओएस प्रौद्योगिकीय का गैर-प्लानर विकास के रूप में है। सैमसंग ने पहली बार 2013 में अपने बहु स्तरीय सेल (एमएलसी) फ्लैश मेमोरी चिप के लिए 10 एनएम श्रेणी के चिप का उत्पादन प्रारंभ किया था, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया था और इस प्रकार टीएसएमसी ने 2016 में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ किया और इंटेल ने बाद में 12018 में 10 एनएम चिप्स का उत्पादन शुरू किया था।

चूंकि, 1997 से मार्केटिंग उद्देश्यों के लिए नोड एक व्यावसायिक रूप में नाम बन गया है https://www.eejournal.com/article/no-more-nanometers/ जो गेट की लंबाई मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। शुक्ला, प्रियंका. "प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास". design-reuse.com. Retrieved 2019-07-09.[1][2] उदाहरण के लिए, ग्लोबल फाउंड्रीज की 7 एनएम प्रक्रियाएँ इंटेल की 10 एनएम प्रक्रिया के समान होती है इस प्रकार एक प्रक्रिया नोड की पारंपरिक विचार धुंधली हो गई है।[3] टीएसएमसी और सैमसंग की 10 एनएम प्रक्रियाएँ ट्रांजिस्टर घनत्व में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं हैं और इस प्रकार ट्रांजिस्टर घनत्व प्रति क्लास मिलीमीटर में ट्रांजिस्टर की संख्या ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण होती है, क्योंकि छोटे ट्रांजिस्टर का अर्थ अच्छा प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।

पृष्ठभूमि

इस प्रौद्योगिकीय नोड का आईटीआरएस का मूल नामकरण 11 एनएम था। वर्ष 2022 तक रोडमैप के 2007 संस्करण के अनुसार, डायनेमिक रैंडम-एक्सेस मेमोरी के लिए हाफ-पिच अर्थात एक सरणी में समान फीचर्स के बीच की आधी दूरी 11 एनएम होनी चाहिए।

2008 में, इंटेल के मुख्य प्रौद्योगिकीय अधिकारी के रूप में कार्यरत पैट गेलसिंगर ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा था।[4][5]

2011 में, सैमसंग ने अगले वर्ष 10 एनएम प्रक्रिया शुरू करने की योजना की घोषणा की थी।[6] वर्ष 2012 में सैमसंग ने इएमएमसी फ्लैश मेमोरी चिप की घोषणा की थी, जो 10 एनएम प्रक्रिया का उपयोग कर उत्पादित की गई थी।[7]

वास्तव में, जैसा कि 2018 में सामान्यतः समझा जाता है कि10 एनएम केवल सैमसंग में उच्च मात्रा के रूप में उत्पादन होता है। ग्लोबल फाउंड्रीज ने 10 एनएम उत्पादन को छोड़ दिया है, इंटेल ने अभी तक उच्च मात्रा 10 एनएम उत्पादन शुरू नहीं किया है और टीएसएमसी ने 10 एनएम को एक अल्पकालिक नोड के रूप में माना है,[8] जो मुख्य रूप से 2018 के समय एप्पल इंक के लिए समर्पित है और 2018 में 7 एनएम तक बढ़ रहा है।

फाउंड्री द्वारा मार्केटिंग के रूप में 10 एनएम और डीआरएएम कंपनियों द्वारा मार्केटिंग के रूप में 10 एनएम के बीच बेचे जाने में अंतर किया जाना है।

प्रौद्योगिकीय उत्पादन इतिहास

अप्रैल 2013 में, सैमसंग ने घोषणा की कि उसने मल्टी-लेवल सेल (एमएलसी) फ्लैश मेमोरी चिप का बड़े पैमाने पर उत्पादन प्रारंभ कर दिया है। 10 एनएम-श्रेणी की प्रक्रिया जिसे टॉम हार्डवेयर के अनुसार, सैमसंग ने 10 एनएम और 20 एनएम के बीच कहीं भी प्रक्रिया प्रौद्योगिकी नोड के रूप में परिभाषित किया है।[9] 17 अक्टूबर 2016 को सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर सॉकेट चिप के बड़े पैमाने पर उत्पादन की घोषणा की है।[10] प्रौद्योगिकीय की मुख्य घोषणा चुनौती इसकी धातु की परत के लिए कई पैटर्निंग की है।[11][12]

टीएसएमसी ने 2017 की शुरुआत में बड़े पैमाने पर उत्पादन प्रारंभ करने से पहले 2016 की शुरुआत में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ कर दिया था।[13]

21 अप्रैल 2017 को, सैमसंग ने अपने गैलेक्सी एस 8 स्मार्टफोन की शिपिंग प्रारंभ कर दिया था, जो कंपनी के 10 एनएम प्रोसेसर के संस्करण का उपयोग करता है।[14] 12 जून 2017 को एप्पल ने दूसरी पीढ़ी के आईपैड प्रो टैबलेट को टीएसएमसी द्वारा निर्मित एप्पल A10X चिप के साथ 10 एनएम फिनफिट प्रक्रिया का उपयोग करके वितरित किया था।[15]

12 सितंबर 2017 को एप्पल ने एप्पल A11 की घोषणा की थी, जो एक चिप पर 64-बिट एआरएम आधारित प्रणाली है, जिसे टीएसएमसी द्वारा 10एनएम फिनफिट प्रक्रिया का उपयोग करके निर्मित किया गया है और इसमें 87.66 मिमी2 की डाई पर 4.3 बिलियन ट्रांजिस्टर के रूप में हैं।

अप्रैल 2018 में, इंटेल ने 2019 में कुछ समय तक 10 एनएम मेनस्ट्रीम के सीपीयू के परिमाण उत्पादन में देरी की घोषणा की थी।[16] जुलाई में छुट्टियों के मौसम के लिए सटीक समय नीचे पिन कर दिया गया था।[17] चूंकि, इस बीच उन्होंने कम-शक्ति वाली 10 एनएम मोबाइल चिप जारी की थी और इस प्रकार यह विशेष रूप से चीनी बाजारों के लिए अधिकांश चिप के रूप में डिसएबल थी।[18]

जून 2018 में वीएलएसआई 2018 में, सैमसंग ने अपने 11 एलपीपी और 8 एलपीपी प्रक्रियाओं की घोषणा की थी और इस प्रकार 11एलपीपी सैमसंग 14 एनएम और 10 एनएम प्रौद्योगिकी पर आधारित हाइब्रिड के रूप में है। 11 एलपीपी उनके 10 एनएम बीईओएल पर आधारित है और इस प्रकार उनके 20 एनएम बीईओएल उनके 14 एलपीपी की तरह नहीं हैं। 8 एलपीपी उनकी 10 एलपीपी प्रक्रिया पर आधारित है।[19][20]

एनवीडिया ने सितंबर 2020 में अपना जी फ़ोर्स 30 सीरीज़ जीपीयू जारी किया था। वे सैमसंग की 8 एनएम प्रक्रिया के एक कस्टम संस्करण पर बने हैं, जिसे सैमसंग 8N कहा जाता है, जिसमें 44.56 मिलियन ट्रांजिस्टर प्रति मिमी2 का ट्रांजिस्टर घनत्व है।[21][22]

10 एनएम प्रक्रिया नोड्स

फाउंड्री

आईटीआरएस लॉजिक डिवाइस

मूल सिद्धान्त 2015)

सैमसंग टीएसएमसी इंटेल
प्रक्रिया नाम 16/14 nm 11/10 nm 10LPE
(10 nm) 		10LPP
(10 nm) 		8LPP
(8 nm) 		8LPU
(8 nm) 		8LPA
(8 nm) 		10FF
(10 nm) 		10nm[23] 10एनएम SF
(10 nm)[lower-alpha 1]
ट्रांजिस्टर घनत्व (MTr / mm2) Un­known Un­known 51.82[20] 61.18[20] ? 52.51[24] 100.76[25][lower-alpha 2]
ट्रांजिस्टर गेट पिच (एनएम) 70 48 68 64 ? 66 54
इंटरकनेक्ट पिच (एनएम) 56 36 51 ? ? 44 36
ट्रांजिस्टर फिन पिच (एनएम) 42 36 42 42 ? 36 34
ट्रांजिस्टर फिन ऊंचाई (एनएम) 42 42 49 ? ? 42 53
उत्पादन वर्ष 2015 2017 2017 production[20] 2017 production[20] 2018 production 2019 production 2021 production 2016 risk production[13]
2017 production[13] 		2018 production
(Cannon Lake)[27] 		2020 production
(Tiger Lake)[28]
  1. ↑ For 10nm ESF renamed Intel 7, see 7 nm)
  2. ↑ Intel uses this formula:[26]

ट्रांजिस्टर गेट पिच को सीपीपी संपर्क पॉली पिच के रूप में भी जाना जाता है और इंटरकनेक्ट पिच को एमएमपी न्यूनतम धातु पिच भी कहा जाता है। सैमसंग ने अपनी 10 एनएम प्रक्रिया की सूचना दी जिसमें 64 एनएम ट्रांजिस्टर गेट पिच और 48 एनएम इंटरकनेक्ट पिच के रूप में बताया था। टीएसएमसी ने बताया कि उनकी 10 एनएम प्रक्रिया में 64 एनएम ट्रांजिस्टर गेट पिच और 42 एनएम इंटरकनेक्ट पिच के रूप में है। प्रोद्योगिकीय इनसाइट्स द्वारा आगे की जांच से पता चला कि ये मान गलत हैं और उन्हें तदनुसार अपडेट किया गया है। इसके अतिरिक्त, सैमसंग की 10 एनएम प्रक्रिया के ट्रांजिस्टर फिन की ऊंचाई एमएसएसकॉर्पस सीओ द्वारा सेमीकॉन ताइवान 2017 में अपडेट की गई थी।[29][30][31][32][33] ग्लोबल फाउंड्रीज ने 10 एनएम नोड विकसित नहीं करने का निर्णय लिया, क्योंकि उसका मानना ​​था कि यह अल्पकालिक रूप में ही रहेगा,[34] सैमसंग की 8 एनएम प्रक्रिया विशेष रूप से डीयूवी लिथोग्राफी का उपयोग करने वाली कंपनी की आखिरी प्रक्रिया के रूप में है।[35]

ड्रम 10 एनएम क्लास

Main article: डायनेमिक रैंडम एक्सेस मेमोरी

ड्रम उद्योग के लिए 10 एनएम-क्लास शब्द का प्रयोग अधिकांशतः किया जाता है और यह आयाम सामान्यतः सक्रिय क्षेत्र की आधी पिच को संदर्भित करता है।[citation needed] 10 एनएम फाउंड्री संरचनाएं सामान्यतः बहुत बड़ी होती हैं।[citation needed]

सामान्यतः 10 एनएम क्लास 10 से 19 एनएम फीचर आकार के साथ ड्रम को संदर्भित करता है और इसे पहली बार 2016 में प्रस्तुत किया गया था। 2020 तक 10 एनएम क्लास ड्रम की तीन पीढ़ियो के रूप में हैं 1x एनएम (19-17 एनएम, जेन1); 1y एनएम (16-14 एनएम, जेन2) और 1z एनएम (13-11 एनएम, जेन3) के रूप में हैं।[36] तीसरी पीढ़ी के 1z ड्रम को पहली बार सैमसंग द्वारा 2019 में प्रस्तुत किया गया था और प्रारंभ में इसे इयूवी लिथोग्राफी के उपयोग के बिना एआरएफ लिथोग्राफी का उपयोग करके उत्पादित करने के लिए कहा गया था;[37][38] और इस प्रकार बाद के उत्पादन ने ईयूवी लिथोग्राफी का उपयोग किया।[39]

1z से सैमसंग से परे इसके अगले नोड चौथी पीढ़ी के 10 एनएम क्लास को ड्रम को नाम दिया गया था। डी 1 ए 2021 के लिए और उस डी 1 बी से आगे 2022 की उम्मीद है; जबकि माइक्रोन प्रौद्योगिकीय सफल नोड्स को D1α और D1β के रूप में संदर्भित करती है।[40] माइक्रोन ने 2021 की प्रारंभ में 1α क्लास ड्रम के वॉल्यूम शिपमेंट की घोषणा की थी।[41]

संदर्भ

  1. ↑ Hruska, Joel. "14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists..." ExtremeTech.
  2. ↑ "Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022". wccftech.com. 2016-09-10.
  3. ↑ "Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms". eejournal.com. 2018-03-12.
  4. ↑ Damon Poeter (July 2008). "इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा". Archived from the original on 2009-04-25. Retrieved 2009-06-20.
  5. ↑ "MIT: Optical lithography good to 12 nanometers". Archived from the original on 2012-09-25. Retrieved 2009-06-20.
  6. ↑ "World's Largest Fabrication Facility, Line-16". Samsung. September 26, 2011. Retrieved 21 June 2019.
  7. ↑ "Samsung's new 10nm-process 64GB mobile flash memory chips are smaller, faster, better". Engadget. November 15, 2012. Retrieved 21 June 2019.
  8. ↑ "10nm रोलआउट". Archived from the original on 2018-08-04. Retrieved 2018-08-04.
  9. ↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. Retrieved 21 June 2019.
  10. ↑ Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology, Oct 2016
  11. ↑ "सैमसंग ने 10-नैनोमीटर FinFET तकनीक के साथ सिस्टम-ऑन-चिप का उद्योग का पहला बड़े पैमाने पर उत्पादन शुरू किया". news.samsung.com.
  12. ↑ "triple patterning for 10nm metal" (PDF).
  13. ↑ 13.0 13.1 13.2 "10 एनएम प्रौद्योगिकी". TSMC. Retrieved 30 June 2019.
  14. ↑ "Buy".
  15. ↑ techinsights.com. "10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है". techinsights.com. Archived from the original on 2017-08-03. Retrieved 2017-06-30.
  16. ↑ "Intel Corp. Delays 10nm Chip Production - Mass production is now scheduled for 2019". 2018-04-29. Retrieved 2018-08-01.
  17. ↑ "Intel says not to expect mainstream 10nm chips until 2H19". 2018-07-28. Retrieved 2018-08-01.
  18. ↑ "इंटेल का पहला 10एनएम प्रोसेसर चीन में उतरा". 2018-05-15. Retrieved 2018-09-11.
  19. ↑ "VLSI 2018: Samsung's 11nm nodelet, 11LPP". WikiChip Fuse (in English). 2018-06-30. Retrieved 2019-05-31.
  20. ↑ 20.0 20.1 20.2 20.3 20.4 "VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension". WikiChip Fuse (in English). 2018-07-01. Retrieved 2019-05-31.
  21. ↑ "Nvidia confirms Samsung 8nm process for RTX 3090, RTX 3080, and RTX 3070 | PC Gamer". www.pcgamer.com.
  22. ↑ "NVIDIA GeForce RTX 30 Ampere GPU Deep-Dive, Full Specs, Thermals, Power & Performance Detailed". September 4, 2020.
  23. ↑ Demerjian, Charlie (2018-08-02). "Intel guts 10nm to get it out the door". SemiAccurate. Retrieved 29 September 2018.
  24. ↑ Schor, David (2019-04-16). "TSMC Announces 6-Nanometer Process". WikiChip Fuse (in English). Retrieved 2019-05-31.
  25. ↑ "Intel 10nm density is 2.7X improved over its 14nm node". HEXUS (in British English). Retrieved 2018-11-14.
  26. ↑ Bohr, Mark (2017-03-28). "Let's Clear Up the Node Naming Mess". Intel Newsroom. Retrieved 2018-12-06.
  27. ↑ Cutress, Ian (July 26, 2021). "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". AnandTech. Retrieved 2021-07-27.
  28. ↑ "What Products Use Intel 10nm? SuperFin and 10++ Demystified".
  29. ↑ "इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है". 2017-03-28. Archived from the original on 2017-03-30. Retrieved 2017-03-30.
  30. ↑ "International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report" (PDF). Retrieved 2018-12-27.
  31. ↑ Jones, Scotten. "14nm 16nm 10nm and 7nm - What we know now".
  32. ↑ "Qualcomm Snapdragon 835 First to 10 nm". Samsung 10LPE process
  33. ↑ "10 एनएम लिथोग्राफी प्रक्रिया". wikichip.
  34. ↑ Jones, Scotten. "Exclusive - GLOBALFOUNDRIES discloses 7nm process detail".
  35. ↑ Shilov, Anton. "Samsung's 8LPP Process Technology Qualified, Ready for Production". www.anandtech.com.
  36. ↑ Mellor, Chris (13 April 2020), "Why DRAM is stuck in a 10nm trap", blocksandfiles.com
  37. ↑ Shilov, Anton (21 March 2019), "Samsung Develops Smaller DDR4 Dies Using 3rd Gen 10nm-Class Process Tech", www.anandtech.com
  38. ↑ Samsung Develops Industry's First 3rd-generation 10nm-Class DRAM for Premium Memory Applications (press release), Samsung, 25 Mar 2019
  39. ↑ Samsung Announces Industry's First EUV DRAM with Shipment of First Million Modules (press release), Samsung, 25 Mar 2020
  40. ↑ Choe, Jeongdong (18 Feb 2021), "Teardown: Samsung's D1z DRAM with EUV Lithography", www.eetimes.com
  41. ↑ Micron Delivers Industry's First 1α DRAM Technology (press release), Micron, 26 Jan 2021
Preceded by
14 nm 		MOSFET manufacturing processes Succeeded by
7 nm
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=10_एनएम_प्रक्रिया&oldid=173042’