यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर: Difference between revisions

Revision as of 22:23, 3 June 2023

यूएआरटी के लिए ब्लॉक आरेख

सार्वभौमिक अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएआरटी /ˈjuːɑːrt/) अतुल्यकालिक धारावाहिक संचार के लिए कंप्यूटर हार्डवेयर उपकरण है जिसमें डेटा प्रारूप और संचार गति को कंफिगर किया जा सकता है। यह डेटा अंश को एक-एक करके भेजता है, कम से कम महत्वपूर्ण से सबसे महत्वपूर्ण, स्टार्ट और स्टॉप बिट्स द्वारा तैयार किया जाता है जिससे कि संचार चैनल द्वारा सटीक समय को नियंत्रित किया जा सकता हैं। इस प्रकार विद्युत संकेतन स्तरों को यूएआरटी के बाहरी ड्राइवर के परिपथ द्वारा नियंत्रित किया जाता है। इस प्रकार सामान्य संकेतो के स्तर आरएस-232, आरएस-485, और रॉ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक सीरियल संकेतिंग हैं^[1] लघु डिबगिंग लिंक के लिए प्रारंभिक टेलीटाइपराइटर ने डिजिटल धारा लूप इंटरफ़ेस का उपयोग किया हैं।

यह प्रारंभिक कंप्यूटर संचार उपकरणों में से था, जिसका उपयोग कमांड लाइन इंटरफेस के लिए टेलेटाइपराइटर को जोड़ने के लिए किया जाता था। यह सीरियल लाइन इंटरनेट प्रोटोकॉल के लिए प्रारंभिक हार्डवेयर सिस्टम भी था।

एक यूएआरटी सामान्यतः कंप्यूटर या परिधीय उपकरण आनुक्रमिक द्वार पर सीरियल संचार के लिए उपयोग किया जाने वाला व्यक्ति (या एक) एकीकृत परिपथ (आईसी) होता है या इससे अधिक यूएआरटी बाह्य उपकरणों को सामान्यतः माइक्रो नियंत्रक चिप्स में एकीकृत किया जाता है। इस प्रकार की विशिष्ट यूएआरटी का उपयोग स्थानीय इंटरकनेक्ट नेटवर्क, स्मार्ट कार्ड और सिम कार्ड के लिए किया जाता है।

एक संबंधित उपकरण, सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएसएआरटी) भी तुल्यकालिक ऑपरेशन का समर्थन करता है।

सीरियल डेटा प्रसारित करना और प्राप्त करना

सार्वभौमिक अतुल्यकालिक रिसीवर संचार (यूएआरटी) डेटा के बाइट लेता है और व्यक्तिगत बिट्स को अनुक्रमिक प्रारूप में प्रसारित करता है।^[2] इस प्रकार संकेतों के गंतव्य पर, दूसरा यूएआरटी बिट्स को पूर्ण बाइट्स में फिर से एकत्रित करता है। प्रत्येक यूएआरटी में शिफ्ट का रजिस्टर होता है, जो इस प्रकार सीरियल और समांतर रूपों के बीच रूपांतरण की मौलिक विधि है। इस प्रकार एकल तार या अन्य माध्यम से डिजिटल सूचना (बिट्स) का सीरियल संचार कई तारों के माध्यम से समानांतर संचार की तुलना में कम खर्चीला है।

यूएआरटी सामान्यतः उपकरणों के विभिन्न मदों के बीच उपयोग किए जाने वाले बाहरी संकेतों को सीधे उत्पन्न या प्राप्त नहीं करता है। इस प्रकार यूएआरटी के तर्क स्तर के संकेतों को बाहरी संकेतिंग स्तरों से परिवर्तित करने के लिए अलग इंटरफ़ेस उपकरणों का उपयोग किया जाता है, जो मानकीकृत वोल्टेज स्तर, धारा स्तर या अन्य संकेत हो सकते हैं।

संचार 3 मोड हो सकता है:

सिम्पलेक्स संचार (केवल दिशा में, प्राप्त करने वाले उपकरण के लिए ट्रांसमिटिंग उपकरण पर सूचना वापस भेजने के लिए कोई प्रावधान नहीं है)
डुप्लेक्स (दूरसंचार) फुल_डुप्लेक्स (दोनों उपकरण ही समय में भेजते और प्राप्त करते हैं)
डुप्लेक्स (दूरसंचार) हाफ_डुप्लेक्स (उपकरण बारी-बारी से संचारण और प्राप्त करते हैं)

डेटा फ़्रेमिंग

यूएआरटी फ्रेम, बिट्स में क्षेत्र की लंबाई
1	5-9								0-1	1-2
प्रारंभिक बिट	डेटा फ्रेम								पैरिटी बिट	स्टाॅप बिट

यूएआरटी के कार्य करने के लिए निम्नलिखित सेटिंग्स को प्रेषण और प्राप्त करने वाले पक्ष दोनों पर समान होना चाहिए:

बॉड दर
समता द्वियक
डेटा बिट्स का आकार
स्टॉप बिट्स साइज
प्रवाह नियंत्रण (डेटा)

8 डेटा बिट्स की सबसे आम सेटिंग्स में, कोई समता नहीं और 1 स्टॉप बिट (उर्फ 8N1), प्रोटोकॉल दक्षता 80% है। तुलना करके ईथरनेट फ्रेम 97% तक है।

यूएआरटी फ्रेम का उदाहरण। इस आरेख में, बाइट भेजा जाता है, जिसमें स्टार्ट बिट होता है, उसके बाद आठ डेटा बिट्स (D0-7), और दो स्टॉप बिट, 11-बिट यूएआरटी फ्रेम के लिए। डेटा और स्वरूपण बिट्स की संख्या, समता बिट की उपस्थिति या अनुपस्थिति, समता का रूप (सम या विषम) और संचरण की गति संचार पक्षों द्वारा पूर्व-सहमत होनी चाहिए। स्टॉप बिट वास्तव में स्टॉप अवधि है; ट्रांसमीटर की स्टॉप अवधि मनमाने ढंग से लंबी हो सकती है। यह निर्दिष्ट राशि से कम नहीं हो सकता, सामान्यतः 1 से 2 बिट बार। रिसीवर को ट्रांसमीटर की तुलना में कम स्टॉप अवधि की आवश्यकता होती है। प्रत्येक डेटा फ्रेम के अंत में, रिसीवर अगले स्टार्ट बिट की प्रतीक्षा करने के लिए थोड़ी देर के लिए रुक जाता है। यही अंतर है जो ट्रांसमीटर और रिसीवर को सिंक्रोनाइज़ करता है। बीसीएलके = बेस क्लॉक

यूएआरटी के फ्रेम में 5 तत्व होते हैं:

निष्क्रिय (तर्क उच्च (1))
प्रारंभ बिट (तर्क कम (0))
डेटा बिट्स
समता द्वियक
क्लोज करना (तर्क उच्च (1))

निष्क्रिय, कोई डेटा स्थिति उच्च-वोल्टेज या संचालित नहीं है। यह टेलीग्राफी की ऐतिहासिक विरासत है, जिसमें यह दिखाने के लिए कि लाइन और ट्रांसमीटर क्षतिग्रस्त नहीं हैं, लाइन को ऊंचा रखा जाता है।

प्रत्येक करेक्टर को लॉजिक लो स्टार्ट बिट, डेटा बिट्स, संभवतः समता बिट और या अधिक स्टॉप बिट्स के रूप में तैयार किया गया है। अधिकांश अनुप्रयोगों में सबसे कम महत्वपूर्ण डेटा बिट (इस आरेख में बाईं ओर वाला) पहले प्रसारित होता है, अपितु अपवाद हैं (जैसे आईबीएम 2741 प्रिंटिंग टर्मिनल)।

प्रारंभ बिट

प्रारंभ बिट रिसीवर को संकेत देता है कि नया करेक्टर आ रहा है।

डेटा बिट

अगले पांच से नौ बिट, नियोजित कोड सेट के अर्धर पर, करेक्टर का प्रतिनिधित्व करते हैं।

समता बिट

यदि समता बिट का उपयोग किया जाता है, तो इसे सभी डेटा बिट्स के बाद रखा जाता हैं।

समानता बिट यूएआरटी प्राप्त करने के लिए यह बताने की विधि है कि संचार के समय कोई डेटा परिवर्तित हो गया है या नहीं हुआ हैं।

थोड़ा रुकें

अगले या दो बिट सदैव मार्क (तर्क उच्च, अर्ताथ, '1') स्थिति में होते हैं और स्टॉप बिट (एस) कहलाते हैं। वे रिसीवर को संकेत देते हैं कि करेक्टर पूरा हो गया है। चूँकि स्टार्ट बिट लॉजिक लो (0) है और स्टॉप बिट लॉजिक हाई (1) है, करेक्टर के बीच सदैव कम से कम दो गारंटीकृत संकेत परिवर्तन होते हैं।

यदि रेखा करेक्टर समय से अधिक समय तक लॉजिक कम स्थिति में आयोजित की जाती है, तो यह ब्रेक की स्थिति है जिसे यूएआरटी द्वारा पता लगाया जा सकता है।

रिसीवर

यूएआरटी हार्डवेयर के सभी संचालन आंतरिक घड़ी संकेत द्वारा नियंत्रित होते हैं जो डेटा दर के से अधिक पर चलता है, सामान्यतः बिट दर से 8 या 16 गुणा। रिसीवर प्रारंभ बिट के प्रारंभिक विलुप्त होज में, प्रत्येक घड़ी पल्स पर आने वाले संकेत की स्थिति का परीक्षण करता है। यदि स्पष्ट प्रारंभ बिट बिट समय के कम से कम आधे समय तक रहता है, तो यह मान्य है और नए करेक्टर की प्रारंभ का संकेत देता है। यदि नहीं, तो इसे असत्य पल्स माना जाता है और इसकी उपेक्षा कर दी जाती है। इस प्रकार कुछ और समय प्रतीक्षा करने के बाद, लाइन की स्थिति का फिर से प्रमाण लिया जाता है और परिणामी स्तर को शिफ्ट रजिस्टर में विज्ञापित किया जाता है। करेक्टर लंबाई (सामान्यतः 5 से 8 बिट्स) के लिए बिट अवधि की आवश्यक संख्या बीत जाने के बाद, शिफ्ट रजिस्टर की सामग्री (समानांतर फैशन में) प्राप्त प्रणाली को उपलब्ध कराई जाती है। यूएआरटी नया डेटा उपलब्ध होने का संकेत देने वाला फ़्लैग सेट करेगा, और यह अनुरोध करने के लिए कि होस्ट प्रोसेसर प्राप्त डेटा को स्थानांतरित करता है, प्रोसेसर बाधा भी उत्पन्न कर सकता है।

कम्युनिकेटिंग यूएआरटी के पास संचार संकेत के अलावा कोई साझा समय प्रणाली नहीं है। सामान्यतः, यूएआरटी डेटा लाइन के प्रत्येक परिवर्तन पर अपनी आंतरिक घड़ियों को पुन: सिंक्रनाइज़ करते हैं जिन्हें असत्य पल्स नहीं माना जाता है। इस तरीके से समय की जानकारी प्राप्त करते हुए, वे विश्वसनीय रूप से तब प्राप्त करते हैं जब ट्रांसमीटर अपनी गति से थोड़ी अलग गति से भेज रहा होता है। सरलीकृत यूएआरटी ऐसा नहीं करते हैं; इसके अतिरिक्त वे केवल स्टार्ट बिट के गिरने वाले किनारे पर पुन: सिंक्रनाइज़ करते हैं, और फिर प्रत्येक अपेक्षित डेटा बिट के केंद्र को पढ़ते हैं, और यह सिस्टम कार्य करता है यदि ब्रॉडकास्ट डेटा दर पर्याप्त सटीक है जिससे स्टॉप बिट्स को मज़बूती से प्रमाण लेने की अनुमति मिलती है।^[3]^[4]

यूएआरटी के लिए यह मानक सुविधा है कि वह अगला प्राप्त करते समय सबसे हाल के करेक्टर को संग्रहीत करते हैं। यह डबल बफ़रिंग प्राप्त कंप्यूटर को प्राप्त करेक्टर प्राप्त करने के लिए संपूर्ण करेक्टर संचरण समय देता है। कई यूएआरटीs में रिसीवर शिफ्ट रजिस्टर और होस्ट सिस्टम इंटरफ़ेस के बीच छोटा फर्स्ट-इन, फ़र्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी होती है। यह मेजबान प्रोसेसर को यूएआरटी से बाधा को संभालने के लिए और भी अधिक समय देता है और उच्च दरों पर प्राप्त डेटा की हानि को रोकता है।

ट्रांसमीटर

संचार ऑपरेशन सरल है क्योंकि समय को लाइन स्थिति से निर्धारित नहीं करना पड़ता है, न ही यह किसी निश्चित समय अंतराल के लिए बाध्य है। जैसे ही भेजने वाला सिस्टम शिफ्ट रजिस्टर पिछले कैरेक्टर के पूरा होने के पश्चात कैरेक्टर एकत्रित करता है, यूएआरटी स्टार्ट बिट उत्पन्न करता है, डेटा बिट्स की आवश्यक संख्या को लाइन से बाहर कर देता है, समता बिट उत्पन्न करता है और भेजता है (यदि उपयोग किया जाता है) ), और स्टॉप बिट्स भेजता है। चूंकि पूर्ण-द्वैध संचालन के लिए पात्रों को ही समय में भेजने और प्राप्त करने की आवश्यकता होती है, इस प्रकार यूएआरटी संचरित और प्राप्त करेक्टर के लिए दो अलग-अलग परिवर्तित रजिस्टरों का उपयोग करते हैं। उच्च निष्पादन यूएआरटी में ट्रांसमिट फीफो (फर्स्ट इन फर्स्ट आउट) बफर हो सकता है, जिससे सीपीयू या डीएमए नियंत्रक शिफ्ट रजिस्टर में बार में कैरेक्टर एकत्रित करने के अतिरिक्त फीफो में कई अक्षर एकत्रित कर सकते हैं। चूंकि एकल या एकाधिक करेक्टर के प्रसारण में सीपीयू गति के सापेक्ष लंबा समय लग सकता है, इस प्रकार यूएआरटी व्यस्त स्थिति दिखाते हुए फ़्लैग बनाए रखता है जिससे कि होस्ट सिस्टम जान सके कि ट्रांसमिट बफर या शिफ्ट रजिस्टर में कम से कम करेक्टर है या नहीं; अगले करेक्टर के लिए तैयार भी बाधा के साथ संकेतित किया जा सकता है।

आवेदन

यूएआरटी को प्रसारित और प्राप्त करना समान बिट गति, करेक्टर लंबाई, समानता और उचित संचालन के लिए बिट्स को रोकना चाहिए। प्राप्त करने वाला यूएआरटी कुछ बेमेल सेटिंग्स का पता लगा सकता है और मेजबान प्रणाली के लिए फ्रेमिंग त्रुटि फ्लैग बिट सेट कर सकता है; इस प्रकार की असाधारण स्थिति में, प्राप्त करने वाला यूएआरटी कटे-फटे करेक्टर की अनियमित धारा उत्पन्न करेगा और उन्हें होस्ट सिस्टम में स्थानांतरित कर देता हैं।

मॉडेम से जुड़े व्यक्तिगत कंप्यूटरों के साथ उपयोग किए जाने वाले विशिष्ट सीरियल पोर्ट आठ डेटा बिट्स, कोई समता और स्टॉप बिट का उपयोग नहीं करते हैं; इस कॉन्फ़िगरेशन के लिए, प्रति सेकंड ASCII करेक्टर की संख्या 10 से विभाजित बिट दर के बराबर होती है।

कुछ बहुत कम लागत वाले घरेलू कंप्यूटर या अंतः स्थापित प्रणालियाँ यूएआरटी के साथ डिस्पेंस करते हैं और इनपुट पोर्ट की स्थिति का प्रमाण लेने के लिए सेंट्रल प्रोसेसिंग यूनिट का उपयोग करते हैं या सीधे डेटा संचार के लिए आउटपुट पोर्ट में हेरफेर करते हैं। जबकि बहुत अधिक सीपीयू-गहन (चूंकि सीपीयू समय महत्वपूर्ण है), यूएआरटी चिप को इस प्रकार छोड़ा जा सकता है, जिससे धन और स्थान की बचत होती है। इस प्रकार तकनीक को बिट बैंगिग के रूप में जाना जाता है।

इतिहास

कुछ प्रारंभिक इलेक्ट्रिक टेलीग्राफ योजनाओं में अल्फ़ाबेटिक करेक्टर को प्रसारित करने के लिए चर-लंबाई वाली पल्सेस (मोर्स कोड में) और घूर्णन घड़ी तंत्र का उपयोग किया गया था। पहले धारावाहिक संचार उपकरण (निश्चित-लंबाई वाली पल्सेस के साथ) यांत्रिक स्विच (कम्यूटेटर) को घुमा रहे थे। 5, 6, 7, या 8 डेटा बिट्स का उपयोग करते हुए विभिन्न अक्षरों को सांकेतिक अक्षरों में बदलना टेलीप्रिंटर और बाद में कंप्यूटर बाह्य उपकरणों के रूप में साधारण हैं। इस प्रकार टेलेटाइपराइटर ने छोटे कंप्यूटर के लिए उत्कृष्ट सामान्य-उद्देश्य I/O उपकरण बनाया जाता हैं।

डिजिटल उपकरण निगम के गॉर्डन बेल ने पीडीपी-1 से शुरू होने वाले कंप्यूटरों की क्रमादेशित डेटा प्रोसेसर श्रृंखला के लिए पहला यूएआरटी डिजाइन किया, जिसमें लाइन यूनिट नामक पूरे परिपथ बोर्ड पर अधिकार कर लिया गया।^[5]^[6]

बेल के अनुसार, यूएआरटी का मुख्य नवाचार संकेत को डिजिटल डोमेन में बदलने के लिए इसका प्रमाणकरण (संकेत प्रोसेसिंग) का उपयोग था, जो पिछले परिपथों की तुलना में अधिक विश्वसनीय समय की अनुमति देता है जो मैन्युअल रूप से समायोजित तनाव नापने का यंत्र के साथ एनालॉग टाइमिंग उपकरण का उपयोग करते थे।^[7] इस प्रकार वायरिंग, बैकप्लेन और अन्य घटकों की लागत को कम करने के लिए, इन कंप्यूटरों ने हार्डवेयर तारों के अतिरिक्त सॉफ्टवेयर प्रवाह नियंत्रण का भी बीड़ा उठाया हैं।

डीईसी ने अपने स्वयं के उपयोग के लिए प्रारंभिक एकल-चिप यूएआरटी में लाइन यूनिट डिज़ाइन को संघनित किया जाता हैं।^[5] पश्चिमी डिजिटल ने इसे 1971 के आसपास पहले व्यापक रूप से उपलब्ध सिंगल-चिप यूएआरटी, WD1402A में विकसित किया था। इस प्रकार यह इंटीग्रेटेड परिपथ|मीडियम-स्केल इंटीग्रेटेड परिपथ का प्रारंभिक उदाहरण था। सिग्नेटिक्स 2650 परिवार से अन्य लोकप्रिय चिप SCN2651 थी।

1980 के दशक के प्रारंभिक यूएआरटी का उदाहरण आईबीएम पर्सनल कंप्यूटर के अतुल्यकालिक संचार एडेप्टर कार्ड में उपयोग किया जाने वाला राष्ट्रीय अर्धचालक 8250 यूएआरटी था।^[8] 1990 के दशक में, ऑन-चिप बफ़र्स के साथ नए यूएआरटी विकसित किए गए थे। इसने डेटा हानि के बिना और कंप्यूटर से इस समान के लगातार ध्यान देने की आवश्यकता के बिना उच्च संचरण गति की अनुमति दी गई थी। उदाहरण के लिए, लोकप्रिय नेशनल अर्धचालक 16550 यूएआरटी में 16-बाइट फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स) है, और इसने 16C550, 16C650, 16C750, और 16C850 सहित कई रूपों को जन्म दिया हैं।

इस प्रकार के निर्माताओं के अर्धर पर, यूएआरटी कार्यों को करने वाले उपकरणों की पहचान करने के लिए विभिन्न शर्तों का उपयोग किया जाता है। इंटेल ने अपने इंटेल 8251 उपकरण को प्रोग्रामेबल कम्युनिकेशन इंटरफेस कहा है। इस प्रकार एसओएस टेक्नोलाॅजी 6551 को अतुल्यकालिक संचार इंटरफ़ेस एडेप्टर (ACIA) के नाम से जाना जाता था। इस प्रकार सीरियल संचार इंटरफेस (SCI) शब्द का पहली बार उपयोग मोटोरोला में 1975 के आसपास उनके स्टार्ट-स्टॉप अतुल्यकालिक सीरियल इंटरफ़ेस उपकरण को संदर्भित करने के लिए किया गया था, जिसे अन्य लोग यूएआरटी कह रहे थे। इस प्रकार जिलाॅग ने कई जिलाॅग SCC या SCCs का निर्माण किया था।

2000 के दशक की प्रारंभ में, अधिकांश IBM PC संगत कंप्यूटरों ने अपने बाहरी आरएस-232 COM (हार्डवेयर इंटरफ़ेस) को हटा दिया और यूएसबी पोर्ट का उपयोग किया जो डेटा को तेज़ी से भेज सकता है। उन उपयोगकर्ताओं के लिए जिन्हें अभी भी आरएस-232 सीरियल पोर्ट की आवश्यकता है, जो बाहरी यूएसबी एडेप्टर या यूएस बी से यूएआरटी ब्रिज अब सामान्यतः उपयोग किए जाते हैं। वे यूएसबी और यूएआरटी रूपांतरण करने के लिए हार्डवेयर केबल और चिप को संयोजित करते हैं। इस प्रकार सरू अर्धचालक और एफटीडीआई इन चिप्स के दो महत्वपूर्ण वाणिज्यिक आपूर्तिकर्ता हैं।^[9] चूंकि इस प्रकार अधिकांश कंप्यूटरों के बाहर उपयोगकर्ताओं के लिए आरएस-232 पोर्ट अब उपलब्ध नहीं हैं, कई आंतरिक प्रोसेसर और माइक्रोप्रोसेसरों ने हार्डवेयर डिजाइनरों को आरएस-232 या आरएस-232 या आरएस- का उपयोग करने वाले अन्य चिप्स या उपकरणों के साथ इंटरफेस करने की क्षमता देने के लिए संचार के लिए 485 यूएआरटी को अपने चिप्स में बनाया है।

संरचना

यूएआरटी में सामान्यतः निम्नलिखित घटक होते हैं:

एक घड़ी जनरेटर, सामान्यतः बिट अवधि के बीच में प्रमाण लेने की अनुमति देने के लिए बिट दर का गुणक प्रकट करती हैं
इनपुट और आउटपुट शिफ्ट रजिस्टर
प्रेषण / नियंत्रण प्राप्त करें
नियंत्रण तर्क पढ़ें/लिखें
स्वचालित बॉड दर पहचान माप (वैकल्पिक)
संचारित/प्राप्त बफ़र्स (वैकल्पिक)
सिस्टम डेटा बस बफर (वैकल्पिक)
फर्स्ट-इन, फर्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी (वैकल्पिक)
तीसरे पक्ष के डीएमए नियंत्रक द्वारा आवश्यक संकेत (वैकल्पिक)
एकीकृत बस संयुक्त डीएमए नियंत्रक (वैकल्पिक)

विशेष ट्रांसीवर की स्थिति

ओवररन त्रुटि

ओवररन त्रुटि तब होता है जब रिसीवर उस कैरेक्टर को प्रोसेस नहीं कर पाता है जो अगले आने से पहले आया था। प्राप्त करेक्टर को धारण करने के लिए विभिन्न उपकरणों में अलग-अलग मात्रा में बफर स्थान होता है। इनपुट बफ़र से करेक्टर को निकालने के लिए सीपीयू या डीएमए नियंत्रक को यूएआरटी की सेवा करनी चाहिए। यदि सीपीयू या डीएमए नियंत्रक यूएआरटी को शीघ्रता से सेवा नहीं देता है और बफर भर जाता है, तो ओवररन त्रुटि उत्पन्न होगी और आने वाले करेक्टर विलुप्त कर देंगे।

अंडररन त्रुटि

एक अंडररन त्रुटि तब होती है जब यूएआरटी ट्रांसमीटर ने करेक्टर भेजना पूरा कर लिया है और ट्रांसमिट बफर रिक्त होता है। अतुल्यकालिक मोड में इसे संकेत के रूप में माना जाता है कि कोई त्रुटि के अतिरिक्त प्रेषित होने के लिए कोई डेटा नहीं रहता है, क्योंकि अतिरिक्त स्टॉप बिट्स को जोड़ा जा सकता है। यह त्रुटि संकेत सामान्यतः यूएसएआरटी में पाया जाता है, क्योंकि तुल्यकालिक सिस्टम में अंडररन अधिक गंभीर होता है।

फ़्रेमिंग त्रुटि

एक यूएआरटी फ्रेमिंग त्रुटि का पता लगाएगा जब उसे अपेक्षित स्टॉप बिट समय पर स्टॉप बिट नहीं दिखाई देगा। चूंकि प्रारंभ बिट का उपयोग आने वाले करेक्टर की प्रारंभ की पहचान करने के लिए किया जाता है, इसका समय शेष बिट्स के लिए संदर्भ है। यदि स्टॉप बिट अपेक्षित होने पर डेटा लाइन अपेक्षित स्थिति (उच्च) में नहीं है (डेटा और समता बिट्स की संख्या के अनुसार जिसके लिए यूएआरटी सेट है), यूएआरटी फ़्रेमिंग त्रुटि का संकेत देगा। लाइन पर ब्रेक की स्थिति को भी फ्रेमिंग त्रुटि के रूप में संकेतित किया जाता है।

समता त्रुटि

समता बिट तब होता है जब एक-बिट की संख्या की समता (गणित) समता बिट द्वारा निर्दिष्ट संख्या से असहमत होती है। पारेषण त्रुटियों का पता लगाने के लिए अधिकांशतः समता जाँच का उपयोग किया जाता है। इस प्रकार समता बिट का उपयोग वैकल्पिक है, इसलिए यह त्रुटि केवल तभी होगी जब समता-जांच सक्षम की गई हो।

तोड़ हालत

एक ब्रेक की स्थिति तब होती है जब रिसीवर इनपुट अंतरिक्ष (तर्क कम, अर्ताथ, '0') स्तर पर कुछ अवधि से अधिक समय तक होता है, सामान्यतः, करेक्टर समय से अधिक के लिए। यह अनिवार्य रूप से त्रुटि नहीं है, अपितु रिसीवर को फ्रेमिंग त्रुटि के साथ सभी शून्य-बिट्स के करेक्टर के रूप में दिखाई देता है।

शब्द विराम धारा लूप संकेतिंग से निकला है, जो टेलेटाइपराइटर के लिए उपयोग किया जाने वाला पारंपरिक संकेतिंग था। इस प्रकार धारा परिपथ लाइन की स्पेसिंग कंडीशन को विद्युत धारा के प्रवाह नहीं होने से दर्शाया जाता है, और बिना विद्युत धारा प्रवाह की बहुत लंबी अवधि अधिकांशतः लाइन में ब्रेक या अन्य फॉल्ट के कारण होती है। इस प्रकार कुछ उपकरण ध्यान संकेत के रूप में इसे क्षेत्रीय स्तर के लिए इस करेक्टर से अधिक समय तक प्रसारित करेंगे। इस प्रकार जब संकेतिंग दरें बेमेल होती हैं, तो कोई सार्थक करेक्टर नहीं भेजा जा सकता है, अपितु बेमेल रिसीवर का ध्यान कुछ करने के लिए लंबा ब्रेक संकेत उपयोगी तरीका हो सकता है, जैसे खुद को रीसेट करना इसका प्रमुख उदाहरण हैं। इस प्रकार कई संकेतिंग दरों पर डायल-इन एक्सेस का समर्थन करने के लिए कंप्यूटर सिस्टम संकेतिंग दर को बदलने के अनुरोध के रूप में लंबे ब्रेक स्तर का उपयोग कर सकते हैं। DMX512 प्रोटोकॉल नए पैकेट की प्रारंभ का संकेत देने के लिए ब्रेक स्थिति का उपयोग करता है।

यूएआरटी मॉडल

एक दोहरी यूएआरटी, या Dयूएआरटी, दो यूएआरटी को चिप में जोड़ती है। इसी समान, चौगुनी यूएआरटी या क्यूयूएआरटी, चार यूएआरटी को पैकेज में जोड़ती है, जैसे कि NXP 28L194 इत्यादि। ऑक्टल यूएआरटी या OCTART आठ यूएआरटी को पैकेज में जोड़ता है, जैसे एक्सार कार्पोरेशन XR16L788 या NXP SCC2698 इत्यादि।

माॅडल	विवरण
WD1402A	सामान्य बिक्री पर पहली सिंगल-चिप यूएआरटी को 1971 के बारे में प्रस्तुत किया गया हैं। संगत चिप्स में फेयरचाइल्ड TR1402A और सामान्य उपकरण AY-5-1013 प्रस्तुत थे।^[10]
एक्सार XR21V1410
Intersil 6402
CDP 1854 (RCA, now Intersil)
Zilog Z8440	सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएसएआरटी) को 2000 केबीटी/एस या Async, Bisync, SDLC, HDLC, X.25। सीआरसी। 4-बाइट आरएक्स बफर। 2-बाइट TX बफर का उपयोग करते हैं। डीएमए ट्रांसफर करने के लिए तीसरे पक्ष के डीएमए नियंत्रक के लिए आवश्यक संकेत प्रदान करता है।^[11]
Z8530/Z85C30	इस यूएसएआरटी में 3-बाइट प्राप्त बफर और 1-बाइट संचार बफर है। इसमें एचडीएलसी और एसडीएलसी के प्रसंस्करण में तेजी लाने के लिए हार्डवेयर है। CMOS संस्करण (Z85C30) तीसरे पक्ष के डीएमए नियंत्रक को डीएमए स्थानान्तरण करने की अनुमति देने के लिए संकेत प्रदान करता है। यह अतुल्यकालिक, बाइट स्तर तुल्यकालिक और बिट स्तर तुल्यकालिक संचार कर सकता है।^[12]
8250	1-बाइट बफ़र्स के साथ अप्रचलित हैं। यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है, तो इस प्रकार ये यूएआरटी की अधिकतम मानक सीरियल पोर्ट गति 9600 बिट प्रति सेकंड है। आईबीएम पीसी 5150 और आईबीएम पीसी/एक्सटी में 8250 यूएआरटी का उपयोग किया गया था, जबकि 16450 यूएआरटी का उपयोग आईबीएम पीसी/एटी-सीरीज़ कंप्यूटरों में किया गया था। 8251 में यूएसएआरटी क्षमता है।
8251
Motorola 6850
6551
Rockwell 65C52
16450
82510	यह यूएआरटी दो स्वतंत्र चार-बाइट फिफो के साथ 288 किलोबिट प्रति सेकेंड तक अतुल्यकालिक संचालन की अनुमति देता है। यह इंटेल द्वारा कम से कम 1993 से 1996 तक निर्मित किया गया था, और इनोवैस्टिक अर्धचालक के पास IA82510 के लिए 2011 डेटा शीट है।
16550	यह यूएआरटी का फीफो टूटा हुआ है, इसलिए यह 16450 यूएआरटी से अधिक सुरक्षित रूप से नहीं चल सकता है। 16550A और बाद के संस्करण इस बग को ठीक करते हैं।
16550A	इस यूएआरटी में 16-बाइट फीफो बफ़र्स हैं। इसके रिसीव इंटरप्ट ट्रिगर लेवल को 1, 4, 8 या 14 कैरेक्टर पर सेट किया जा सकता है। यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है तो इसकी अधिकतम मानक सीरियल पोर्ट गति 128 किलोबिट प्रति सेकेंड है। इस प्रकार कम इंटरप्ट लेटेंसी या डीएमए नियंत्रक वाले सिस्टम उच्च बॉड दरों को संभाल सकते हैं। यह चिप संकेत प्रदान कर सकती है जो एक डीएमए नियंत्रक को यूएआरटी में और यूएआरटी से डीएमए ट्रांसफर करने की अनुमति देने के लिए आवश्यक हैं यदि डीएमए मोड यह यूएआरटी प्रस्तुत करता है सक्षम है।^[13]यह नेशनल अर्धचालक द्वारा प्रस्तुत किया गया था, जिसे टेक्सास इंस्ट्रूमेंट्स को बेच दिया गया है। नेशनल अर्धचालक ने आशय किया कि यह यूएआरटी 1.5 मेगाबिट प्रति सेकेंड तक चल सकता है।
16C552
16650	यह यूएआरटी Startech अर्धचालक द्वारा प्रस्तुत किया गया था जो अब एक्सार कार्पोरेशन के स्वामित्व में है और यह Startech.com से संबंधित नहीं है। प्रारंभिक संस्करणों में एक टूटा हुआ फीफो बफर है और इसलिए 16450 यूएआरटी से सुरक्षित रूप से नहीं चल सकता है।^[14] इस यूएआरटी के संस्करण जो टूटे नहीं थे, उनमें 32-वर्ण फीफो बफ़र्स हैं और यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है, तो यह 230.4 किलोबिट प्रति सेकेंड तक मानक सीरियल पोर्ट गति पर कार्य कर सकता है। एक्सार द्वारा इस यूएआरटी के वर्तमान संस्करण 1.5 मेगाबिट प्रति सेकेंड तक संभालने में सक्षम होने का आशय करते हैं। यह यूएआरटी ऑटो-आरटीएस और ऑटो-सीटीएस सुविधाओं का परिचय देता है जिसमें आरटीएस संकेत को यूएआरटी द्वारा नियंत्रित किया जाता है जिससे कि जब यूएआरटी का बफर उपयोगकर्ता-सेट ट्रिगर बिंदु पर या उससे आगे भर जाए और संचारण बंद हो जाए तो बाहरी उपकरण को ट्रांसमिट करना बंद कर दिया जाए। इस प्रकार के उपकरण के लिए जब उपकरण सीटीएस संकेत हाई (तर्क 0) चलाता है।
16750	64-बाइट बफ़र्स। यह यूएआरटी 460.8 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी टेक्सास इंस्ट्रूमेंट्स द्वारा प्रस्तुत किया गया था। टीआई का आशय है कि प्रारंभिक मॉडल 1 मेगाबिट प्रति सेकेंड तक चल सकते हैं, और इस श्रृंखला के बाद के मॉडल 3 मेगाबिट प्रति सेकेंड तक चल सकते हैं।
16850	128-बाइट बफ़र्स यह यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी एक्सार कॉर्पोरेशन द्वारा प्रस्तुत किया गया था। एक्सार का आशय है कि प्रारंभिक संस्करण 2 मेगाबिट प्रति सेकेंड तक चल सकते हैं, और बाद के संस्करण निर्माण की तारीख के अर्धर पर 2.25 मेगाबिट प्रति सेकेंड तक चल सकते हैं।
16C850
16950	128-बाइट बफ़र्स के लिए इस प्रकार यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी अन्य यूएआरटी द्वारा समर्थित 5- से 8-बिट वर्णों के अतिरिक्त 9-बिट वर्णों का समर्थन करता है। इस प्रकार यह ऑक्सफोर्ड अर्धचालक द्वारा प्रस्तुत किया गया था, जो अब पीएलएक्स टेक्नोलॉजी के स्वामित्व में है। ऑक्सफोर्ड/पीएलएक्स का आशय है कि यह यूएआरटी 15 एमबिट/सेकंड तक चल सकता है। इस प्रकार ऑक्सफोर्ड/पीएलएक्स द्वारा पीसीआई एक्सप्रेस संस्करण पीसीआईई डीएमए नियंत्रक में महारत हासिल करने वाली पहली पार्टी बस के साथ एकीकृत हैं। यह डीएमए नियंत्रक यूएआरटी के डीएमए मोड संकेतों का उपयोग करता है जो 16550 के लिए परिभाषित किए गए थे। इस प्रकार डीएमए नियंत्रक को प्रत्येक लेनदेन को सेट करने के लिए सीपीयू की आवश्यकता होती है और लेन-देन शुरू होने के बाद यह निर्धारित करने के लिए कि क्या लेन-देन पूरा हो गया है, एक स्थिति रजिस्टर का चुनाव करें। प्रत्येक डीएमए लेनदेन मेमोरी बफर और यूएआरटी के बीच 1 और 128 बाइट्स के बीच स्थानांतरित हो सकता है। प्रोग्राम किए गए I/O का उपयोग करते समय पीसीआई एक्सप्रेस वेरिएंट CPU को 8-, 16-, या 32-बिट स्थानान्तरण के साथ स्वयं और यूएआरटी के बीच डेटा स्थानांतरित करने की अनुमति दे सकता है।
16C950
16954	16950/16C950 का क्वाड-पोर्ट संस्करण। 128-बाइट बफ़र्स। यह यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी अन्य यूएआरटी द्वारा समर्थित 5-8 बिट वर्णों के अतिरिक्त 9-बिट वर्णों का समर्थन करता है। यह ऑक्सफोर्ड अर्धचालक द्वारा प्रस्तुत किया गया था, जो अब पीएलएक्स टेक्नोलॉजी के स्वामित्व में है। ऑक्सफोर्ड/पीएलएक्स का आशय है कि यह यूएआरटी 15 एमबिट/सेकंड तक चल सकता है। ऑक्सफोर्ड/पीएलएक्स द्वारा पीसीआई एक्सप्रेस संस्करण पीसीआईई डीएमए नियंत्रक में महारत हासिल करने वाली पहली पार्टी बस के साथ एकीकृत हैं। इस डीएमए नियंत्रक को यूएआरटी के डीएमए मोड संकेत द्वारा नियंत्रित किया जाता है जो 16550 के लिए परिभाषित किए गए थे। डीएमए नियंत्रक को प्रत्येक लेनदेन को सेट करने के लिए सीपीयू की आवश्यकता होती है और लेन-देन शुरू होने के बाद यह निर्धारित करने के लिए कि क्या लेन-देन पूरा हो गया है, एक स्थिति रजिस्टर की आवश्यकता होती है। प्रत्येक डीएमए लेनदेन मेमोरी बफर और यूएआरटी के बीच 1 और 128 बाइट्स के बीच स्थानांतरित हो सकता है। प्रोग्राम किए गए I/O का उपयोग करते समय पीसीआई एक्सप्रेस वेरिएंट CPU को 8-, 16-, या 32-बिट स्थानान्तरण के साथ स्वयं और यूएआरटी के बीच डेटा स्थानांतरित करने की अनुमति दे सकता है।
16C954
16C1550/16C1551	16-बाइट फीफो बफ़र्स के साथ यूएआरटी। 1.5 एमबीटी/एस तक। ST16C155X उद्योग मानक 16550 के साथ संगत नहीं है और माइक्रोसाॅफ्ट Windows में मानक सीरियल पोर्ट ड्राइवर के साथ कार्य नहीं करेगा।
16C2450	1-बाइट फिफो बफ़र्स के साथ डुअल यूएआरटी।
16C2550	16-बाइट फिफो बफ़र्स के साथ डुअल यूएआरटी। पिन-टू-पिन और कार्यात्मक 16C2450 के अनुकूल। सॉफ्टवेयर INS8250 और NS16C550 के साथ संगत है।
SCC2691	वर्तमान में NXP द्वारा निर्मित,^[4] 2691 एक एकल चैनल यूएआरटी है जिसमें एक प्रोग्रामेबल काउंटर/टाइमर भी सम्मिलित है। 2691 में सिंगल-बाइट ट्रांसमीटर होल्डिंग रजिस्टर है और 4-बाइट फीफो प्राप्त करता है। 2692 की अधिकतम मानक गति 115.2 किलोबिट प्रति सेकेंड है। 28L91 2691 का ऊपर की ओर संगत संस्करण है, जिसमें चयन योग्य 8- या 16-बाइट ट्रांसमीटर और रिसीवर फिफोs, विस्तारित डेटा दरों के लिए उत्तम समर्थन और तेज बस टाइमिंग विशेषताओं की विशेषता है, जो उपकरण को उच्च प्रदर्शन माइक्रोप्रोसेसरों के उपयोग के लिए अधिक उपयुक्त बनाता है। 2691 और 28L91 दोनों को TIA-422 और TIA-485 मोड में भी संचालित किया जा सकता है, और इस प्रकार गैर-मानक डेटा दरों का समर्थन करने के लिए प्रोग्राम भी किया जा सकता है। उपकरण PDIP-40, PLCC-44 और 44 पिन QFP पैकेज में निर्मित होते हैं, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल होते हैं। उन्हें 65C02 और 65C816 बसों के लिए भी सफलतापूर्वक अनुकूलित किया गया है। 28L91 3.3 या 5 वोल्ट पर कार्य करेगा।
SCC28L91
SCC2692	वर्तमान में NXP द्वारा निर्मित, ये उपकरण दोहरे यूएर्ट्स (DUEERT) हैं, जिनमें दो संचार चैनल, संबद्ध नियंत्रण रजिस्टर और एक काउंटर/टाइमर सम्मिलित हैं। प्रत्येक संचार चैनल स्वतंत्र रूप से प्रोग्राम करने योग्य है और स्वतंत्र प्रेषण और डेटा दरों को प्राप्त करने का समर्थन करता है। 2692 में प्रत्येक चैनल के लिए एकल-बद्ध निजीकृत रजिस्टर और 4-बाइट प्राप्तकर्ता फिफो है। इस प्रकार 2692 के दोनों चैनलों की अधिकतम मानक गति 115.2 किलोबिट प्रति सेकेंड है। इस प्रकार 26C92 2692 का ऊपर की ओर संगत संस्करण है, जिसमें दोनों चैनलों पर निरंतर द्वि-दिशात्मक अतुल्यकालिक संचरण (CBAT) के समय उत्तम प्रदर्शन के लिए 8-बाइट ट्रांसमीटर और रिसीवर फिफो हैं। इस प्रकार 230.4 किलोबिट प्रति सेकेंड की अधिकतम मानक गति। 26C92 भाग संख्या में अक्षर C का निर्माण प्रक्रिया से कोई लेना-देना नहीं है; सभी एनएक्सपी यूएआरटी सीएमओएस उपकरण हैं। 28L92 26C92 का ऊपर की ओर संगत संस्करण है, जिसमें चयन योग्य 8- या 16-बाइट ट्रांसमीटर और रिसीवर फिफो, विस्तारित डेटा दरों के लिए उत्तम समर्थन, और तेज बस टाइमिंग विशेषताओं की विशेषता है, जो उपकरण को उच्च प्रदर्शन माइक्रोप्रोसेसरों के उपयोग के लिए अधिक उपयुक्त बनाता है। 2692, 26C92 और 28L92 को TIA-422 और TIA-485 मोड में संचालित किया जा सकता है, और गैर-मानक डेटा दरों का समर्थन करने के लिए प्रोग्राम भी किया जा सकता है। उपकरण PDIP-40, PLCC-44 और 44 पिन QFP पैकेज में निर्मित होते हैं, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल होते हैं। उन्हें 65C02 और 65C816 बसों के लिए भी सफलतापूर्वक अनुकूलित किया गया है। 28L92 3.3 या 5 वोल्ट पर कार्य करेगा।
SC26C92
SC28L92
SCC28C94	वर्तमान में NXP द्वारा उत्पादित, 28C94 चौगुनी यूएआरटी (क्यूएआरटी) कार्यात्मक रूप से एक सामान्य पैकेज में लगे SCC26C92 ड्यूएआरटी की जोड़ी के समान है, जिसमें गहन चैनल गतिविधि की अवधि के समय कुशल प्रसंस्करण के लिए एक आर्बिट्रेट इंटरप्ट सिस्टम सम्मिलित है। व्यवधान प्रबंधन सुविधाओं का समर्थन करने के लिए कुछ अतिरिक्त संकेत सम्मिलित हैं और सहायक इनपुट/आउटपुट पिन 26C92 की तुलना में अलग समान से व्यवस्थित हैं। अन्यथा, 28C94 के लिए प्रोग्रामिंग मॉडल 26C92 के समान है, जिसमें सभी सुविधाओं का पूर्ण उपयोग करने के लिए केवल मामूली कोड परिवर्तन की आवश्यकता होती है। 28C94 230.4 किलोबिट प्रति सेकेंड की अधिकतम मानक गति का समर्थन करता है, जो PLCC-52 पैकेज में उपलब्ध है, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। इसे 65C816 बस में भी सफलतापूर्वक अनुकूलित किया गया है।
SCC2698B	वर्तमान में NXP द्वारा निर्मित, 2698 ऑक्टल यूएआरटी (OCTART) अनिवार्य रूप से एक पैकेज में चार SCC2692 ड्यूएर्ट्स है। विनिर्देश SCC2692 (SCC26C92 नहीं) के समान हैं। ट्रांसमीटर फिफोs की कमी और रिसीवर फिफोs के छोटे आकार के कारण, 2698 एक बाधा "तूफान" उत्पन्न कर सकता है यदि सभी चैनल एक साथ निरंतर द्वि-दिशात्मक संचार में लगे हुए हैं। उपकरण PDIP-64 और PLCC-84 पैकेज में तैयार किया गया है, और इस प्रकार मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। इस प्रकार 2698 को सफलतापूर्वक 65C02 और 65C816 बसों के लिए अनुकूलित किया गया है।
SCC28L198	वर्तमान में NXP द्वारा निर्मित, 28L198 OCTART अनिवार्य रूप से ऊपर वर्णित SCC28C94 QUEERT का उन्नत संवर्द्धन है, जिसमें आठ स्वतंत्र संचार चैनल हैं, साथ ही तीव्र चैनल गतिविधि की अवधि के समय कुशल प्रसंस्करण के लिए एक मध्यस्थता प्रणाली भी है। इस प्रकार 28L198 460.8 किलोबिट प्रति सेकेंड की अधिकतम मानक गति का समर्थन करता है, PLCC-84 और LQFP-100 पैकेज में उपलब्ध है, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। 28L198 3.3 या 5 वोल्ट पर कार्य करेगा।
Z85230	तुल्यकालिक/अतुल्यकालिक मोड (यूएसएआरटी),^[15] 2 पोर्ट। डीएमए ट्रांसफर करने के लिए आवश्यक तीसरे पक्ष के डीएमए नियंत्रक के लिए आवश्यक संकेत प्रदान करता है। इस प्रकार इसे संचारित करने के लिए 4-बाइट बफर, प्रति चैनल प्राप्त करने के लिए 8-बाइट बफर की आवश्यकता होती है। एसडीएलसी / एचडीएलसी मोड। 5 मेगाबिट प्रति सेकेंड तुल्यकालिक मोड में रहती हैं।
Hayes ESP	1 केबी बफर, 921.6 केबीटी/एस, 8-पोर्ट के समान हैं।^[16]
एक्सार XR17V352, XR17V354 and XR17V358	16550 संगत रजिस्टर सेट, 256-बाइट TX और RX फिफो, प्रोग्राम करने योग्य TX और RX ट्रिगर स्तर, TX/RX फिफो स्तर काउंटर, आंशिक बॉड दर जनरेटर, स्वचालित RTS/सीटीएस या DTR/DSR हार्डवेयर के साथ डुअल, क्वाड और ऑक्टल पीसीआई एक्सप्रेस यूएरेट्स प्रोग्रामेबल हिस्टैरिसीस के साथ प्रवाह नियंत्रक, ऑटोमैटिक एक्सॉन/एक्सऑफ सॉफ्टवेयर प्रवाह नियंत्रक, आरएस-485 हाफ डुप्लेक्स डायरेक्शन नियंत्रक आउटपुट के साथ प्रोग्रामेबल टर्न-अराउंड डिले, ऑटो एड्रेस डिटेक्शन के साथ मल्टी-ड्रॉप, इन्फ्रारेड (आईआरडीए 1.1) डेटा एनकोडर/डिकोडर के समान हैं। इस प्रकार 25 मेगाबिट प्रति सेकेंड तक निर्दिष्ट हैं। डेटाशीट्स 2012 से दिनांकित हैं।
एक्सार XR17D152, XR17D154 and XR17D158	16C550 संगत 5G रजिस्टर सेट, 64-बाइट ट्रांसमिट और रिसीव फिफोs के साथ डुअल, क्वाड और ऑक्टल पीसीआई बस यूएर्ट्स, ट्रांसमिट और रिसीव फिफो लेवल काउंटर, प्रोग्रामेबल TX और RX फिफो ट्रिगर लेवल, ऑटोमैटिक RTS/सीटीएस या DTR/DSR प्रवाह नियंत्रक, ऑटोमैटिक Xon/Xoff सॉफ्टवेयर प्रवाह नियंत्रक, RS485 एचडीएक्स नियंत्रक आउटपुट के साथ सिलेक्टेबल टर्न-अराउंड डिले, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्रामेबल डेटा रेट, 6.25 मेगाबिट प्रति सेकेंड सीरियल डेटा रेट तक करते हैं। इस प्रकार डेटाशीट्स 2004 और 2005 से दिनांकित हैं।
एक्सार XR17C152, XR17C154 and XR17C158	डुअल, क्वाड और ऑक्टल 5 V पीसीआई बस 16C550 संगत रजिस्टर, 64-बाइट ट्रांसमिट और रिसीव फिफो, ट्रांसमिट और रिसीव फिफो लेवल काउंटर, ऑटोमैटिक RTS/सीटीएस या DTR/DSR प्रवाह नियंत्रक, ऑटोमैटिक Xon/Xoff सॉफ्टवेयर प्रवाह नियंत्रक, RS485 के साथ यूएरेट करता है चयन योग्य विलंब के साथ अर्ध-द्वैध नियंत्रण, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्राम करने योग्य डेटा दर, 6.25 मेगाबिट प्रति सेकेंड सीरियल डेटा दर तक किया जाता हैं। डेटाशीट्स 2004 और 2005 से दिनांकित हैं।
एक्सार XR17V252, XR17V254 and XR17V258	डुअल, क्वाड और ऑक्टल 66 मेगाहर्ट्ज पीसीआई बस पॉवर मैनेजमेंट सपोर्ट के साथ यूएरेट, 16C550 संगत रजिस्टर सेट, 64-बाइट TX और RX फिफोs के साथ लेवल काउंटर और प्रोग्रामेबल ट्रिगर लेवल, फ्रैक्शनल बॉड रेट जनरेटर, ऑटोमैटिक RTS/सीटीएस या DTR/DSR हार्डवेयर प्रवाह प्रोग्राम करने योग्य हिस्टैरिसीस के साथ नियंत्रण, स्वचालित Xon/Xoff सॉफ़्टवेयर प्रवाह नियंत्रण, RS-485 अर्ध डुप्लेक्स दिशा नियंत्रण आउटपुट चयन योग्य टर्न-अराउंड विलंब के साथ, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्राम करने योग्य डेटा दर के समान हैं। डेटाशीट्स 2008 और 2010 से दिनांकित हैं।

मोडम में यूएआरटी

मदरबोर्ड स्लॉट में प्लग करने वाले पर्सनल कंप्यूटर के मोडेम में कार्ड पर यूएआरटी फ़ंक्शन भी सम्मिलित होना चाहिए। इस प्रकार आईबीएम पर्सनल कंप्यूटर के साथ भेजी गई मूल 8250 यूएआरटी चिप में रिसीवर और प्रत्येक ट्रांसमीटर के लिए करेक्टर बफर था, जिसका अर्थ था कि संचार सॉफ़्टवेयर ने 9600 बिट/एस से ऊपर की गति पर खराब प्रदर्शन किया, मुख्य रूप से यदि मल्टीटास्किंग सिस्टम के अनुसार कार्य कर रहा हो या यदि व्यवधान को संभाल रहा हो डिस्क नियंत्रक से की जाती हैं। इस प्रकार हाई-गति मोडेम ने यूएआरटी का उपयोग किया जो मूल चिप के साथ संगत थे अपितु जिसमें अतिरिक्त फीफो बफ़र्स सम्मिलित थे, आने वाले डेटा का जवाब देने के लिए सॉफ़्टवेयर को अतिरिक्त समय देते थे।

उच्च बिट दर पर प्रदर्शन आवश्यकताओं पर नज़र से पता चलता है कि 16-, 32-, 64- या 128-बाइट फिफो क्यों आवश्यकता है। डाॅस सिस्टम के लिए माइक्रोसाॅफ्ट विनिर्देशन के लिए आवश्यक है कि समय में 1 मिलीसेकंड से अधिक के लिए व्यवधान को अक्षम न किया जाता हैं। इस प्रकार कुछ हार्ड डिस्क ड्राइव और वीडियो नियंत्रक इस विनिर्देशन का उल्लंघन करते हैं। इस प्रकार 9600 बिट/एस लगभग हर मिलीसेकंड पर कैरेक्टर डिलीवर करेगा, इसलिए 1-बाइट फिफो डाॅस सिस्टम पर इस दर पर पर्याप्त होना चाहिए जो अधिकतम इंटरप्ट डिसेबल टाइमिंग को पूरा करता हो। इससे ऊपर की दरें पुराने वाले को प्राप्त करने से पहले नया करेक्टर प्राप्त कर सकती हैं, और इस प्रकार के करेक्टर विलुप्त हो जाएगा। इस प्रकार इसे ओवररन त्रुटि के रूप में संदर्भित किया जाता है और इसके परिणामस्वरूप या अधिक करेक्टर विलुप्त हो जाते हैं।

एक 16-बाइट फिफो 16 करेक्टर तक प्राप्त करने की अनुमति देता है, इससे पहले कि कंप्यूटर को रुकावट की सेवा करनी पड़े। यह अधिकतम बिट दर को बढ़ाता है जिसे कंप्यूटर 9600 से 153,000 बिट/सेकंड तक मज़बूती से संसाधित कर सकता है, इस प्रकार यदि इसमें 1 मिलीसेकंड का समय समाप्त हो जाता है। 32-बाइट फिफो अधिकतम दर को 300,000 बिट/सेकंड से अधिक बढ़ा देता है। फिफो होने का दूसरा लाभ यह है कि कंप्यूटर को केवल 8 से 12% सर्विस करनी पड़ती है, क्योंकि स्क्रीन को अपडेट करने या अन्य कार्य करने के लिए अधिक सीपीयू समय की अनुमति देता है। इस प्रकार कंप्यूटर की प्रतिक्रियाओं में भी सुधार होगा।

यह भी देखें

स्वचालित बॉड दर का पता लगाना
बॉड
बिट दर
तुल्यकालिक और अतुल्यकालिक संकेतिंग की तुलना
क्रिस्टल थरथरानवाला आवृत्तियों
मिडी
तुल्यकालिक धारावाहिक संचार

संदर्भ

↑ "RS-232 vs. TTL Serial Communication - SparkFun Electronics". www.sparkfun.com.
↑ Adam Osborne, An Introduction to Microcomputers Volume 1: Basic Concepts, Osborne-McGraw Hill Berkeley California USA, 1980 ISBN 0-931988-34-9 pp. 116–126
↑ "यूएआरटी संचार के लिए घड़ी सटीकता आवश्यकताओं का निर्धारण" (PDF). an2141 (in English). Maxim Integrated. 2003-08-07. Retrieved 1 November 2021.
↑ ^4.0 ^4.1 "यूनिवर्सल अतुल्यकालिक रिसीवर/ट्रांसमीटर (UART)" (PDF). SCC2691 (in English). Philips NXP. 2006-08-04. p. 14. Retrieved 1 November 2021.{{cite web}}: CS1 maint: url-status (link)
↑ ^5.0 ^5.1 C. Gordon Bell, J. Craig Mudge, John E. McNamara, Computer Engineering: A DEC View of Hardware Systems Design, Digital Press, 12 May 2014, ISBN 1483221105, p. 73
↑ Allison, David. "क्यूरेटर, सूचना प्रौद्योगिकी और समाज विभाग, अमेरिकी इतिहास का राष्ट्रीय संग्रहालय, स्मिथसोनियन इंस्टीट्यूशन". Smithsonian Institution Oral and Video Histories. Retrieved 14 June 2015.
↑ Oral History of Gordon Bell, 2005, accessed 2015-08-19
↑ Technical Reference 6025008 (PDF). Personal Computer Hardware Reference Library. IBM. August 1981. pp. 2–123.
↑ "एफटीडीआई उत्पाद". www.ftdichip.com. Retrieved 22 March 2018.
↑ Interfacing with a PDP-11/05: the UART, blinkenbone.com, accessed 2015-08-19
↑ "Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller" (PDF). 090529 zilog.com
↑ "Zilog Document Download" (PDF). www.zilog.com. Retrieved 22 March 2018.
↑ "FAQ: The 16550A UART & TurboCom drivers 1994". Retrieved January 16, 2016.
↑ T'so, Theodore Y. (January 23, 1999). "Re: Serial communication with the 16650". The Mail Archive. Retrieved June 2, 2013.
↑ Zilog. "SCC/ESCC User Manual UM010901-0601" (PDF). leocom.kr. Retrieved 13 May 2023.
↑ bill.herrin.us - Hayes ESP 8-port Enhanced Serial Port Manual, 2004-03-02

अग्रिम पठन

Serial Port Complete: COM Ports, यूएसबी Virtual COM Ports, and Ports for Embedded Systems; 2nd Edition; Jan Axelson; Lakeview Research; 380 pages; 2007; ISBN 978-1-931-44806-2.
Serial Port Complete: Programming and Circuits for आरएस-232 and आरएस-485 Links and Networks; 1st Edition; Jan Axelson; Lakeview Research; 306 pages; 1998; ISBN 978-0-965-08192-4.
Serial port and Microcontrollers: Principles, Circuits, and Source Codes; 1st Edition; Grzegorz Niemirowski; CreateSpace; 414 pages; 2013; ISBN 978-1-481-90897-9.
Serial Programming (Wikibook).

बाहरी संबंध

FreeBSD Serial and यूएआरटी Tutorial, includes standard signal definitions, history of यूएआरटी ICs, and pinout for commonly used DB25 connector.
यूएआरटी Tutorial for Robotics, contains many practical examples.

[1] "RS-232 vs. TTL Serial Communication - SparkFun Electronics". www.sparkfun.com.

[Osborne80-2] Adam Osborne, An Introduction to Microcomputers Volume 1: Basic Concepts, Osborne-McGraw Hill Berkeley California USA, 1980 ISBN 0-931988-34-9 pp. 116–126

[AN2141-3] "यूएआरटी संचार के लिए घड़ी सटीकता आवश्यकताओं का निर्धारण" (PDF). an2141 (in English). Maxim Integrated. 2003-08-07. Retrieved 1 November 2021.

[nxp_SCC2691-4] 4.0 ^4.1 "यूनिवर्सल अतुल्यकालिक रिसीवर/ट्रांसमीटर (UART)" (PDF). SCC2691 (in English). Philips NXP. 2006-08-04. p. 14. Retrieved 1 November 2021.{{cite web}}: CS1 maint: url-status (link)

[comp-eng-5] 5.0 ^5.1 C. Gordon Bell, J. Craig Mudge, John E. McNamara, Computer Engineering: A DEC View of Hardware Systems Design, Digital Press, 12 May 2014, ISBN 1483221105, p. 73

[6] Allison, David. "क्यूरेटर, सूचना प्रौद्योगिकी और समाज विभाग, अमेरिकी इतिहास का राष्ट्रीय संग्रहालय, स्मिथसोनियन इंस्टीट्यूशन". Smithsonian Institution Oral and Video Histories. Retrieved 14 June 2015.

[7] Oral History of Gordon Bell, 2005, accessed 2015-08-19

[8] Technical Reference 6025008 (PDF). Personal Computer Hardware Reference Library. IBM. August 1981. pp. 2–123.

[9] "एफटीडीआई उत्पाद". www.ftdichip.com. Retrieved 22 March 2018.

[10] Interfacing with a PDP-11/05: the UART, blinkenbone.com, accessed 2015-08-19

[zilog_com-ps0183-11] "Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller" (PDF). 090529 zilog.com

[12] "Zilog Document Download" (PDF). www.zilog.com. Retrieved 22 March 2018.

[cs_utk_edu-mswin_serial_faq-13] "FAQ: The 16550A UART & TurboCom drivers 1994". Retrieved January 16, 2016.

[14] T'so, Theodore Y. (January 23, 1999). "Re: Serial communication with the 16650". The Mail Archive. Retrieved June 2, 2013.

[15] Zilog. "SCC/ESCC User Manual UM010901-0601" (PDF). leocom.kr. Retrieved 13 May 2023.

[16] .herrin.us - Hayes ESP 8-port Enhanced Serial Port Manual, 2004-03-02

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

Anonymous

Search

यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर: Difference between revisions

Namespaces

More

Page actions

Revision as of 22:23, 3 June 2023

Contents

सीरियल डेटा प्रसारित करना और प्राप्त करना

डेटा फ़्रेमिंग

प्रारंभ बिट

डेटा बिट

समता बिट

थोड़ा रुकें

रिसीवर

ट्रांसमीटर

आवेदन

इतिहास

संरचना

विशेष ट्रांसीवर की स्थिति

ओवररन त्रुटि

अंडररन त्रुटि

फ़्रेमिंग त्रुटि

समता त्रुटि

तोड़ हालत

यूएआरटी मॉडल

मोडम में यूएआरटी

यह भी देखें

संदर्भ

अग्रिम पठन

बाहरी संबंध

Navigation

Navigation

Wiki tools

Wiki tools

@@ Line 1: / Line 1: @@
 {{short description|Computer hardware device}}
-[[File:UART block diagram.svg|thumb|UART के लिए ब्लॉक आरेख]]एक सार्वभौमिक अतुल्यकालिक रिसीवर-ट्रांसमीटर (UART {{IPAc-en|ˈ|juː|ɑr|t}}) [[ अतुल्यकालिक धारावाहिक संचार |अतुल्यकालिक धारावाहिक संचार]] के लिए [[कंप्यूटर हार्डवेयर]] डिवाइस है जिसमें डेटा फॉर्मेट और ट्रांसमिशन स्पीड को कंफिगर किया जा सकता है। यह डेटा [[ अंश |अंश]] ्स को एक-एक करके भेजता है, कम से कम महत्वपूर्ण से सबसे महत्वपूर्ण, स्टार्ट और स्टॉप बिट्स द्वारा तैयार किया जाता है ताकि संचार चैनल द्वारा सटीक समय को नियंत्रित किया जा सके। विद्युत संकेतन स्तरों को UART के बाहरी ड्राइवर सर्किट द्वारा नियंत्रित किया जाता है। सामान्य सिग्नल स्तर [[RS-232]], [[RS-485]], और रॉ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक#सीरियल सिग्नलिंग हैं<ref>{{cite web |title=RS-232 vs. TTL Serial Communication - SparkFun Electronics |url=https://www.sparkfun.com/tutorials/215 |website=www.sparkfun.com}}</ref> लघु डिबगिंग लिंक के लिए। शुरुआती [[टेलीटाइपराइटर]] ने [[डिजिटल वर्तमान लूप इंटरफ़ेस]] का इस्तेमाल किया।
+[[File:UART block diagram.svg|thumb|यूएआरटी के लिए ब्लॉक आरेख]]'''सार्वभौमिक अतुल्यकालिक रिसीवर-ट्रांसमीटर''' (यूएआरटी {{IPAc-en|ˈ|juː|ɑr|t}}) [[ अतुल्यकालिक धारावाहिक संचार |अतुल्यकालिक धारावाहिक संचार]] के लिए [[कंप्यूटर हार्डवेयर]] उपकरण है जिसमें डेटा प्रारूप और संचार गति को कंफिगर किया जा सकता है। यह डेटा [[ अंश |अंश]] को एक-एक करके भेजता है, कम से कम महत्वपूर्ण से सबसे महत्वपूर्ण, स्टार्ट और स्टॉप बिट्स द्वारा तैयार किया जाता है जिससे कि संचार चैनल द्वारा सटीक समय को नियंत्रित किया जा सकता हैं। इस प्रकार विद्युत संकेतन स्तरों को यूएआरटी के बाहरी ड्राइवर के परिपथ द्वारा नियंत्रित किया जाता है। इस प्रकार सामान्य संकेतो के स्तर [[RS-232|आरएस-232]], [[RS-485|आरएस-485]], और रॉ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक सीरियल संकेतिंग हैं<ref>{{cite web |title=RS-232 vs. TTL Serial Communication - SparkFun Electronics |url=https://www.sparkfun.com/tutorials/215 |website=www.sparkfun.com}}</ref> लघु डिबगिंग लिंक के लिए प्रारंभिक [[टेलीटाइपराइटर]] ने [[डिजिटल वर्तमान लूप इंटरफ़ेस|डिजिटल धारा लूप इंटरफ़ेस]] का उपयोग किया हैं।
-यह शुरुआती कंप्यूटर संचार उपकरणों में से था, जिसका उपयोग [[कमांड लाइन इंटरफेस]] के लिए टेलेटाइपराइटर को जोड़ने के लिए किया जाता था। यह [[सीरियल लाइन इंटरनेट प्रोटोकॉल]] के लिए शुरुआती हार्डवेयर सिस्टम भी था।
+यह प्रारंभिक कंप्यूटर संचार उपकरणों में से था, जिसका उपयोग [[कमांड लाइन इंटरफेस]] के लिए टेलेटाइपराइटर को जोड़ने के लिए किया जाता था। यह [[सीरियल लाइन इंटरनेट प्रोटोकॉल]] के लिए प्रारंभिक हार्डवेयर सिस्टम भी था।
-एक यूएआरटी आमतौर पर कंप्यूटर या परिधीय डिवाइस [[ आनुक्रमिक द्वार |आनुक्रमिक द्वार]] पर सीरियल संचार के लिए उपयोग किया जाने वाला व्यक्ति (या एक) एकीकृत सर्किट (आईसी) होता है। या अधिक यूएआरटी बाह्य उपकरणों को आमतौर पर [[ microcontroller |microcontroller]] चिप्स में एकीकृत किया जाता है। विशिष्ट यूएआरटी का उपयोग [[स्थानीय इंटरकनेक्ट नेटवर्क]], [[स्मार्ट कार्ड]] और [[सिम कार्ड]] के लिए किया जाता है।
+एक यूएआरटी सामान्यतः कंप्यूटर या परिधीय उपकरण [[ आनुक्रमिक द्वार |आनुक्रमिक द्वार]] पर सीरियल संचार के लिए उपयोग किया जाने वाला व्यक्ति (या एक) एकीकृत परिपथ (आईसी) होता है या इससे अधिक यूएआरटी बाह्य उपकरणों को सामान्यतः [[ microcontroller |माइक्रो नियंत्रक]] चिप्स में एकीकृत किया जाता है। इस प्रकार की विशिष्ट यूएआरटी का उपयोग [[स्थानीय इंटरकनेक्ट नेटवर्क]], [[स्मार्ट कार्ड]] और [[सिम कार्ड]] के लिए किया जाता है।
-एक संबंधित डिवाइस, [[सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर]] (यूएसएआरटी) भी सिंक्रोनस ऑपरेशन का समर्थन करता है।
+एक संबंधित उपकरण, [[सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर]] (यूएसएआरटी) भी तुल्यकालिक ऑपरेशन का समर्थन करता है।
 == सीरियल डेटा प्रसारित करना और प्राप्त करना ==
-{{See also |Asynchronous serial communication}}
+{{See also |अतुल्यकालिक धारावाहिक संचार}}
-यूनिवर्सल एसिंक्रोनस रिसीवर-ट्रांसमीटर (यूएआरटी) डेटा के बाइट लेता है और व्यक्तिगत बिट्स को अनुक्रमिक फैशन में प्रसारित करता है।<ref name=Osborne80>Adam Osborne, ''An Introduction to Microcomputers Volume 1: Basic Concepts'', Osborne-McGraw Hill Berkeley California USA, 1980 {{ISBN|0-931988-34-9}} pp. 116–126</ref> गंतव्य पर, दूसरा यूएआरटी बिट्स को पूर्ण बाइट्स में फिर से इकट्ठा करता है। प्रत्येक यूएआरटी में [[ शिफ्ट का रजिस्टर |शिफ्ट का रजिस्टर]] होता है, जो सीरियल और समांतर रूपों के बीच रूपांतरण की मौलिक विधि है। एकल तार या अन्य माध्यम से डिजिटल सूचना (बिट्स) का सीरियल ट्रांसमिशन कई तारों के माध्यम से समानांतर ट्रांसमिशन की तुलना में कम खर्चीला है।
-यूएआरटी आमतौर पर उपकरणों के विभिन्न मदों के बीच उपयोग किए जाने वाले बाहरी संकेतों को सीधे उत्पन्न या प्राप्त नहीं करता है। यूएआरटी के [[तर्क स्तर]] के संकेतों को बाहरी सिग्नलिंग स्तरों से परिवर्तित करने के लिए अलग इंटरफ़ेस उपकरणों का उपयोग किया जाता है, जो मानकीकृत वोल्टेज स्तर, वर्तमान स्तर या अन्य संकेत हो सकते हैं।
+सार्वभौमिक अतुल्यकालिक रिसीवर संचार (यूएआरटी) डेटा के बाइट लेता है और व्यक्तिगत बिट्स को अनुक्रमिक प्रारूप में प्रसारित करता है।<ref name=Osborne80>Adam Osborne, ''An Introduction to Microcomputers Volume 1: Basic Concepts'', Osborne-McGraw Hill Berkeley California USA, 1980 {{ISBN|0-931988-34-9}} pp. 116–126</ref> इस प्रकार संकेतों के गंतव्य पर, दूसरा यूएआरटी बिट्स को पूर्ण बाइट्स में फिर से एकत्रित करता है। प्रत्येक यूएआरटी में [[ शिफ्ट का रजिस्टर |शिफ्ट का रजिस्टर]] होता है, जो इस प्रकार सीरियल और समांतर रूपों के बीच रूपांतरण की मौलिक विधि है। इस प्रकार एकल तार या अन्य माध्यम से डिजिटल सूचना (बिट्स) का सीरियल संचार कई तारों के माध्यम से समानांतर संचार की तुलना में कम खर्चीला है।
+यूएआरटी सामान्यतः उपकरणों के विभिन्न मदों के बीच उपयोग किए जाने वाले बाहरी संकेतों को सीधे उत्पन्न या प्राप्त नहीं करता है। इस प्रकार यूएआरटी के [[तर्क स्तर]] के संकेतों को बाहरी संकेतिंग स्तरों से परिवर्तित करने के लिए अलग इंटरफ़ेस उपकरणों का उपयोग किया जाता है, जो मानकीकृत वोल्टेज स्तर, धारा स्तर या अन्य संकेत हो सकते हैं।
 संचार 3 मोड हो सकता है:
-* [[ सिम्पलेक्स संचार | सिम्पलेक्स संचार]] (केवल दिशा में, प्राप्त करने वाले डिवाइस के लिए ट्रांसमिटिंग डिवाइस पर सूचना वापस भेजने के लिए कोई प्रावधान नहीं है)
+* [[ सिम्पलेक्स संचार | सिम्पलेक्स संचार]] (केवल दिशा में, प्राप्त करने वाले उपकरण के लिए ट्रांसमिटिंग उपकरण पर सूचना वापस भेजने के लिए कोई प्रावधान नहीं है)
-* डुप्लेक्स (दूरसंचार)#Full_duplex (दोनों डिवाइस ही समय में भेजते और प्राप्त करते हैं)
+* डुप्लेक्स (दूरसंचार) फुल_डुप्लेक्स (दोनों उपकरण ही समय में भेजते और प्राप्त करते हैं)
-* डुप्लेक्स (दूरसंचार)#हाफ_डुप्लेक्स (उपकरण बारी-बारी से संचारण और प्राप्त करते हैं)
+* डुप्लेक्स (दूरसंचार) हाफ_डुप्लेक्स (उपकरण बारी-बारी से संचारण और प्राप्त करते हैं)
 === डेटा फ़्रेमिंग ===
 {| class="wikitable  floatright mw-collapsible" style="width: 400px;"
-|+ UART frame, field length in [[Bit]]s
+|+ यूएआरटी फ्रेम, बिट्स में क्षेत्र की लंबाई
 |-
 ! width="3%" | 1
@@ Line 30: / Line 31: @@
 ! width="3%" colspan="2"| 1-2
 |-
-| Start Bit
+| प्रारंभिक बिट
-| colspan="8" | Data Frame
+| colspan="8" | डेटा फ्रेम
-| Parity Bits
+| पैरिटी बिट
-| colspan="2"| Stop Bits
+| colspan="2"| स्टाॅप बिट
 |}
-यूएआरटी के काम करने के लिए निम्नलिखित सेटिंग्स को प्रेषण और प्राप्त करने वाले पक्ष दोनों पर समान होना चाहिए:
+यूएआरटी के कार्य करने के लिए निम्नलिखित सेटिंग्स को प्रेषण और प्राप्त करने वाले पक्ष दोनों पर समान होना चाहिए:
 * [[बॉड दर]]
@@ Line 46: / Line 47: @@
 डेटा बिट्स की सबसे आम सेटिंग्स में, कोई समता नहीं और 1 स्टॉप बिट (उर्फ [[8N1]]), प्रोटोकॉल दक्षता 80% है। तुलना करके [[ईथरनेट फ्रेम]] 97% तक है।
-[[File:UART-signal.png|thumb|400px|right|UART फ्रेम का उदाहरण। इस आरेख में, [[बाइट]] भेजा जाता है, जिसमें स्टार्ट बिट होता है, उसके बाद आठ डेटा बिट्स (D0-7), और दो स्टॉप बिट, 11-बिट UART फ्रेम के लिए। डेटा और स्वरूपण बिट्स की संख्या, समता बिट की उपस्थिति या अनुपस्थिति, समता का रूप (सम या विषम) और संचरण की गति संचार पक्षों द्वारा पूर्व-सहमत होनी चाहिए। स्टॉप बिट वास्तव में स्टॉप अवधि है; ट्रांसमीटर की स्टॉप अवधि मनमाने ढंग से लंबी हो सकती है। यह निर्दिष्ट राशि से कम नहीं हो सकता, आमतौर पर 1 से 2 बिट बार। रिसीवर को ट्रांसमीटर की तुलना में कम स्टॉप अवधि की आवश्यकता होती है। प्रत्येक डेटा फ्रेम के अंत में, रिसीवर अगले स्टार्ट बिट की प्रतीक्षा करने के लिए थोड़ी देर के लिए रुक जाता है। यही अंतर है जो ट्रांसमीटर और रिसीवर को सिंक्रोनाइज़ करता है।
+[[File:UART-signal.png|thumb|400px|right|यूएआरटी फ्रेम का उदाहरण। इस आरेख में, [[बाइट]] भेजा जाता है, जिसमें स्टार्ट बिट होता है, उसके बाद आठ डेटा बिट्स (D0-7), और दो स्टॉप बिट, 11-बिट यूएआरटी फ्रेम के लिए। डेटा और स्वरूपण बिट्स की संख्या, समता बिट की उपस्थिति या अनुपस्थिति, समता का रूप (सम या विषम) और संचरण की गति संचार पक्षों द्वारा पूर्व-सहमत होनी चाहिए। स्टॉप बिट वास्तव में स्टॉप अवधि है; ट्रांसमीटर की स्टॉप अवधि मनमाने ढंग से लंबी हो सकती है। यह निर्दिष्ट राशि से कम नहीं हो सकता, सामान्यतः 1 से 2 बिट बार। रिसीवर को ट्रांसमीटर की तुलना में कम स्टॉप अवधि की आवश्यकता होती है। प्रत्येक डेटा फ्रेम के अंत में, रिसीवर अगले स्टार्ट बिट की प्रतीक्षा करने के लिए थोड़ी देर के लिए रुक जाता है। यही अंतर है जो ट्रांसमीटर और रिसीवर को सिंक्रोनाइज़ करता है।
-बीसीएलके = बेस क्लॉक]]UART के फ्रेम में 5 तत्व होते हैं:
+बीसीएलके = बेस क्लॉक]]यूएआरटी के फ्रेम में 5 तत्व होते हैं:
 * निष्क्रिय (तर्क उच्च (1))
 * प्रारंभ बिट (तर्क कम (0))
 * डेटा बिट्स
 * समता द्वियक
-* बंद करो (तर्क उच्च (1))
+* क्लोज करना (तर्क उच्च (1))
 निष्क्रिय, कोई डेटा स्थिति उच्च-वोल्टेज या संचालित नहीं है। यह टेलीग्राफी की ऐतिहासिक विरासत है, जिसमें यह दिखाने के लिए कि लाइन और ट्रांसमीटर क्षतिग्रस्त नहीं हैं, लाइन को ऊंचा रखा जाता है।
-प्रत्येक वर्ण को लॉजिक लो स्टार्ट बिट, डेटा बिट्स, संभवतः समता बिट और या अधिक स्टॉप बिट्स के रूप में तैयार किया गया है। अधिकांश अनुप्रयोगों में सबसे कम महत्वपूर्ण डेटा बिट (इस आरेख में बाईं ओर वाला) पहले प्रसारित होता है, लेकिन अपवाद हैं (जैसे [[आईबीएम 2741]] प्रिंटिंग टर्मिनल)।
+प्रत्येक करेक्टर को लॉजिक लो स्टार्ट बिट, डेटा बिट्स, संभवतः समता बिट और या अधिक स्टॉप बिट्स के रूप में तैयार किया गया है। अधिकांश अनुप्रयोगों में सबसे कम महत्वपूर्ण डेटा बिट (इस आरेख में बाईं ओर वाला) पहले प्रसारित होता है, अपितु अपवाद हैं (जैसे [[आईबीएम 2741]] प्रिंटिंग टर्मिनल)।
 ==== प्रारंभ बिट ====
-प्रारंभ बिट रिसीवर को संकेत देता है कि नया चरित्र आ रहा है।
+प्रारंभ बिट रिसीवर को संकेत देता है कि नया करेक्टर आ रहा है।
 ==== डेटा बिट ====
-अगले पांच से नौ बिट, नियोजित कोड सेट के आधार पर, वर्ण का प्रतिनिधित्व करते हैं।
+अगले पांच से नौ बिट, नियोजित कोड सेट के अर्धर पर, करेक्टर का प्रतिनिधित्व करते हैं।
 ==== समता बिट ====
-यदि समता बिट का उपयोग किया जाता है, तो इसे सभी डेटा बिट्स के बाद रखा जाएगा।
+यदि समता बिट का उपयोग किया जाता है, तो इसे सभी डेटा बिट्स के बाद रखा जाता हैं।
-समानता बिट यूएआरटी प्राप्त करने के लिए यह बताने का तरीका है कि ट्रांसमिशन के दौरान कोई डेटा बदल गया है या नहीं।
+समानता बिट यूएआरटी प्राप्त करने के लिए यह बताने की विधि है कि संचार के समय कोई डेटा परिवर्तित हो गया है या नहीं हुआ हैं।
 ==== थोड़ा रुकें ====
-अगले या दो बिट हमेशा मार्क (तर्क उच्च, यानी, '1') स्थिति में होते हैं और स्टॉप बिट (एस) कहलाते हैं। वे रिसीवर को संकेत देते हैं कि चरित्र पूरा हो गया है। चूँकि स्टार्ट बिट लॉजिक लो (0) है और स्टॉप बिट लॉजिक हाई (1) है, वर्णों के बीच हमेशा कम से कम दो गारंटीकृत सिग्नल परिवर्तन होते हैं।
+अगले या दो बिट सदैव मार्क (तर्क उच्च, अर्ताथ, '1') स्थिति में होते हैं और स्टॉप बिट (एस) कहलाते हैं। वे रिसीवर को संकेत देते हैं कि करेक्टर पूरा हो गया है। चूँकि स्टार्ट बिट लॉजिक लो (0) है और स्टॉप बिट लॉजिक हाई (1) है, करेक्टर के बीच सदैव कम से कम दो गारंटीकृत संकेत परिवर्तन होते हैं।
-यदि रेखा वर्ण समय से अधिक समय तक लॉजिक कम स्थिति में आयोजित की जाती है, तो यह #ब्रेक स्थिति है जिसे यूएआरटी द्वारा पता लगाया जा सकता है।
+यदि रेखा करेक्टर समय से अधिक समय तक लॉजिक कम स्थिति में आयोजित की जाती है, तो यह ब्रेक की स्थिति है जिसे यूएआरटी द्वारा पता लगाया जा सकता है।
 === रिसीवर ===
-यूएआरटी हार्डवेयर के सभी संचालन आंतरिक घड़ी संकेत द्वारा नियंत्रित होते हैं जो डेटा दर के से अधिक पर चलता है, आमतौर पर बिट दर से 8 या 16 गुणा। रिसीवर प्रारंभ बिट की शुरुआत की तलाश में, प्रत्येक घड़ी पल्स पर आने वाले सिग्नल की स्थिति का परीक्षण करता है। यदि स्पष्ट प्रारंभ बिट बिट समय के कम से कम आधे समय तक रहता है, तो यह मान्य है और नए वर्ण की शुरुआत का संकेत देता है। यदि नहीं, तो इसे नकली नाड़ी माना जाता है और इसे नजरअंदाज कर दिया जाता है। कुछ और समय प्रतीक्षा करने के बाद, लाइन की स्थिति का फिर से नमूना लिया जाता है और परिणामी स्तर को शिफ्ट रजिस्टर में दर्ज किया जाता है। वर्ण लंबाई (आमतौर पर 5 से 8 बिट्स) के लिए बिट अवधि की आवश्यक संख्या बीत जाने के बाद, शिफ्ट रजिस्टर की सामग्री (समानांतर फैशन में) प्राप्त प्रणाली को उपलब्ध कराई जाती है। UART नया डेटा उपलब्ध होने का संकेत देने वाला फ़्लैग सेट करेगा, और यह अनुरोध करने के लिए कि होस्ट प्रोसेसर प्राप्त डेटा को स्थानांतरित करता है, प्रोसेसर बाधा भी उत्पन्न कर सकता है।
+यूएआरटी हार्डवेयर के सभी संचालन आंतरिक घड़ी संकेत द्वारा नियंत्रित होते हैं जो डेटा दर के से अधिक पर चलता है, सामान्यतः बिट दर से 8 या 16 गुणा। रिसीवर प्रारंभ बिट के प्रारंभिक विलुप्त होज में, प्रत्येक घड़ी पल्स पर आने वाले संकेत की स्थिति का परीक्षण करता है। यदि स्पष्ट प्रारंभ बिट बिट समय के कम से कम आधे समय तक रहता है, तो यह मान्य है और नए करेक्टर की प्रारंभ का संकेत देता है। यदि नहीं, तो इसे असत्य पल्स माना जाता है और इसकी उपेक्षा कर दी जाती है। इस प्रकार कुछ और समय प्रतीक्षा करने के बाद, लाइन की स्थिति का फिर से प्रमाण लिया जाता है और परिणामी स्तर को शिफ्ट रजिस्टर में विज्ञापित किया जाता है। करेक्टर लंबाई (सामान्यतः 5 से 8 बिट्स) के लिए बिट अवधि की आवश्यक संख्या बीत जाने के बाद, शिफ्ट रजिस्टर की सामग्री (समानांतर फैशन में) प्राप्त प्रणाली को उपलब्ध कराई जाती है। यूएआरटी नया डेटा उपलब्ध होने का संकेत देने वाला फ़्लैग सेट करेगा, और यह अनुरोध करने के लिए कि होस्ट प्रोसेसर प्राप्त डेटा को स्थानांतरित करता है, प्रोसेसर बाधा भी उत्पन्न कर सकता है।
-कम्युनिकेटिंग यूएआरटी के पास संचार सिग्नल के अलावा कोई साझा समय प्रणाली नहीं है। आम तौर पर, यूएआरटी डेटा लाइन के प्रत्येक परिवर्तन पर अपनी आंतरिक घड़ियों को पुन: सिंक्रनाइज़ करते हैं जिन्हें नकली नाड़ी नहीं माना जाता है। इस तरीके से समय की जानकारी प्राप्त करते हुए, वे विश्वसनीय रूप से तब प्राप्त करते हैं जब ट्रांसमीटर अपनी गति से थोड़ी अलग गति से भेज रहा होता है। सरलीकृत यूएआरटी ऐसा नहीं करते हैं; इसके बजाय वे केवल स्टार्ट बिट के गिरने वाले किनारे पर पुन: सिंक्रनाइज़ करते हैं, और फिर प्रत्येक अपेक्षित डेटा बिट के केंद्र को पढ़ते हैं, और यह सिस्टम काम करता है यदि ब्रॉडकास्ट डेटा दर पर्याप्त सटीक है जिससे स्टॉप बिट्स को मज़बूती से नमूना लेने की अनुमति मिलती है।<ref name="AN2141">{{cite web |title=यूएआरटी संचार के लिए घड़ी सटीकता आवश्यकताओं का निर्धारण|url=https://pdfserv.maximintegrated.com/en/an/AN2141.pdf |website=an2141 |publisher=[[Maxim Integrated]] |access-date=1 November 2021 |language=EN |date=2003-08-07}}</ref><ref name="nxp_SCC2691">{{cite web |author1= |title=यूनिवर्सल अतुल्यकालिक रिसीवर/ट्रांसमीटर (UART)|url=https://www.nxp.com/docs/en/data-sheet/SCC2691.pdf#page=14 |website=SCC2691 |publisher=Philips [[NXP]] |access-date=1 November 2021 |page=14 |language=en |format=PDF |date=2006-08-04 |url-status=live}}</ref>
+कम्युनिकेटिंग यूएआरटी के पास संचार संकेत के अलावा कोई साझा समय प्रणाली नहीं है। सामान्यतः, यूएआरटी डेटा लाइन के प्रत्येक परिवर्तन पर अपनी आंतरिक घड़ियों को पुन: सिंक्रनाइज़ करते हैं जिन्हें असत्य पल्स नहीं माना जाता है। इस तरीके से समय की जानकारी प्राप्त करते हुए, वे विश्वसनीय रूप से तब प्राप्त करते हैं जब ट्रांसमीटर अपनी गति से थोड़ी अलग गति से भेज रहा होता है। सरलीकृत यूएआरटी ऐसा नहीं करते हैं; इसके अतिरिक्त वे केवल स्टार्ट बिट के गिरने वाले किनारे पर पुन: सिंक्रनाइज़ करते हैं, और फिर प्रत्येक अपेक्षित डेटा बिट के केंद्र को पढ़ते हैं, और यह सिस्टम कार्य करता है यदि ब्रॉडकास्ट डेटा दर पर्याप्त सटीक है जिससे स्टॉप बिट्स को मज़बूती से प्रमाण लेने की अनुमति मिलती है।<ref name="AN2141">{{cite web |title=यूएआरटी संचार के लिए घड़ी सटीकता आवश्यकताओं का निर्धारण|url=https://pdfserv.maximintegrated.com/en/an/AN2141.pdf |website=an2141 |publisher=[[Maxim Integrated]] |access-date=1 November 2021 |language=EN |date=2003-08-07}}</ref><ref name="nxp_SCC2691">{{cite web |author1= |title=यूनिवर्सल अतुल्यकालिक रिसीवर/ट्रांसमीटर (UART)|url=https://www.nxp.com/docs/en/data-sheet/SCC2691.pdf#page=14 |website=SCC2691 |publisher=Philips [[NXP]] |access-date=1 November 2021 |page=14 |language=en |format=PDF |date=2006-08-04 |url-status=live}}</ref>
-UART के लिए यह मानक सुविधा है कि वह अगला प्राप्त करते समय सबसे हाल के वर्ण को संग्रहीत करे। यह डबल बफ़रिंग प्राप्त कंप्यूटर को प्राप्त वर्ण प्राप्त करने के लिए संपूर्ण वर्ण संचरण समय देता है। कई UARTs में रिसीवर शिफ्ट रजिस्टर और होस्ट सिस्टम इंटरफ़ेस के बीच छोटा फर्स्ट-इन, फ़र्स्ट-आउट (FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी होती है। यह मेजबान प्रोसेसर को यूएआरटी से बाधा को संभालने के लिए और भी अधिक समय देता है और उच्च दरों पर प्राप्त डेटा के नुकसान को रोकता है।
+यूएआरटी के लिए यह मानक सुविधा है कि वह अगला प्राप्त करते समय सबसे हाल के करेक्टर को संग्रहीत करते हैं। यह डबल बफ़रिंग प्राप्त कंप्यूटर को प्राप्त करेक्टर प्राप्त करने के लिए संपूर्ण करेक्टर संचरण समय देता है। कई यूएआरटीs में रिसीवर शिफ्ट रजिस्टर और होस्ट सिस्टम इंटरफ़ेस के बीच छोटा फर्स्ट-इन, फ़र्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी होती है। यह मेजबान प्रोसेसर को यूएआरटी से बाधा को संभालने के लिए और भी अधिक समय देता है और उच्च दरों पर प्राप्त डेटा की हानि को रोकता है।
 === ट्रांसमीटर ===
-ट्रांसमिशन ऑपरेशन सरल है क्योंकि समय को लाइन स्थिति से निर्धारित नहीं करना पड़ता है, न ही यह किसी निश्चित समय अंतराल के लिए बाध्य है। जैसे ही भेजने वाला सिस्टम शिफ्ट रजिस्टर (पिछले कैरेक्टर के पूरा होने के बाद) में कैरेक्टर जमा करता है, UART स्टार्ट बिट उत्पन्न करता है, डेटा बिट्स की आवश्यक संख्या को लाइन से बाहर कर देता है, समता बिट उत्पन्न करता है और भेजता है (यदि उपयोग किया जाता है) ), और स्टॉप बिट्स भेजता है। चूंकि पूर्ण-द्वैध संचालन के लिए पात्रों को ही समय में भेजने और प्राप्त करने की आवश्यकता होती है, यूएआरटी संचरित और प्राप्त वर्णों के लिए दो अलग-अलग बदलाव रजिस्टरों का उपयोग करते हैं। उच्च निष्पादन यूएआरटी में ट्रांसमिट फीफो (फर्स्ट इन फर्स्ट आउट) बफर हो सकता है, जिससे सीपीयू या डीएमए कंट्रोलर शिफ्ट रजिस्टर में बार में कैरेक्टर जमा करने के बजाय फीफो में कई अक्षर जमा कर सके। चूंकि एकल या एकाधिक वर्णों के प्रसारण में CPU गति के सापेक्ष लंबा समय लग सकता है, UART व्यस्त स्थिति दिखाते हुए फ़्लैग बनाए रखता है ताकि होस्ट सिस्टम जान सके कि ट्रांसमिट बफर या शिफ्ट रजिस्टर में कम से कम वर्ण है या नहीं; अगले वर्ण के लिए तैयार भी बाधा के साथ संकेतित किया जा सकता है।
+संचार ऑपरेशन सरल है क्योंकि समय को लाइन स्थिति से निर्धारित नहीं करना पड़ता है, न ही यह किसी निश्चित समय अंतराल के लिए बाध्य है। जैसे ही भेजने वाला सिस्टम शिफ्ट रजिस्टर पिछले कैरेक्टर के पूरा होने के पश्चात कैरेक्टर एकत्रित करता है, यूएआरटी स्टार्ट बिट उत्पन्न करता है, डेटा बिट्स की आवश्यक संख्या को लाइन से बाहर कर देता है, समता बिट उत्पन्न करता है और भेजता है (यदि उपयोग किया जाता है) ), और स्टॉप बिट्स भेजता है। चूंकि पूर्ण-द्वैध संचालन के लिए पात्रों को ही समय में भेजने और प्राप्त करने की आवश्यकता होती है, इस प्रकार यूएआरटी संचरित और प्राप्त करेक्टर के लिए दो अलग-अलग परिवर्तित रजिस्टरों का उपयोग करते हैं। उच्च निष्पादन यूएआरटी में ट्रांसमिट फीफो (फर्स्ट इन फर्स्ट आउट) बफर हो सकता है, जिससे सीपीयू या डीएमए नियंत्रक शिफ्ट रजिस्टर में बार में कैरेक्टर एकत्रित करने के अतिरिक्त फीफो में कई अक्षर एकत्रित कर सकते हैं। चूंकि एकल या एकाधिक करेक्टर के प्रसारण में सीपीयू गति के सापेक्ष लंबा समय लग सकता है, इस प्रकार यूएआरटी व्यस्त स्थिति दिखाते हुए फ़्लैग बनाए रखता है जिससे कि होस्ट सिस्टम जान सके कि ट्रांसमिट बफर या शिफ्ट रजिस्टर में कम से कम करेक्टर है या नहीं; अगले करेक्टर के लिए तैयार भी बाधा के साथ संकेतित किया जा सकता है।
 === आवेदन ===
-यूएआरटी को प्रसारित और प्राप्त करना समान बिट गति, वर्ण लंबाई, समानता और उचित संचालन के लिए बिट्स को रोकना चाहिए। प्राप्त करने वाला यूएआरटी कुछ बेमेल सेटिंग्स का पता लगा सकता है और मेजबान सिस्टम के लिए फ्रेमिंग त्रुटि फ्लैग बिट सेट कर सकता है; असाधारण मामलों में, प्राप्त करने वाला UART कटे-फटे वर्णों की अनियमित धारा उत्पन्न करेगा और उन्हें होस्ट सिस्टम में स्थानांतरित कर देगा।
+यूएआरटी को प्रसारित और प्राप्त करना समान बिट गति, करेक्टर लंबाई, समानता और उचित संचालन के लिए बिट्स को रोकना चाहिए। प्राप्त करने वाला यूएआरटी कुछ बेमेल सेटिंग्स का पता लगा सकता है और मेजबान प्रणाली के लिए फ्रेमिंग त्रुटि फ्लैग बिट सेट कर सकता है; इस प्रकार की असाधारण स्थिति में, प्राप्त करने वाला यूएआरटी कटे-फटे करेक्टर की अनियमित धारा उत्पन्न करेगा और उन्हें होस्ट सिस्टम में स्थानांतरित कर देता हैं।
-मॉडेम से जुड़े व्यक्तिगत कंप्यूटरों के साथ उपयोग किए जाने वाले विशिष्ट सीरियल पोर्ट आठ डेटा बिट्स, कोई समता और स्टॉप बिट का उपयोग नहीं करते हैं; इस कॉन्फ़िगरेशन के लिए, प्रति सेकंड ASCII वर्णों की संख्या 10 से विभाजित बिट दर के बराबर होती है।
+मॉडेम से जुड़े व्यक्तिगत कंप्यूटरों के साथ उपयोग किए जाने वाले विशिष्ट सीरियल पोर्ट आठ डेटा बिट्स, कोई समता और स्टॉप बिट का उपयोग नहीं करते हैं; इस कॉन्फ़िगरेशन के लिए, प्रति सेकंड ASCII करेक्टर की संख्या 10 से विभाजित बिट दर के बराबर होती है।
-कुछ बहुत कम लागत वाले [[घरेलू कंप्यूटर]] या [[ अंतः स्थापित प्रणालियाँ |अंतः स्थापित प्रणालियाँ]] यूएआरटी के साथ डिस्पेंस करते हैं और इनपुट पोर्ट की स्थिति का नमूना लेने के लिए [[सेंट्रल प्रोसेसिंग यूनिट]] का उपयोग करते हैं या सीधे डेटा ट्रांसमिशन के लिए आउटपुट पोर्ट में हेरफेर करते हैं। जबकि बहुत अधिक CPU-गहन (चूंकि CPU समय महत्वपूर्ण है), UART चिप को इस प्रकार छोड़ा जा सकता है, जिससे धन और स्थान की बचत होती है। तकनीक को [[ बिट पिटाई |बिट पिटाई]] के रूप में जाना जाता है।
+कुछ बहुत कम लागत वाले [[घरेलू कंप्यूटर]] या [[ अंतः स्थापित प्रणालियाँ |अंतः स्थापित प्रणालियाँ]] यूएआरटी के साथ डिस्पेंस करते हैं और इनपुट पोर्ट की स्थिति का प्रमाण लेने के लिए [[सेंट्रल प्रोसेसिंग यूनिट]] का उपयोग करते हैं या सीधे डेटा संचार के लिए आउटपुट पोर्ट में हेरफेर करते हैं। जबकि बहुत अधिक सीपीयू-गहन (चूंकि सीपीयू समय महत्वपूर्ण है), यूएआरटी चिप को इस प्रकार छोड़ा जा सकता है, जिससे धन और स्थान की बचत होती है। इस प्रकार तकनीक को [[ बिट पिटाई |बिट बैंगिग]] के रूप में जाना जाता है।
 == इतिहास ==
-कुछ शुरुआती [[इलेक्ट्रिक टेलीग्राफ]] योजनाओं में अल्फ़ाबेटिक वर्णों को प्रसारित करने के लिए चर-लंबाई वाली दालों ([[मोर्स कोड]] में) और घूर्णन घड़ी तंत्र का उपयोग किया गया था। पहले धारावाहिक संचार उपकरण (निश्चित-लंबाई वाली दालों के साथ) यांत्रिक स्विच (कम्यूटेटर) को घुमा रहे थे। 5, 6, 7, या 8 डेटा बिट्स का उपयोग करते हुए विभिन्न [[अक्षरों को सांकेतिक अक्षरों में बदलना]] टेलीप्रिंटर और बाद में कंप्यूटर बाह्य उपकरणों के रूप में आम हो गए। टेलेटाइपराइटर ने छोटे कंप्यूटर के लिए उत्कृष्ट सामान्य-उद्देश्य I/O उपकरण बनाया।
+कुछ प्रारंभिक [[इलेक्ट्रिक टेलीग्राफ]] योजनाओं में अल्फ़ाबेटिक करेक्टर को प्रसारित करने के लिए चर-लंबाई वाली पल्सेस ([[मोर्स कोड]] में) और घूर्णन घड़ी तंत्र का उपयोग किया गया था। पहले धारावाहिक संचार उपकरण (निश्चित-लंबाई वाली पल्सेस के साथ) यांत्रिक स्विच (कम्यूटेटर) को घुमा रहे थे। 5, 6, 7, या 8 डेटा बिट्स का उपयोग करते हुए विभिन्न [[अक्षरों को सांकेतिक अक्षरों में बदलना]] टेलीप्रिंटर और बाद में कंप्यूटर बाह्य उपकरणों के रूप में साधारण हैं। इस प्रकार टेलेटाइपराइटर ने छोटे कंप्यूटर के लिए उत्कृष्ट सामान्य-उद्देश्य I/O उपकरण बनाया जाता हैं।
-[[डिजिटल उपकरण निगम]] के [[गॉर्डन बेल]] ने [[पीडीपी-1]] से शुरू होने वाले कंप्यूटरों की [[क्रमादेशित डेटा प्रोसेसर]] श्रृंखला के लिए पहला यूएआरटी डिजाइन किया, जिसमें लाइन यूनिट नामक पूरे सर्किट बोर्ड पर कब्जा कर लिया गया।<ref name="comp-eng">C. Gordon Bell, J. Craig Mudge, John E. McNamara, [http://bitsavers.org/pdf/dec/_Books/Bell-ComputerEngineering.pdf ''Computer Engineering: A DEC View of Hardware Systems Design''], Digital Press, 12 May 2014, {{ISBN|1483221105}}, p. 73</ref><ref>{{cite web|last1=Allison|first1=David|title=क्यूरेटर, सूचना प्रौद्योगिकी और समाज विभाग, अमेरिकी इतिहास का राष्ट्रीय संग्रहालय, स्मिथसोनियन इंस्टीट्यूशन|url=http://americanhistory.si.edu/comphist/bell.htm#Inventing%20the%20UART|website=Smithsonian Institution Oral and Video Histories|access-date=14 June 2015}}</ref>
+[[डिजिटल उपकरण निगम]] के [[गॉर्डन बेल]] ने [[पीडीपी-1]] से शुरू होने वाले कंप्यूटरों की [[क्रमादेशित डेटा प्रोसेसर]] श्रृंखला के लिए पहला यूएआरटी डिजाइन किया, जिसमें लाइन यूनिट नामक पूरे परिपथ बोर्ड पर अधिकार कर लिया गया।<ref name="comp-eng">C. Gordon Bell, J. Craig Mudge, John E. McNamara, [http://bitsavers.org/pdf/dec/_Books/Bell-ComputerEngineering.pdf ''Computer Engineering: A DEC View of Hardware Systems Design''], Digital Press, 12 May 2014, {{ISBN|1483221105}}, p. 73</ref><ref>{{cite web|last1=Allison|first1=David|title=क्यूरेटर, सूचना प्रौद्योगिकी और समाज विभाग, अमेरिकी इतिहास का राष्ट्रीय संग्रहालय, स्मिथसोनियन इंस्टीट्यूशन|url=http://americanhistory.si.edu/comphist/bell.htm#Inventing%20the%20UART|website=Smithsonian Institution Oral and Video Histories|access-date=14 June 2015}}</ref>
-बेल के अनुसार, यूएआरटी का मुख्य नवाचार सिग्नल को डिजिटल डोमेन में बदलने के लिए इसका [[नमूनाकरण (सिग्नल प्रोसेसिंग)]] का उपयोग था, जो पिछले सर्किटों की तुलना में अधिक विश्वसनीय समय की अनुमति देता है जो मैन्युअल रूप से समायोजित [[ तनाव नापने का यंत्र |तनाव नापने का यंत्र]] के साथ एनालॉग टाइमिंग डिवाइस का उपयोग करते थे।<ref>''[http://archive.computerhistory.org/resources/text/Oral_History/Bell_Gordon_1/102702036.05.01.pdf Oral History of Gordon Bell]'', 2005, accessed 2015-08-19</ref> वायरिंग, बैकप्लेन और अन्य घटकों की लागत को कम करने के लिए, इन कंप्यूटरों ने हार्डवेयर तारों के बजाय [[सॉफ्टवेयर प्रवाह नियंत्रण]] का भी बीड़ा उठाया।
-डीईसी ने अपने स्वयं के उपयोग के लिए प्रारंभिक एकल-चिप यूएआरटी में लाइन यूनिट डिज़ाइन को संघनित किया।<ref name="comp-eng" />[[ पश्चिमी डिजिटल | पश्चिमी डिजिटल]] ने इसे 1971 के आसपास पहले व्यापक रूप से उपलब्ध सिंगल-चिप UART, WD1402A में विकसित किया। यह इंटीग्रेटेड सर्किट|मीडियम-स्केल इंटीग्रेटेड सर्किट का प्रारंभिक उदाहरण था। [[सिग्नेटिक्स 2650]] परिवार से अन्य लोकप्रिय चिप SCN2651 थी।
+बेल के अनुसार, यूएआरटी का मुख्य नवाचार संकेत को डिजिटल डोमेन में बदलने के लिए इसका [[नमूनाकरण (सिग्नल प्रोसेसिंग)|प्रमाणकरण (संकेत प्रोसेसिंग)]] का उपयोग था, जो पिछले परिपथों की तुलना में अधिक विश्वसनीय समय की अनुमति देता है जो मैन्युअल रूप से समायोजित [[ तनाव नापने का यंत्र |तनाव नापने का यंत्र]] के साथ एनालॉग टाइमिंग उपकरण का उपयोग करते थे।<ref>''[http://archive.computerhistory.org/resources/text/Oral_History/Bell_Gordon_1/102702036.05.01.pdf Oral History of Gordon Bell]'', 2005, accessed 2015-08-19</ref> इस प्रकार वायरिंग, बैकप्लेन और अन्य घटकों की लागत को कम करने के लिए, इन कंप्यूटरों ने हार्डवेयर तारों के अतिरिक्त [[सॉफ्टवेयर प्रवाह नियंत्रण]] का भी बीड़ा उठाया हैं।
-के दशक के शुरुआती UART का उदाहरण [[आईबीएम पर्सनल कंप्यूटर]] के एसिंक्रोनस कम्युनिकेशंस एडेप्टर कार्ड में इस्तेमाल किया जाने वाला [[ राष्ट्रीय सेमीकंडक्टर |राष्ट्रीय सेमीकंडक्टर]] [[8250 UART]] था।<ref>{{cite book |author=<!--Staff writer(s); no by-line.--> |series=Personal Computer Hardware Reference Library |title= Technical Reference 6025008 |url=http://www.minuszerodegrees.net/manuals/IBM_5150_Technical_Reference_6025005_AUG81.pdf |publisher=IBM |pages=2–123 |date=August 1981 }}</ref> 1990 के दशक में, ऑन-चिप बफ़र्स के साथ नए यूएआरटी विकसित किए गए थे। इसने डेटा हानि के बिना और कंप्यूटर से इस तरह के लगातार ध्यान देने की आवश्यकता के बिना उच्च संचरण गति की अनुमति दी। उदाहरण के लिए, लोकप्रिय नेशनल सेमीकंडक्टर [[16550 UART]] में 16-बाइट FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स) है, और इसने 16C550, 16C650, 16C750, और 16C850 सहित कई रूपों को जन्म दिया।
+डीईसी ने अपने स्वयं के उपयोग के लिए प्रारंभिक एकल-चिप यूएआरटी में लाइन यूनिट डिज़ाइन को संघनित किया जाता हैं।<ref name="comp-eng" />[[ पश्चिमी डिजिटल | पश्चिमी डिजिटल]] ने इसे 1971 के आसपास पहले व्यापक रूप से उपलब्ध सिंगल-चिप यूएआरटी, WD1402A में विकसित किया था। इस प्रकार यह इंटीग्रेटेड परिपथ|मीडियम-स्केल इंटीग्रेटेड परिपथ का प्रारंभिक उदाहरण था। [[सिग्नेटिक्स 2650]] परिवार से अन्य लोकप्रिय चिप SCN2651 थी।
-निर्माता के आधार पर, यूएआरटी कार्यों को करने वाले उपकरणों की पहचान करने के लिए विभिन्न शर्तों का उपयोग किया जाता है। [[इंटेल]] ने अपने [[इंटेल 8251]] डिवाइस को प्रोग्रामेबल कम्युनिकेशन इंटरफेस कहा है। [[MOS Technology 6551]] को अतुल्यकालिक संचार इंटरफ़ेस एडेप्टर (ACIA) के नाम से जाना जाता था। सीरियल कम्युनिकेशंस इंटरफेस (SCI) शब्द का पहली बार उपयोग [[ MOTOROLA |MOTOROLA]] में 1975 के आसपास उनके स्टार्ट-स्टॉप एसिंक्रोनस सीरियल इंटरफ़ेस डिवाइस को संदर्भित करने के लिए किया गया था, जिसे अन्य लोग UART कह रहे थे। Zilog ने कई [[Zilog SCC]] या SCCs का निर्माण किया।
+के दशक के प्रारंभिक यूएआरटी का उदाहरण [[आईबीएम पर्सनल कंप्यूटर]] के अतुल्यकालिक संचार एडेप्टर कार्ड में उपयोग किया जाने वाला [[ राष्ट्रीय सेमीकंडक्टर |राष्ट्रीय अर्धचालक]] [[8250 UART|8250 यूएआरटी]] था।<ref>{{cite book |author=<!--Staff writer(s); no by-line.--> |series=Personal Computer Hardware Reference Library |title= Technical Reference 6025008 |url=http://www.minuszerodegrees.net/manuals/IBM_5150_Technical_Reference_6025005_AUG81.pdf |publisher=IBM |pages=2–123 |date=August 1981 }}</ref> 1990 के दशक में, ऑन-चिप बफ़र्स के साथ नए यूएआरटी विकसित किए गए थे। इसने डेटा हानि के बिना और कंप्यूटर से इस समान के लगातार ध्यान देने की आवश्यकता के बिना उच्च संचरण गति की अनुमति दी गई थी। उदाहरण के लिए, लोकप्रिय नेशनल अर्धचालक [[16550 UART|16550 यूएआरटी]] में 16-बाइट फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स) है, और इसने 16C550, 16C650, 16C750, और 16C850 सहित कई रूपों को जन्म दिया हैं।
-के दशक की शुरुआत में, अधिकांश IBM PC संगत कंप्यूटरों ने अपने बाहरी RS-232 COM (हार्डवेयर इंटरफ़ेस) को हटा दिया और [[USB]] पोर्ट का उपयोग किया जो डेटा को तेज़ी से भेज सकता है। उन उपयोगकर्ताओं के लिए जिन्हें अभी भी RS-232 सीरियल पोर्ट की आवश्यकता है, बाहरी USB एडेप्टर | USB-to-UART ब्रिज अब आमतौर पर उपयोग किए जाते हैं। वे USB और UART रूपांतरण करने के लिए हार्डवेयर केबल और चिप को मिलाते हैं। [[सरू सेमीकंडक्टर]] और [[एफटीडीआई]] इन चिप्स के दो महत्वपूर्ण वाणिज्यिक आपूर्तिकर्ता हैं।<ref>{{cite web|url=http://www.ftdichip.com/FTProducts.htm|title=एफटीडीआई उत्पाद|website=www.ftdichip.com|access-date=22 March 2018}}</ref> हालांकि अधिकांश कंप्यूटरों के बाहर उपयोगकर्ताओं के लिए RS-232 पोर्ट अब उपलब्ध नहीं हैं, कई आंतरिक [[प्रोसेसर]] और [[माइक्रोप्रोसेसरों]] ने हार्डवेयर डिजाइनरों को RS-232 या RS-232 या RS- का उपयोग करने वाले अन्य चिप्स या उपकरणों के साथ इंटरफेस करने की क्षमता देने के लिए UART को अपने चिप्स में बनाया है। संचार के लिए 485।
+इस प्रकार के निर्माताओं के अर्धर पर, यूएआरटी कार्यों को करने वाले उपकरणों की पहचान करने के लिए विभिन्न शर्तों का उपयोग किया जाता है। [[इंटेल]] ने अपने [[इंटेल 8251]] उपकरण को प्रोग्रामेबल कम्युनिकेशन इंटरफेस कहा है। इस प्रकार [[MOS Technology 6551|एसओएस टेक्नोलाॅजी 6551]] को अतुल्यकालिक संचार इंटरफ़ेस एडेप्टर (ACIA) के नाम से जाना जाता था। इस प्रकार सीरियल संचार इंटरफेस (SCI) शब्द का पहली बार उपयोग [[ MOTOROLA |मोटोरोला]] में 1975 के आसपास उनके स्टार्ट-स्टॉप अतुल्यकालिक सीरियल इंटरफ़ेस उपकरण को संदर्भित करने के लिए किया गया था, जिसे अन्य लोग यूएआरटी कह रहे थे। इस प्रकार जिलाॅग ने कई [[Zilog SCC|जिलाॅग SCC]] या SCCs का निर्माण किया था।
+के दशक की प्रारंभ में, अधिकांश IBM PC संगत कंप्यूटरों ने अपने बाहरी आरएस-232 COM (हार्डवेयर इंटरफ़ेस) को हटा दिया और [[USB|यूएसबी]] पोर्ट का उपयोग किया जो डेटा को तेज़ी से भेज सकता है। उन उपयोगकर्ताओं के लिए जिन्हें अभी भी आरएस-232 सीरियल पोर्ट की आवश्यकता है, जो बाहरी यूएसबी एडेप्टर या यूएस बी से यूएआरटी ब्रिज अब सामान्यतः उपयोग किए जाते हैं। वे यूएसबी और यूएआरटी रूपांतरण करने के लिए हार्डवेयर केबल और चिप को संयोजित करते हैं। इस प्रकार [[सरू सेमीकंडक्टर|सरू अर्धचालक]] और [[एफटीडीआई]] इन चिप्स के दो महत्वपूर्ण वाणिज्यिक आपूर्तिकर्ता हैं।<ref>{{cite web|url=http://www.ftdichip.com/FTProducts.htm|title=एफटीडीआई उत्पाद|website=www.ftdichip.com|access-date=22 March 2018}}</ref> चूंकि इस प्रकार अधिकांश कंप्यूटरों के बाहर उपयोगकर्ताओं के लिए आरएस-232 पोर्ट अब उपलब्ध नहीं हैं, कई आंतरिक [[प्रोसेसर]] और [[माइक्रोप्रोसेसरों]] ने हार्डवेयर डिजाइनरों को आरएस-232 या आरएस-232 या आरएस- का उपयोग करने वाले अन्य चिप्स या उपकरणों के साथ इंटरफेस करने की क्षमता देने के लिए संचार के लिए 485 यूएआरटी को अपने चिप्स में बनाया है।
 == संरचना ==
-UART में आमतौर पर निम्नलिखित घटक होते हैं:
+यूएआरटी में सामान्यतः निम्नलिखित घटक होते हैं:
-* एक घड़ी जनरेटर, आमतौर पर बिट अवधि के बीच में नमूना लेने की अनुमति देने के लिए बिट दर का गुणक
+* एक घड़ी जनरेटर, सामान्यतः बिट अवधि के बीच में प्रमाण लेने की अनुमति देने के लिए बिट दर का गुणक प्रकट करती हैं
 * इनपुट और आउटपुट शिफ्ट रजिस्टर
 * प्रेषण / नियंत्रण प्राप्त करें
@@ Line 114: / Line 116: @@
 * संचारित/प्राप्त बफ़र्स (वैकल्पिक)
 * सिस्टम डेटा बस बफर (वैकल्पिक)
-* फर्स्ट-इन, फर्स्ट-आउट (FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी (वैकल्पिक)
+* फर्स्ट-इन, फर्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी (वैकल्पिक)
 * तीसरे पक्ष के डीएमए नियंत्रक द्वारा आवश्यक संकेत (वैकल्पिक)
-* एकीकृत बस माहिर डीएमए नियंत्रक (वैकल्पिक)
+* एकीकृत बस संयुक्त डीएमए नियंत्रक (वैकल्पिक)
 == विशेष ट्रांसीवर की स्थिति ==
 === ओवररन त्रुटि ===
-ओवररन एरर तब होता है जब रिसीवर उस कैरेक्टर को प्रोसेस नहीं कर पाता है जो अगले आने से पहले आया था। प्राप्त वर्णों को धारण करने के लिए विभिन्न उपकरणों में अलग-अलग मात्रा में बफर स्थान होता है। इनपुट बफ़र से वर्णों को निकालने के लिए CPU या DMA नियंत्रक को UART की सेवा करनी चाहिए। यदि सीपीयू या डीएमए नियंत्रक यूएआरटी को जल्दी से सेवा नहीं देता है और बफर भर जाता है, तो ओवररन त्रुटि उत्पन्न होगी और आने वाले वर्ण खो जाएंगे।
+ओवररन त्रुटि तब होता है जब रिसीवर उस कैरेक्टर को प्रोसेस नहीं कर पाता है जो अगले आने से पहले आया था। प्राप्त करेक्टर को धारण करने के लिए विभिन्न उपकरणों में अलग-अलग मात्रा में बफर स्थान होता है। इनपुट बफ़र से करेक्टर को निकालने के लिए सीपीयू या डीएमए नियंत्रक को यूएआरटी की सेवा करनी चाहिए। यदि सीपीयू या डीएमए नियंत्रक यूएआरटी को शीघ्रता से सेवा नहीं देता है और बफर भर जाता है, तो ओवररन त्रुटि उत्पन्न होगी और आने वाले करेक्टर विलुप्त कर देंगे।
 === अंडररन त्रुटि ===
-एक अंडररन त्रुटि तब होती है जब यूएआरटी ट्रांसमीटर ने वर्ण भेजना पूरा कर लिया है और ट्रांसमिट बफर खाली है। अतुल्यकालिक मोड में इसे संकेत के रूप में माना जाता है कि कोई त्रुटि के बजाय प्रेषित होने के लिए कोई डेटा नहीं रहता है, क्योंकि अतिरिक्त स्टॉप बिट्स को जोड़ा जा सकता है। यह त्रुटि संकेत आमतौर पर USARTs में पाया जाता है, क्योंकि सिंक्रोनस सिस्टम में अंडररन अधिक गंभीर होता है।
+एक अंडररन त्रुटि तब होती है जब यूएआरटी ट्रांसमीटर ने करेक्टर भेजना पूरा कर लिया है और ट्रांसमिट बफर रिक्त होता है। अतुल्यकालिक मोड में इसे संकेत के रूप में माना जाता है कि कोई त्रुटि के अतिरिक्त प्रेषित होने के लिए कोई डेटा नहीं रहता है, क्योंकि अतिरिक्त स्टॉप बिट्स को जोड़ा जा सकता है। यह त्रुटि संकेत सामान्यतः यूएसएआरटी में पाया जाता है, क्योंकि तुल्यकालिक सिस्टम में अंडररन अधिक गंभीर होता है।
 === फ़्रेमिंग त्रुटि ===
-एक यूएआरटी फ्रेमिंग त्रुटि का पता लगाएगा जब उसे अपेक्षित स्टॉप बिट समय पर स्टॉप बिट नहीं दिखाई देगा। चूंकि प्रारंभ बिट का उपयोग आने वाले चरित्र की शुरुआत की पहचान करने के लिए किया जाता है, इसका समय शेष बिट्स के लिए संदर्भ है। यदि स्टॉप बिट अपेक्षित होने पर डेटा लाइन अपेक्षित स्थिति (उच्च) में नहीं है (डेटा और समता बिट्स की संख्या के अनुसार जिसके लिए UART सेट है), UART फ़्रेमिंग त्रुटि का संकेत देगा। लाइन पर ब्रेक की स्थिति को भी फ्रेमिंग त्रुटि के रूप में संकेतित किया जाता है।
+एक यूएआरटी फ्रेमिंग त्रुटि का पता लगाएगा जब उसे अपेक्षित स्टॉप बिट समय पर स्टॉप बिट नहीं दिखाई देगा। चूंकि प्रारंभ बिट का उपयोग आने वाले करेक्टर की प्रारंभ की पहचान करने के लिए किया जाता है, इसका समय शेष बिट्स के लिए संदर्भ है। यदि स्टॉप बिट अपेक्षित होने पर डेटा लाइन अपेक्षित स्थिति (उच्च) में नहीं है (डेटा और समता बिट्स की संख्या के अनुसार जिसके लिए यूएआरटी सेट है), यूएआरटी फ़्रेमिंग त्रुटि का संकेत देगा। लाइन पर ब्रेक की स्थिति को भी फ्रेमिंग त्रुटि के रूप में संकेतित किया जाता है।
 === समता त्रुटि ===
-समता बिट तब होता है जब एक-बिट की संख्या की [[समता (गणित)]] समता बिट द्वारा निर्दिष्ट संख्या से असहमत होती है। पारेषण त्रुटियों का पता लगाने के लिए अक्सर समता जाँच का उपयोग किया जाता है। समता बिट का उपयोग वैकल्पिक है, इसलिए यह त्रुटि केवल तभी होगी जब समता-जांच सक्षम की गई हो।
+समता बिट तब होता है जब एक-बिट की संख्या की [[समता (गणित)]] समता बिट द्वारा निर्दिष्ट संख्या से असहमत होती है। पारेषण त्रुटियों का पता लगाने के लिए अधिकांशतः समता जाँच का उपयोग किया जाता है। इस प्रकार समता बिट का उपयोग वैकल्पिक है, इसलिए यह त्रुटि केवल तभी होगी जब समता-जांच सक्षम की गई हो।
 === तोड़ हालत ===
-एक ब्रेक की स्थिति तब होती है जब रिसीवर इनपुट अंतरिक्ष (तर्क कम, यानी, '0') स्तर पर कुछ अवधि से अधिक समय तक होता है, आमतौर पर, वर्ण समय से अधिक के लिए। यह अनिवार्य रूप से त्रुटि नहीं है, लेकिन रिसीवर को फ्रेमिंग त्रुटि के साथ सभी शून्य-बिट्स के चरित्र के रूप में दिखाई देता है।
+एक ब्रेक की स्थिति तब होती है जब रिसीवर इनपुट अंतरिक्ष (तर्क कम, अर्ताथ, '0') स्तर पर कुछ अवधि से अधिक समय तक होता है, सामान्यतः, करेक्टर समय से अधिक के लिए। यह अनिवार्य रूप से त्रुटि नहीं है, अपितु रिसीवर को फ्रेमिंग त्रुटि के साथ सभी शून्य-बिट्स के करेक्टर के रूप में दिखाई देता है।
-शब्द विराम वर्तमान लूप सिग्नलिंग से निकला है, जो टेलेटाइपराइटर के लिए इस्तेमाल किया जाने वाला पारंपरिक सिग्नलिंग था। [[वर्तमान परिपथ]] लाइन की स्पेसिंग कंडीशन को करंट फ्लो नहीं होने से दर्शाया जाता है, और बिना करंट फ्लो की बहुत लंबी अवधि अक्सर लाइन में ब्रेक या अन्य फॉल्ट के कारण होती है। कुछ उपकरण ध्यान संकेत के रूप में जानबूझकर अंतरिक्ष स्तर को वर्ण से अधिक समय तक प्रसारित करेंगे। जब सिग्नलिंग दरें बेमेल होती हैं, तो कोई सार्थक वर्ण नहीं भेजा जा सकता है, लेकिन बेमेल रिसीवर का ध्यान कुछ करने के लिए लंबा ब्रेक सिग्नल उपयोगी तरीका हो सकता है (जैसे खुद को रीसेट करना)। कई सिग्नलिंग दरों पर डायल-इन एक्सेस का समर्थन करने के लिए कंप्यूटर सिस्टम सिग्नलिंग दर को बदलने के अनुरोध के रूप में लंबे ब्रेक स्तर का उपयोग कर सकते हैं। [[DMX512]] DMX512#प्रोटोकॉल नए पैकेट की शुरुआत का संकेत देने के लिए ब्रेक स्थिति का उपयोग करता है।
+शब्द विराम धारा लूप संकेतिंग से निकला है, जो टेलेटाइपराइटर के लिए उपयोग किया जाने वाला पारंपरिक संकेतिंग था। इस प्रकार [[वर्तमान परिपथ|धारा परिपथ]] लाइन की स्पेसिंग कंडीशन को विद्युत धारा के प्रवाह नहीं होने से दर्शाया जाता है, और बिना विद्युत धारा प्रवाह की बहुत लंबी अवधि अधिकांशतः लाइन में ब्रेक या अन्य फॉल्ट के कारण होती है। इस प्रकार कुछ उपकरण ध्यान संकेत के रूप में इसे क्षेत्रीय स्तर के लिए इस करेक्टर से अधिक समय तक प्रसारित करेंगे। इस प्रकार जब संकेतिंग दरें बेमेल होती हैं, तो कोई सार्थक करेक्टर नहीं भेजा जा सकता है, अपितु बेमेल रिसीवर का ध्यान कुछ करने के लिए लंबा ब्रेक संकेत उपयोगी तरीका हो सकता है, जैसे खुद को रीसेट करना इसका प्रमुख उदाहरण हैं। इस प्रकार कई संकेतिंग दरों पर डायल-इन एक्सेस का समर्थन करने के लिए कंप्यूटर सिस्टम संकेतिंग दर को बदलने के अनुरोध के रूप में लंबे ब्रेक स्तर का उपयोग कर सकते हैं। [[DMX512]]  प्रोटोकॉल नए पैकेट की प्रारंभ का संकेत देने के लिए ब्रेक स्थिति का उपयोग करता है।
 == यूएआरटी मॉडल ==
-एक दोहरी UART, या DUART, दो UART को चिप में जोड़ती है। इसी तरह, चौगुनी UART या QUART, चार UART को पैकेज में जोड़ती है, जैसे कि NXP 28L194। ऑक्टल UART या OCTART आठ UART को पैकेज में जोड़ता है, जैसे [[Exar Corporation]] XR16L788 या NXP SCC2698।
+एक दोहरी यूएआरटी, या Dयूएआरटी, दो यूएआरटी को चिप में जोड़ती है। इसी समान, चौगुनी यूएआरटी या क्यूयूएआरटी, चार यूएआरटी को पैकेज में जोड़ती है, जैसे कि NXP 28L194 इत्यादि। ऑक्टल यूएआरटी या OCTART आठ यूएआरटी को पैकेज में जोड़ता है, जैसे [[Exar Corporation|एक्सार कार्पोरेशन]] XR16L788 या NXP SCC2698 इत्यादि।
 {| class="wikitable"
 |-
-! Model !! Description
+! माॅडल !! विवरण
 |-
 | WD1402A
-| The first single-chip UART on general sale. Introduced about 1971. Compatible chips included the Fairchild TR1402A and the General Instruments AY-5-1013.<ref>''[http://retrocmp.com/how-tos/interfacing-to-a-pdp-1105/143-interfacing-with-a-pdp-1105-the-uart Interfacing with a PDP-11/05: the UART]'', blinkenbone.com, accessed 2015-08-19</ref>
+| सामान्य बिक्री पर पहली सिंगल-चिप यूएआरटी को 1971 के बारे में प्रस्तुत किया गया हैं। संगत चिप्स में फेयरचाइल्ड TR1402A और सामान्य उपकरण AY-5-1013 प्रस्तुत थे।<ref>''[http://retrocmp.com/how-tos/interfacing-to-a-pdp-1105/143-interfacing-with-a-pdp-1105-the-uart Interfacing with a PDP-11/05: the UART]'', blinkenbone.com, accessed 2015-08-19</ref>
 |-
-| Exar XR21V1410
+| एक्सार XR21V1410
 |
 |-
@@ Line 156: / Line 158: @@
 |-
 | Zilog Z8440
-| [[Universal synchronous and asynchronous receiver-transmitter]] (USART). 2000&nbsp;kbit/s. Async, <!--IBM-->[[Binary Synchronous Communications|Bisync]], [[Synchronous Data Link Control|SDLC]], [[High-Level Data Link Control|HDLC]], <!--CCITT-->[[X.25]]. [[Cyclic redundancy check|CRC]]. 4-byte RX buffer. 2-byte TX buffer. Provides signals needed by a third party [[Direct memory access|DMA]] controller to perform DMA transfers.<ref name="zilog_com-ps0183">{{cite web|title=Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller|url=http://www.zilog.com/docs/z80/ps0183.pdf}} 090529 zilog.com</ref>
+| सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएसएआरटी) को 2000 केबीटी/एस या Async,  Bisync, SDLC, HDLC,  X.25। सीआरसी। 4-बाइट आरएक्स बफर। 2-बाइट TX बफर का उपयोग करते हैं। डीएमए ट्रांसफर करने के लिए तीसरे पक्ष के डीएमए नियंत्रक के लिए आवश्यक संकेत प्रदान करता है।<ref name="zilog_com-ps0183">{{cite web|title=Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller|url=http://www.zilog.com/docs/z80/ps0183.pdf}} 090529 zilog.com</ref>
 |-
 | [[Zilog SCC|Z8530/Z85C30]]
-| This USART has a 3-byte receive buffer and a 1-byte transmit buffer. It has hardware to accelerate the processing of HDLC and SDLC. The CMOS version (Z85C30) provides signals to allow a third party DMA controller to perform DMA transfers. It can do asynchronous, byte level synchronous, and bit level synchronous communications.<ref>{{cite web|url=http://www.zilog.com/docs/serial/PS0117.pdf|title=Zilog Document Download|website=www.zilog.com|access-date=22 March 2018}}</ref>
+| इस यूएसएआरटी में 3-बाइट प्राप्त बफर और 1-बाइट संचार बफर है। इसमें एचडीएलसी और एसडीएलसी के प्रसंस्करण में तेजी लाने के लिए हार्डवेयर है। CMOS संस्करण (Z85C30) तीसरे पक्ष के डीएमए नियंत्रक को डीएमए स्थानान्तरण करने की अनुमति देने के लिए संकेत प्रदान करता है। यह अतुल्यकालिक, बाइट स्तर तुल्यकालिक और बिट स्तर तुल्यकालिक संचार कर सकता है।<ref>{{cite web|url=http://www.zilog.com/docs/serial/PS0117.pdf|title=Zilog Document Download|website=www.zilog.com|access-date=22 March 2018}}</ref>
 |-
 | [[8250 UART|8250]]
-|rowspan="6"| Obsolete with 1-byte buffers. These UARTs' maximum standard serial port speed is 9600&nbsp;bits per second if the operating system has a 1 millisecond [[interrupt latency]]. 8250 UARTs were used in the [[IBM 5150|IBM PC 5150]] and IBM PC/XT, while the 16450 UART were used in [[IBM PC/AT]]-series computers. The 8251 has USART capability.
+|rowspan="6"| 1-बाइट बफ़र्स के साथ अप्रचलित हैं। यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है, तो इस प्रकार ये यूएआरटी की अधिकतम मानक सीरियल पोर्ट गति 9600 बिट प्रति सेकंड है। आईबीएम पीसी 5150 और आईबीएम पीसी/एक्सटी में 8250 यूएआरटी का उपयोग किया गया था, जबकि 16450 यूएआरटी का उपयोग आईबीएम पीसी/एटी-सीरीज़ कंप्यूटरों में किया गया था। 8251 में यूएसएआरटी क्षमता है।
 |-
 | [[Intel 8251|8251]]
@@ Line 175: / Line 177: @@
 |-
 | 82510
-| This UART allows asynchronous operation up to 288&nbsp;kbit/s, with two independent four-byte FIFOs. It was produced by Intel at least from 1993 to 1996, and Innovastic Semiconductor has a 2011 Data Sheet for IA82510.
+| यह यूएआरटी दो स्वतंत्र चार-बाइट फिफो के साथ 288 किलोबिट प्रति सेकेंड तक अतुल्यकालिक संचालन की अनुमति देता है। यह इंटेल द्वारा कम से कम 1993 से 1996 तक निर्मित किया गया था, और इनोवैस्टिक अर्धचालक के पास IA82510 के लिए 2011 डेटा शीट है।
 |-
 | [[16550 UART|16550]]
-| This UART's FIFO is broken, so it cannot safely run any faster than the 16450 UART. The 16550A and later versions fix this bug.
+| यह यूएआरटी का फीफो टूटा हुआ है, इसलिए यह 16450 यूएआरटी से अधिक सुरक्षित रूप से नहीं चल सकता है। 16550A और बाद के संस्करण इस बग को ठीक करते हैं।
 |-
 | [[16550 UART|16550A]]
-|rowspan="2"| This UART has 16-byte FIFO buffers. Its receive interrupt trigger levels can be set to 1, 4, 8, or 14 characters. Its maximum standard serial port speed if the operating system has a 1 millisecond interrupt latency is 128&nbsp;kbit/s. Systems with lower interrupt latencies or with DMA controllers could handle higher baud rates. This chip can provide signals that are needed to allow a DMA controller to perform DMA transfers to and from the UART if the DMA mode this UART introduces is enabled.<ref name="cs_utk_edu-mswin_serial_faq">{{cite web|title=FAQ: The 16550A UART & TurboCom drivers 1994|url=ftp://ftp.cs.utk.edu/pub/shuford/terminal/mswin_serial_faq.txt|access-date=January 16, 2016}}</ref> It was introduced by National Semiconductor, which has been sold to Texas Instruments. National Semiconductor claimed that this UART could run at up to 1.5&nbsp;Mbit/s.
+|rowspan="2"| इस यूएआरटी में 16-बाइट फीफो बफ़र्स हैं। इसके रिसीव इंटरप्ट ट्रिगर लेवल को 1, 4, 8 या 14 कैरेक्टर पर सेट किया जा सकता है। यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है तो इसकी अधिकतम मानक सीरियल पोर्ट गति 128 किलोबिट प्रति सेकेंड है। इस प्रकार कम इंटरप्ट लेटेंसी या डीएमए नियंत्रक वाले सिस्टम उच्च बॉड दरों को संभाल सकते हैं। यह चिप संकेत प्रदान कर सकती है जो एक डीएमए नियंत्रक को यूएआरटी में और यूएआरटी से डीएमए ट्रांसफर करने की अनुमति देने के लिए आवश्यक हैं यदि डीएमए मोड यह यूएआरटी प्रस्तुत करता है सक्षम है।<ref name="cs_utk_edu-mswin_serial_faq">{{cite web|title=FAQ: The 16550A UART & TurboCom drivers 1994|url=ftp://ftp.cs.utk.edu/pub/shuford/terminal/mswin_serial_faq.txt|access-date=January 16, 2016}}</ref>यह नेशनल अर्धचालक द्वारा प्रस्तुत किया गया था, जिसे टेक्सास इंस्ट्रूमेंट्स को बेच दिया गया है। नेशनल अर्धचालक ने आशय किया कि यह यूएआरटी 1.5 मेगाबिट प्रति सेकेंड तक चल सकता है।
 |-
 | 16C552
 |-
-| 16650 || This UART was introduced by Startech Semiconductor which is now owned by Exar Corporation and is not related to Startech.com. Early versions have a broken FIFO buffer and therefore cannot safely run any faster than the 16450 UART.<ref>{{cite web |url=http://www.mail-archive.com/linux-serial@vger.rutgers.edu/msg00065.html |title=Re: Serial communication with the 16650 |last1=T'so |first1=Theodore Y. |date=January 23, 1999 |website=The Mail Archive |access-date=June 2, 2013}}</ref> Versions of this UART that were not broken have 32-character FIFO buffers and could function at standard serial port speeds up to 230.4&nbsp;kbit/s if the operating system has a 1 millisecond interrupt latency. Current versions of this UART by Exar claim to be able to handle up to 1.5&nbsp;Mbit/s. This UART introduces the Auto-RTS and Auto-CTS features in which the RTS# signal is controlled by the UART to signal the external device to stop transmitting when the UART's buffer is full to or beyond a user-set trigger point and to stop transmitting to the device when the device drives the CTS# signal high (logic 0).
+| 16650 || यह यूएआरटी Startech अर्धचालक द्वारा प्रस्तुत किया गया था जो अब एक्सार कार्पोरेशन के स्वामित्व में है और यह Startech.com से संबंधित नहीं है। प्रारंभिक संस्करणों में एक टूटा हुआ फीफो बफर है और इसलिए 16450 यूएआरटी से सुरक्षित रूप से नहीं चल सकता है।<ref>{{cite web |url=http://www.mail-archive.com/linux-serial@vger.rutgers.edu/msg00065.html |title=Re: Serial communication with the 16650 |last1=T'so |first1=Theodore Y. |date=January 23, 1999 |website=The Mail Archive |access-date=June 2, 2013}}</ref> इस यूएआरटी के संस्करण जो टूटे नहीं थे, उनमें 32-वर्ण फीफो बफ़र्स हैं और यदि ऑपरेटिंग सिस्टम में 1 मिलीसेकंड की रुकावट विलंबता है, तो यह 230.4 किलोबिट प्रति सेकेंड तक मानक सीरियल पोर्ट गति पर कार्य कर सकता है। एक्सार द्वारा इस यूएआरटी के वर्तमान संस्करण 1.5 मेगाबिट प्रति सेकेंड तक संभालने में सक्षम होने का आशय करते हैं। यह यूएआरटी ऑटो-आरटीएस और ऑटो-सीटीएस सुविधाओं का परिचय देता है जिसमें आरटीएस संकेत को यूएआरटी द्वारा नियंत्रित किया जाता है जिससे कि जब यूएआरटी का बफर उपयोगकर्ता-सेट ट्रिगर बिंदु पर या उससे आगे भर जाए और संचारण बंद हो जाए तो बाहरी उपकरण को ट्रांसमिट करना बंद कर दिया जाए। इस प्रकार के उपकरण के लिए जब उपकरण सीटीएस संकेत हाई (तर्क 0) चलाता है।
 |-
-| 16750 || 64-byte buffers. This UART can handle a maximum standard serial port speed of 460.8&nbsp;kbit/s if the maximum interrupt latency is 1&nbsp;millisecond. This UART was introduced by Texas Instruments. TI claims that early models can run up to 1&nbsp;Mbit/s, and later models in this series can run up to 3&nbsp;Mbit/s.
+| 16750 || 64-बाइट बफ़र्स। यह यूएआरटी 460.8 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी टेक्सास इंस्ट्रूमेंट्स द्वारा प्रस्तुत किया गया था। टीआई का आशय है कि प्रारंभिक मॉडल 1 मेगाबिट प्रति सेकेंड तक चल सकते हैं, और इस श्रृंखला के बाद के मॉडल 3 मेगाबिट प्रति सेकेंड तक चल सकते हैं।
 |-
 | 16850
-|rowspan="2"| 128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6&nbsp;kbit/s if the maximum interrupt latency is 1&nbsp;millisecond. This UART was introduced by Exar Corporation. Exar claims that early versions can run up to 2&nbsp;Mbit/s, and later versions can run up to 2.25&nbsp;Mbit/s depending on the date of manufacture.
+|rowspan="2"| 128-बाइट बफ़र्स यह यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी एक्सार कॉर्पोरेशन द्वारा प्रस्तुत किया गया था। एक्सार का आशय है कि प्रारंभिक संस्करण 2 मेगाबिट प्रति सेकेंड तक चल सकते हैं, और बाद के संस्करण निर्माण की तारीख के अर्धर पर 2.25 मेगाबिट प्रति सेकेंड तक चल सकते हैं।
 |-
 | 16C850
 |-
 | 16950
-| rowspan="2"|128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6&nbsp;kbit/s if the maximum interrupt latency is 1 millisecond. This UART supports 9-bit characters in addition to the 5- to 8-bit characters that other UARTs support. This was introduced by Oxford Semiconductor, which is now owned by PLX Technology. Oxford/PLX claims that this UART can run up to 15&nbsp;Mbit/s. PCI Express variants by Oxford/PLX are integrated with a first party bus mastering PCIe DMA controller. This DMA controller uses the UART's DMA mode signals that were defined for the 16550. The DMA controller requires the CPU to set up each transaction and poll a status register after the transaction is started to determine if the transaction is done. Each DMA transaction can transfer between 1 and 128 bytes between a memory buffer and the UART. PCI Express variants can also allow the CPU to transfer data between itself and the UART with 8-, 16-, or 32-bit transfers when using programmed I/O.
+| rowspan="2"|128-बाइट बफ़र्स के लिए इस प्रकार यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी अन्य यूएआरटी द्वारा समर्थित 5- से 8-बिट वर्णों के अतिरिक्त 9-बिट वर्णों का समर्थन करता है। इस प्रकार यह ऑक्सफोर्ड अर्धचालक द्वारा प्रस्तुत किया गया था, जो अब पीएलएक्स टेक्नोलॉजी के स्वामित्व में है। ऑक्सफोर्ड/पीएलएक्स का आशय है कि यह यूएआरटी 15 एमबिट/सेकंड तक चल सकता है। इस प्रकार ऑक्सफोर्ड/पीएलएक्स द्वारा पीसीआई एक्सप्रेस संस्करण पीसीआईई डीएमए नियंत्रक में महारत हासिल करने वाली पहली पार्टी बस के साथ एकीकृत हैं। यह डीएमए नियंत्रक यूएआरटी के डीएमए मोड संकेतों का उपयोग करता है जो 16550 के लिए परिभाषित किए गए थे। इस प्रकार डीएमए नियंत्रक को प्रत्येक लेनदेन को सेट करने के लिए सीपीयू की आवश्यकता होती है और लेन-देन शुरू होने के बाद यह निर्धारित करने के लिए कि क्या लेन-देन पूरा हो गया है, एक स्थिति रजिस्टर का चुनाव करें। प्रत्येक डीएमए लेनदेन मेमोरी बफर और यूएआरटी के बीच 1 और 128 बाइट्स के बीच स्थानांतरित हो सकता है। प्रोग्राम किए गए I/O का उपयोग करते समय पीसीआई एक्सप्रेस वेरिएंट CPU को 8-, 16-, या 32-बिट स्थानान्तरण के साथ स्वयं और यूएआरटी के बीच डेटा स्थानांतरित करने की अनुमति दे सकता है।
 |-
 | 16C950
 |-
 | 16954
-| rowspan="2"|Quad-port version of the 16950/16C950. 128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6&nbsp;kbit/s if the maximum interrupt latency is 1 millisecond. This UART supports 9-bit characters in addition to the 5–8&nbsp;bit characters that other UARTs support. This was introduced by Oxford Semiconductor, which is now owned by PLX Technology. Oxford/PLX claims that this UART can run up to 15&nbsp;Mbit/s. PCI Express variants by Oxford/PLX are integrated with a first party bus mastering PCIe DMA controller. This DMA controller is controlled by the UART's DMA mode signals that were defined for the 16550. The DMA controller requires the CPU to set up each transaction and poll a status register after the transaction is started to determine if the transaction is done. Each DMA transaction can transfer between 1 and 128 bytes between a memory buffer and the UART. PCI Express variants can also allow the CPU to transfer data between itself and the UART with 8-, 16-, or 32-bit transfers when using programmed I/O.
+| rowspan="2"|16950/16C950 का क्वाड-पोर्ट संस्करण। 128-बाइट बफ़र्स। यह यूएआरटी 921.6 किलोबिट प्रति सेकेंड की अधिकतम मानक सीरियल पोर्ट गति को नियंत्रित कर सकता है यदि अधिकतम व्यवधान विलंबता 1 मिलीसेकंड है। यह यूएआरटी अन्य यूएआरटी द्वारा समर्थित 5-8 बिट वर्णों के अतिरिक्त 9-बिट वर्णों का समर्थन करता है। यह ऑक्सफोर्ड अर्धचालक द्वारा प्रस्तुत किया गया था, जो अब पीएलएक्स टेक्नोलॉजी के स्वामित्व में है। ऑक्सफोर्ड/पीएलएक्स का आशय है कि यह यूएआरटी 15 एमबिट/सेकंड तक चल सकता है। ऑक्सफोर्ड/पीएलएक्स द्वारा पीसीआई एक्सप्रेस संस्करण पीसीआईई डीएमए नियंत्रक में महारत हासिल करने वाली पहली पार्टी बस के साथ एकीकृत हैं। इस डीएमए नियंत्रक को यूएआरटी के डीएमए मोड संकेत द्वारा नियंत्रित किया जाता है जो 16550 के लिए परिभाषित किए गए थे। डीएमए नियंत्रक को प्रत्येक लेनदेन को सेट करने के लिए सीपीयू की आवश्यकता होती है और लेन-देन शुरू होने के बाद यह निर्धारित करने के लिए कि क्या लेन-देन पूरा हो गया है, एक स्थिति रजिस्टर की आवश्यकता होती है। प्रत्येक डीएमए लेनदेन मेमोरी बफर और यूएआरटी के बीच 1 और 128 बाइट्स के बीच स्थानांतरित हो सकता है। प्रोग्राम किए गए I/O का उपयोग करते समय पीसीआई एक्सप्रेस वेरिएंट CPU को 8-, 16-, या 32-बिट स्थानान्तरण के साथ स्वयं और यूएआरटी के बीच डेटा स्थानांतरित करने की अनुमति दे सकता है।
 |-
 | 16C954
 |-
-| 16C1550/16C1551||UART with 16-byte FIFO buffers. Up to 1.5&nbsp;Mbit/s. The ST16C155X is not compatible with the industry standard 16550 and will not work with the standard serial port driver in Microsoft Windows.
+| 16C1550/16C1551||16-बाइट फीफो बफ़र्स के साथ यूएआरटी। 1.5 एमबीटी/एस तक। ST16C155X उद्योग मानक 16550 के साथ संगत नहीं है और माइक्रोसाॅफ्ट Windows में मानक सीरियल पोर्ट ड्राइवर के साथ कार्य नहीं करेगा।
 |-
-| 16C2450||Dual UART with 1-byte FIFO buffers.
+| 16C2450||1-बाइट फिफो बफ़र्स के साथ डुअल यूएआरटी।
 |-
-| 16C2550||Dual UART with 16-byte FIFO buffers. Pin-to-pin and functional compatible to 16C2450. Software compatible with INS8250 and NS16C550.
+| 16C2550||16-बाइट फिफो बफ़र्स के साथ डुअल यूएआरटी। पिन-टू-पिन और कार्यात्मक 16C2450 के अनुकूल। सॉफ्टवेयर INS8250 और NS16C550 के साथ संगत है।
 |-
 | SCC2691
-|rowspan="2"|Currently produced by [[NXP]], the 2691<ref name="nxp_SCC2691" /> is a single channel UART that also includes a programmable counter/timer. The 2691 has a single-byte transmitter holding register and a 4-byte receive [[FIFO (computing and electronics)|FIFO]]. Maximum standard speed of the 2692 is 115.2&nbsp;kbit/s.
+|rowspan="2"|वर्तमान में NXP द्वारा निर्मित,<ref name="nxp_SCC2691" /> 2691 एक एकल चैनल यूएआरटी है जिसमें एक प्रोग्रामेबल काउंटर/टाइमर भी सम्मिलित है। 2691 में सिंगल-बाइट ट्रांसमीटर होल्डिंग रजिस्टर है और 4-बाइट फीफो प्राप्त करता है। 2692 की अधिकतम मानक गति 115.2 किलोबिट प्रति सेकेंड है।
+L91 2691 का ऊपर की ओर संगत संस्करण है, जिसमें चयन योग्य 8- या 16-बाइट ट्रांसमीटर और रिसीवर फिफोs, विस्तारित डेटा दरों के लिए उत्तम समर्थन और तेज बस टाइमिंग विशेषताओं की विशेषता है, जो उपकरण को उच्च प्रदर्शन माइक्रोप्रोसेसरों के उपयोग के लिए अधिक उपयुक्त बनाता है।
-The 28L91 is an upwardly compatible version of the 2691, featuring selectable 8- or 16-byte transmitter and receiver FIFOs, improved support for extended data rates, and faster bus timing characteristics, making the device more suitable for use with high performance microprocessors.
+और 28L91 दोनों को TIA-422 और TIA-485 मोड में भी संचालित किया जा सकता है, और इस प्रकार गैर-मानक डेटा दरों का समर्थन करने के लिए प्रोग्राम भी किया जा सकता है। उपकरण PDIP-40, PLCC-44 और 44 पिन QFP पैकेज में निर्मित होते हैं, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल होते हैं। उन्हें 65C02 और 65C816 बसों के लिए भी सफलतापूर्वक अनुकूलित किया गया है। 28L91 3.3 या 5 वोल्ट पर कार्य करेगा।
-Both the 2691 and 28L91 may also be operated in [[RS-422|TIA-422]] and [[RS-485|TIA-485]] modes, and may also be programmed to support non-standard data rates. The devices are produced in PDIP-40, PLCC-44 and 44 pin QFP packages, and are readily adaptable to both [[Motorola 68000 family|Motorola]] and [[x86|Intel]] buses. They have also been successfully adapted to the [[65C02]] and [[65C816]] buses. The 28L91 will operate on 3.3 or 5 volts.
 |-
 | SCC28L91
 |-
 | SCC2692
-| rowspan="3"|Currently produced by NXP, these devices are dual UARTs (DUART), consisting of two communications channels, associated control registers and one counter/timer. Each communication channel is independently programmable and supports independent transmit and receive data rates.
+| rowspan="3"|वर्तमान में NXP द्वारा निर्मित, ये उपकरण दोहरे यूएर्ट्स (DUEERT) हैं, जिनमें दो संचार चैनल, संबद्ध नियंत्रण रजिस्टर और एक काउंटर/टाइमर सम्मिलित हैं। प्रत्येक संचार चैनल स्वतंत्र रूप से प्रोग्राम करने योग्य है और स्वतंत्र प्रेषण और डेटा दरों को प्राप्त करने का समर्थन करता है।
+में प्रत्येक चैनल के लिए एकल-बद्ध निजीकृत रजिस्टर और 4-बाइट प्राप्तकर्ता फिफो है। इस प्रकार 2692 के दोनों चैनलों की अधिकतम मानक गति 115.2 किलोबिट प्रति सेकेंड है। इस प्रकार 26C92 2692 का ऊपर की ओर संगत संस्करण है, जिसमें दोनों चैनलों पर निरंतर द्वि-दिशात्मक अतुल्यकालिक संचरण (CBAT) के समय उत्तम प्रदर्शन के लिए 8-बाइट ट्रांसमीटर और रिसीवर फिफो हैं। इस प्रकार 230.4 किलोबिट प्रति सेकेंड की अधिकतम मानक गति। 26C92 भाग संख्या में अक्षर C का निर्माण प्रक्रिया से कोई लेना-देना नहीं है; सभी एनएक्सपी यूएआरटी सीएमओएस उपकरण हैं।
-The 2692 has a single-byte transmitter holding register and a 4-byte receiver [[FIFO (computing and electronics)|FIFO]] for each channel. Maximum standard speed of both of the 2692's channels is 115.2&nbsp;kbit/s.
-The 26C92 is an upwardly compatible version of the 2692, with 8-byte transmitter and receiver FIFOs for improved performance during continuous bi-directional asynchronous transmission (CBAT) on both channels at the maximum standard speed of 230.4&nbsp;kbit/s. The letter '''C''' in the 26C92 part number has nothing to do with the fabrication process; all NXP UARTs are [[CMOS]] devices.
-The 28L92 is an upwardly compatible version of the 26C92, featuring selectable 8- or 16-byte transmitter and receiver FIFOs, improved support for extended data rates, and faster bus timing characteristics, making the device more suitable for use with high performance microprocessors.
+L92 26C92 का ऊपर की ओर संगत संस्करण है, जिसमें चयन योग्य 8- या 16-बाइट ट्रांसमीटर और रिसीवर फिफो, विस्तारित डेटा दरों के लिए उत्तम समर्थन, और तेज बस टाइमिंग विशेषताओं की विशेषता है, जो उपकरण को उच्च प्रदर्शन माइक्रोप्रोसेसरों के उपयोग के लिए अधिक उपयुक्त बनाता है।
-The 2692, 26C92 and 28L92 may be operated in TIA-422 and TIA-485 modes, and may also be programmed to support non-standard data rates. The devices are produced in PDIP-40, PLCC-44 and 44 pin QFP packages, and are readily adaptable to both Motorola and Intel buses. They have also been successfully adapted to the 65C02 and 65C816 buses. The 28L92 will operate on 3.3 or 5 volts.
+, 26C92 और 28L92 को TIA-422 और TIA-485 मोड में संचालित किया जा सकता है, और गैर-मानक डेटा दरों का समर्थन करने के लिए प्रोग्राम भी किया जा सकता है। उपकरण PDIP-40, PLCC-44 और 44 पिन QFP पैकेज में निर्मित होते हैं, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल होते हैं। उन्हें 65C02 और 65C816 बसों के लिए भी सफलतापूर्वक अनुकूलित किया गया है। 28L92 3.3 या 5 वोल्ट पर कार्य करेगा।
 |-
 | SC26C92
@@ Line 234: / Line 232: @@
 | SC28L92
 |-
-| SCC28C94||Currently produced by NXP, the 28C94 quadruple UART (QUART) is functionally similar to a pair of SCC26C92 DUARTs mounted in a common package, with the addition of an arbitrated interrupt system for efficient processing during periods of intense channel activity. Some additional signals are present to support the interrupt management features and the auxiliary input/output pins are arranged differently than those of the 26C92. Otherwise, the programming model for the 28C94 is similar to that of the 26C92, requiring only minor code changes to fully utilize all features. The 28C94 supports a maximum standard speed of 230.4&nbsp;kbit/s, is available in a PLCC-52 package, and is readily adaptable to both Motorola and Intel buses. It has also been successfully adapted to the 65C816 bus.
+| SCC28C94||वर्तमान में NXP द्वारा उत्पादित, 28C94 चौगुनी यूएआरटी (क्यूएआरटी) कार्यात्मक रूप से एक सामान्य पैकेज में लगे SCC26C92 ड्यूएआरटी की जोड़ी के समान है, जिसमें गहन चैनल गतिविधि की अवधि के समय कुशल प्रसंस्करण के लिए एक आर्बिट्रेट इंटरप्ट सिस्टम सम्मिलित है। व्यवधान प्रबंधन सुविधाओं का समर्थन करने के लिए कुछ अतिरिक्त संकेत सम्मिलित हैं और सहायक इनपुट/आउटपुट पिन 26C92 की तुलना में अलग समान से व्यवस्थित हैं। अन्यथा, 28C94 के लिए प्रोग्रामिंग मॉडल 26C92 के समान है, जिसमें सभी सुविधाओं का पूर्ण उपयोग करने के लिए केवल मामूली कोड परिवर्तन की आवश्यकता होती है। 28C94 230.4 किलोबिट प्रति सेकेंड की अधिकतम मानक गति का समर्थन करता है, जो PLCC-52 पैकेज में उपलब्ध है, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। इसे 65C816 बस में भी सफलतापूर्वक अनुकूलित किया गया है।
 |-
-| SCC2698B||Currently produced by NXP, the 2698 octal UART (OCTART) is essentially four SCC2692 DUARTs in a single package. Specifications are the same as the SCC2692 (not the SCC26C92). Due to the lack of transmitter FIFOs and the small size of the receiver FIFOs, the 2698 can cause an interrupt "storm" if all channels are simultaneously engaged in continuous bi-directional communication. The device is produced in PDIP-64 and PLCC-84 packages, and is readily adaptable to both Motorola and Intel buses. The 2698 has also been successfully adapted to the 65C02 and 65C816 buses.
+| SCC2698B||वर्तमान में NXP द्वारा निर्मित, 2698 ऑक्टल यूएआरटी (OCTART) अनिवार्य रूप से एक पैकेज में चार SCC2692 ड्यूएर्ट्स है। विनिर्देश SCC2692 (SCC26C92 नहीं) के समान हैं। ट्रांसमीटर फिफोs की कमी और रिसीवर फिफोs के छोटे आकार के कारण, 2698 एक बाधा "तूफान" उत्पन्न कर सकता है यदि सभी चैनल एक साथ निरंतर द्वि-दिशात्मक संचार में लगे हुए हैं। उपकरण PDIP-64 और PLCC-84 पैकेज में तैयार किया गया है, और इस प्रकार मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। इस प्रकार 2698 को सफलतापूर्वक 65C02 और 65C816 बसों के लिए अनुकूलित किया गया है।
 |-
-| SCC28L198||Currently produced by NXP, the 28L198 OCTART is essentially an upscaled enhancement of the SCC28C94 QUART described above, with eight independent communications channels, as well as an arbitrated interrupt system for efficient processing during periods of intense channel activity. The 28L198 supports a maximum standard speed of 460.8&nbsp;kbit/s, is available in PLCC-84 and LQFP-100 packages, and is readily adaptable to both Motorola and Intel buses. The 28L198 will operate on 3.3 or 5 volts.
+| SCC28L198||वर्तमान में NXP द्वारा निर्मित, 28L198 OCTART अनिवार्य रूप से ऊपर वर्णित SCC28C94 QUEERT का उन्नत संवर्द्धन है, जिसमें आठ स्वतंत्र संचार चैनल हैं, साथ ही तीव्र चैनल गतिविधि की अवधि के समय कुशल प्रसंस्करण के लिए एक मध्यस्थता प्रणाली भी है। इस प्रकार 28L198 460.8 किलोबिट प्रति सेकेंड की अधिकतम मानक गति का समर्थन करता है, PLCC-84 और LQFP-100 पैकेज में उपलब्ध है, और मोटोरोला और इंटेल दोनों बसों के लिए आसानी से अनुकूल है। 28L198 3.3 या 5 वोल्ट पर कार्य करेगा।
 |-
-| [[Zilog SCC|Z85230]] || Synchronous/Asynchronous modes (USART),<ref>{{cite web |author1=Zilog |title=SCC/ESCC User Manual UM010901-0601 |url=http://data.leocom.kr/datasheets/207906_91825.pdf |website=leocom.kr |access-date=13 May 2023}}</ref> 2 ports. Provides signals needed by a third party DMA controller needed to perform DMA transfers. 4-byte buffer to send, 8-byte buffer to receive per channel. SDLC/HDLC modes. 5&nbsp;Mbit/s in synchronous mode.
+| [[Zilog SCC|Z85230]] || तुल्यकालिक/अतुल्यकालिक मोड (यूएसएआरटी),<ref>{{cite web |author1=Zilog |title=SCC/ESCC User Manual UM010901-0601 |url=http://data.leocom.kr/datasheets/207906_91825.pdf |website=leocom.kr |access-date=13 May 2023}}</ref> 2 पोर्ट। डीएमए ट्रांसफर करने के लिए आवश्यक तीसरे पक्ष के डीएमए नियंत्रक के लिए आवश्यक संकेत प्रदान करता है। इस प्रकार इसे संचारित करने के लिए 4-बाइट बफर, प्रति चैनल प्राप्त करने के लिए 8-बाइट बफर की आवश्यकता होती है। एसडीएलसी / एचडीएलसी मोड। 5 मेगाबिट प्रति सेकेंड तुल्यकालिक मोड में रहती हैं।
 |-
-| {{nowrap|Hayes ESP}} || {{nowrap|1 KB}} buffers, {{nowrap|921.6&nbsp;kbit/s}}, 8-ports.<ref>[http://bill.herrin.us/freebies/hayes-esp8/ bill.herrin.us - Hayes ESP 8-port Enhanced Serial Port Manual], 2004-03-02</ref>
+| {{nowrap|Hayes ESP}} || 1 केबी बफर, 921.6 केबीटी/एस, 8-पोर्ट के समान हैं।<ref>[http://bill.herrin.us/freebies/hayes-esp8/ bill.herrin.us - Hayes ESP 8-port Enhanced Serial Port Manual], 2004-03-02</ref>
 |-
-| Exar XR17V352, XR17V354 and XR17V358 || Dual, Quad and Octal PCI Express UARTs with 16550 compatible register Set, 256-byte TX and RX FIFOs, Programmable TX and RX Trigger Levels, TX/RX FIFO Level Counters, Fractional baud rate generator, Automatic RTS/CTS or DTR/DSR hardware flow control with programmable hysteresis, Automatic Xon/Xoff software flow control, RS-485 half duplex direction control output with programmable turn-around delay, Multi-drop with Auto Address Detection, Infrared (IrDA 1.1) data encoder/decoder. They are specified up to 25&nbsp;Mbit/s. DataSheets are dated from 2012.
+| एक्सार XR17V352, XR17V354 and XR17V358 || 16550 संगत रजिस्टर सेट, 256-बाइट TX और RX फिफो, प्रोग्राम करने योग्य TX और RX ट्रिगर स्तर, TX/RX फिफो स्तर काउंटर, आंशिक बॉड दर जनरेटर, स्वचालित RTS/सीटीएस या DTR/DSR हार्डवेयर के साथ डुअल, क्वाड और ऑक्टल पीसीआई एक्सप्रेस यूएरेट्स प्रोग्रामेबल हिस्टैरिसीस के साथ प्रवाह नियंत्रक, ऑटोमैटिक एक्सॉन/एक्सऑफ सॉफ्टवेयर प्रवाह नियंत्रक, आरएस-485 हाफ डुप्लेक्स डायरेक्शन नियंत्रक आउटपुट के साथ प्रोग्रामेबल टर्न-अराउंड डिले, ऑटो एड्रेस डिटेक्शन के साथ मल्टी-ड्रॉप, इन्फ्रारेड (आईआरडीए 1.1) डेटा एनकोडर/डिकोडर के समान हैं। इस प्रकार 25 मेगाबिट प्रति सेकेंड तक निर्दिष्ट हैं। डेटाशीट्स 2012 से दिनांकित हैं।
 |-
-| Exar XR17D152, XR17D154 and XR17D158 || Dual, Quad and Octal PCI bus UARTs with 16C550 Compatible 5G Register Set, 64-byte Transmit and Receive FIFOs, Transmit and Receive FIFO Level Counters, Programmable TX and RX FIFO Trigger Level, Automatic RTS/CTS or DTR/DSR Flow Control, Automatic Xon/Xoff Software Flow Control, RS485 HDX Control Output with Selectable Turn-around Delay, Infrared (IrDA 1.0) Data Encoder/Decoder, Programmable Data Rate with Prescaler, Up to 6.25&nbsp;Mbit/s Serial Data Rate. DataSheets are dated from 2004 and 2005.
+| एक्सार XR17D152, XR17D154 and XR17D158 || 16C550 संगत 5G रजिस्टर सेट, 64-बाइट ट्रांसमिट और रिसीव फिफोs के साथ डुअल, क्वाड और ऑक्टल पीसीआई बस यूएर्ट्स, ट्रांसमिट और रिसीव फिफो लेवल काउंटर, प्रोग्रामेबल TX और RX फिफो ट्रिगर लेवल, ऑटोमैटिक RTS/सीटीएस या DTR/DSR प्रवाह नियंत्रक, ऑटोमैटिक Xon/Xoff सॉफ्टवेयर प्रवाह नियंत्रक, RS485 एचडीएक्स नियंत्रक आउटपुट के साथ सिलेक्टेबल टर्न-अराउंड डिले, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्रामेबल डेटा रेट, 6.25 मेगाबिट प्रति सेकेंड सीरियल डेटा रेट तक करते हैं। इस प्रकार डेटाशीट्स 2004 और 2005 से दिनांकित हैं।
 |-
-| Exar XR17C152, XR17C154 and XR17C158 || Dual, Quad and Octal 5&nbsp;V PCI bus UARTs with 16C550 Compatible Registers, 64-byte Transmit and Receive FIFOs, Transmit and Receive FIFO Level Counters, Automatic RTS/CTS or DTR/DSR Flow Control, Automatic Xon/Xoff Software Flow Control, RS485 Half-duplex Control with Selectable Delay, Infrared (IrDA&nbsp;1.0) Data Encoder/Decoder, Programmable Data Rate with Prescaler, Up to 6.25&nbsp;Mbit/s Serial Data Rate. DataSheets are dated from 2004 and 2005.
+| एक्सार XR17C152, XR17C154 and XR17C158 || डुअल, क्वाड और ऑक्टल 5 V पीसीआई बस 16C550 संगत रजिस्टर, 64-बाइट ट्रांसमिट और रिसीव फिफो, ट्रांसमिट और रिसीव फिफो लेवल काउंटर, ऑटोमैटिक RTS/सीटीएस या DTR/DSR प्रवाह नियंत्रक, ऑटोमैटिक Xon/Xoff सॉफ्टवेयर प्रवाह नियंत्रक, RS485 के साथ यूएरेट करता है चयन योग्य विलंब के साथ अर्ध-द्वैध नियंत्रण, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्राम करने योग्य डेटा दर, 6.25 मेगाबिट प्रति सेकेंड सीरियल डेटा दर तक किया जाता हैं। डेटाशीट्स 2004 और 2005 से दिनांकित हैं।
 |-
-| Exar XR17V252, XR17V254 and XR17V258 || Dual, Quad and Octal 66&nbsp;MHz PCI bus UARTs with Power Management Support, 16C550 compatible register set, 64-byte TX and RX FIFOs with level counters and programmable trigger levels, Fractional baud rate generator, Automatic RTS/CTS or DTR/DSR hardware flow control with programmable hysteresis, Automatic Xon/Xoff software flow control, RS-485 half duplex direction control output with selectable turn-around delay, Infrared (IrDA&nbsp;1.0) data encoder/decoder, Programmable data rate with prescaler. DataSheets are dated from 2008 and 2010.
+| एक्सार XR17V252, XR17V254 and XR17V258 || डुअल, क्वाड और ऑक्टल 66 मेगाहर्ट्ज पीसीआई बस पॉवर मैनेजमेंट सपोर्ट के साथ यूएरेट, 16C550 संगत रजिस्टर सेट, 64-बाइट TX और RX फिफोs के साथ लेवल काउंटर और प्रोग्रामेबल ट्रिगर लेवल, फ्रैक्शनल बॉड रेट जनरेटर, ऑटोमैटिक RTS/सीटीएस या DTR/DSR हार्डवेयर प्रवाह प्रोग्राम करने योग्य हिस्टैरिसीस के साथ नियंत्रण, स्वचालित Xon/Xoff सॉफ़्टवेयर प्रवाह नियंत्रण, RS-485 अर्ध डुप्लेक्स दिशा नियंत्रण आउटपुट चयन योग्य टर्न-अराउंड विलंब के साथ, इन्फ्रारेड (IrDA 1.0) डेटा एनकोडर/डिकोडर, प्रीस्केलर के साथ प्रोग्राम करने योग्य डेटा दर के समान हैं। डेटाशीट्स 2008 और 2010 से दिनांकित हैं।
 |}
-== [[ मोडम | मोडम]] में UART ==
+== [[ मोडम | मोडम]] में यूएआरटी ==
-मदरबोर्ड स्लॉट में प्लग करने वाले पर्सनल कंप्यूटर के मोडेम में कार्ड पर यूएआरटी फ़ंक्शन भी शामिल होना चाहिए। आईबीएम पर्सनल कंप्यूटर के साथ भेजी गई मूल 8250 यूएआरटी चिप में रिसीवर और प्रत्येक ट्रांसमीटर के लिए वर्ण बफर था, जिसका मतलब था कि संचार सॉफ़्टवेयर ने 9600 बिट/एस से ऊपर की गति पर खराब प्रदर्शन किया, खासकर अगर मल्टीटास्किंग सिस्टम के तहत काम कर रहा हो या यदि व्यवधान को संभाल रहा हो डिस्क नियंत्रकों से। हाई-स्पीड मोडेम ने यूएआरटी का इस्तेमाल किया जो मूल चिप के साथ संगत थे लेकिन जिसमें अतिरिक्त फीफो बफ़र्स शामिल थे, आने वाले डेटा का जवाब देने के लिए सॉफ़्टवेयर को अतिरिक्त समय देते थे।
+मदरबोर्ड स्लॉट में प्लग करने वाले पर्सनल कंप्यूटर के मोडेम में कार्ड पर यूएआरटी फ़ंक्शन भी सम्मिलित होना चाहिए। इस प्रकार आईबीएम पर्सनल कंप्यूटर के साथ भेजी गई मूल 8250 यूएआरटी चिप में रिसीवर और प्रत्येक ट्रांसमीटर के लिए करेक्टर बफर था, जिसका अर्थ था कि संचार सॉफ़्टवेयर ने 9600 बिट/एस से ऊपर की गति पर खराब प्रदर्शन किया, मुख्य रूप से यदि मल्टीटास्किंग सिस्टम के अनुसार कार्य कर रहा हो या यदि व्यवधान को संभाल रहा हो डिस्क नियंत्रक से की जाती हैं। इस प्रकार हाई-गति मोडेम ने यूएआरटी का उपयोग किया जो मूल चिप के साथ संगत थे अपितु जिसमें अतिरिक्त फीफो बफ़र्स सम्मिलित थे, आने वाले डेटा का जवाब देने के लिए सॉफ़्टवेयर को अतिरिक्त समय देते थे।
-उच्च बिट दर पर प्रदर्शन आवश्यकताओं पर नज़र से पता चलता है कि 16-, 32-, 64- या 128-बाइट FIFO क्यों आवश्यकता है। DOS सिस्टम के लिए Microsoft विनिर्देशन के लिए आवश्यक है कि समय में 1 मिलीसेकंड से अधिक के लिए व्यवधान को अक्षम न किया जाए। कुछ हार्ड डिस्क ड्राइव और वीडियो नियंत्रक इस विनिर्देशन का उल्लंघन करते हैं। 9600 बिट/एस लगभग हर मिलीसेकंड पर कैरेक्टर डिलीवर करेगा, इसलिए 1-बाइट FIFO DOS सिस्टम पर इस दर पर पर्याप्त होना चाहिए जो अधिकतम इंटरप्ट डिसेबल टाइमिंग को पूरा करता हो। इससे ऊपर की दरें पुराने वाले को प्राप्त करने से पहले नया चरित्र प्राप्त कर सकती हैं, और इस प्रकार पुराना चरित्र खो जाएगा। इसे ओवररन एरर के रूप में संदर्भित किया जाता है और इसके परिणामस्वरूप या अधिक वर्ण खो जाते हैं।
+उच्च बिट दर पर प्रदर्शन आवश्यकताओं पर नज़र से पता चलता है कि 16-, 32-, 64- या 128-बाइट फिफो क्यों आवश्यकता है। डाॅस सिस्टम के लिए माइक्रोसाॅफ्ट विनिर्देशन के लिए आवश्यक है कि समय में 1 मिलीसेकंड से अधिक के लिए व्यवधान को अक्षम न किया जाता हैं। इस प्रकार कुछ हार्ड डिस्क ड्राइव और वीडियो नियंत्रक इस विनिर्देशन का उल्लंघन करते हैं। इस प्रकार 9600 बिट/एस लगभग हर मिलीसेकंड पर कैरेक्टर डिलीवर करेगा, इसलिए 1-बाइट फिफो डाॅस सिस्टम पर इस दर पर पर्याप्त होना चाहिए जो अधिकतम इंटरप्ट डिसेबल टाइमिंग को पूरा करता हो। इससे ऊपर की दरें पुराने वाले को प्राप्त करने से पहले नया करेक्टर प्राप्त कर सकती हैं, और इस प्रकार के करेक्टर विलुप्त हो जाएगा। इस प्रकार इसे ओवररन त्रुटि के रूप में संदर्भित किया जाता है और इसके परिणामस्वरूप या अधिक करेक्टर विलुप्त हो जाते हैं।
-एक 16-बाइट FIFO 16 वर्ण तक प्राप्त करने की अनुमति देता है, इससे पहले कि कंप्यूटर को रुकावट की सेवा करनी पड़े। यह अधिकतम बिट दर को बढ़ाता है जिसे कंप्यूटर 9600 से 153,000 बिट/सेकंड तक मज़बूती से संसाधित कर सकता है यदि इसमें 1 मिलीसेकंड का समय समाप्त हो जाता है। 32-बाइट FIFO अधिकतम दर को 300,000 बिट/सेकंड से अधिक बढ़ा देता है। FIFO होने का दूसरा लाभ यह है कि कंप्यूटर को केवल 8 से 12% सर्विस करनी पड़ती है, क्योंकि स्क्रीन को अपडेट करने या अन्य काम करने के लिए अधिक CPU समय की अनुमति देता है। इस प्रकार कंप्यूटर की प्रतिक्रियाओं में भी सुधार होगा।
+एक 16-बाइट फिफो 16 करेक्टर तक प्राप्त करने की अनुमति देता है, इससे पहले कि कंप्यूटर को रुकावट की सेवा करनी पड़े। यह अधिकतम बिट दर को बढ़ाता है जिसे कंप्यूटर 9600 से 153,000 बिट/सेकंड तक मज़बूती से संसाधित कर सकता है, इस प्रकार यदि इसमें 1 मिलीसेकंड का समय समाप्त हो जाता है। 32-बाइट फिफो अधिकतम दर को 300,000 बिट/सेकंड से अधिक बढ़ा देता है। फिफो होने का दूसरा लाभ यह है कि कंप्यूटर को केवल 8 से 12% सर्विस करनी पड़ती है, क्योंकि स्क्रीन को अपडेट करने या अन्य कार्य करने के लिए अधिक सीपीयू समय की अनुमति देता है। इस प्रकार कंप्यूटर की प्रतिक्रियाओं में भी सुधार होगा।
 == यह भी देखें ==
@@ Line 265: / Line 263: @@
 * बॉड
 * [[बिट दर]]
-* [[सिंक्रोनस और एसिंक्रोनस सिग्नलिंग की तुलना]]
+* [[सिंक्रोनस और एसिंक्रोनस सिग्नलिंग की तुलना|तुल्यकालिक और अतुल्यकालिक संकेतिंग की तुलना]]
 * [[क्रिस्टल थरथरानवाला आवृत्तियों]]
 * [[मिडी]]
@@ Line 275: / Line 273: @@
 ==अग्रिम पठन==
-* ''Serial Port Complete: COM Ports, USB Virtual COM Ports, and Ports for Embedded Systems''; 2nd Edition; Jan Axelson; Lakeview Research; 380 pages; 2007; {{ISBN|978-1-931-44806-2}}.
+* ''Serial Port Complete: COM Ports, यूएसबी Virtual COM Ports, and Ports for Embedded Systems''; 2nd Edition; Jan Axelson; Lakeview Research; 380 pages; 2007; {{ISBN|978-1-931-44806-2}}.
-* ''Serial Port Complete: Programming and Circuits for RS-232 and RS-485 Links and Networks''; 1st Edition; Jan Axelson; Lakeview Research; 306 pages; 1998; {{ISBN|978-0-965-08192-4}}.
+* ''Serial Port Complete: Programming and Circuits for आरएस-232 and आरएस-485 Links and Networks''; 1st Edition; Jan Axelson; Lakeview Research; 306 pages; 1998; {{ISBN|978-0-965-08192-4}}.
 * ''Serial port and Microcontrollers: Principles, Circuits, and Source Codes''; 1st Edition; Grzegorz Niemirowski; CreateSpace; 414 pages; 2013; {{ISBN|978-1-481-90897-9}}.
 * [https://en.wikibooks.org/wiki/Serial_Programming Serial Programming (Wikibook)].
@@ Line 282: / Line 280: @@
 ==बाहरी संबंध==
-* [http://www.freebsd.org/doc/en_US.ISO8859-1/articles/serial-uart/ FreeBSD Serial and UART Tutorial], includes standard signal definitions, history of UART ICs, and pinout for commonly used DB25 connector.
+* [http://www.freebsd.org/doc/en_US.ISO8859-1/articles/serial-uart/ FreeBSD Serial and यूएआरटी Tutorial], includes standard signal definitions, history of यूएआरटी ICs, and pinout for commonly used DB25 connector.
-* [http://www.societyofrobots.com/microcontroller_uart.shtml UART Tutorial for Robotics], contains many practical examples.
+* [http://www.societyofrobots.com/microcontroller_uart.shtml यूएआरटी Tutorial for Robotics], contains many practical examples.
 {{DEFAULTSORT:Universal Asynchronous Receiver Transmitter}}[[Category: डेटा ट्रांसमिशन]]

Anonymous

Search

यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर: Difference between revisions

Revision as of 22:23, 3 June 2023

सीरियल डेटा प्रसारित करना और प्राप्त करना

डेटा फ़्रेमिंग

प्रारंभ बिट

डेटा बिट

समता बिट

थोड़ा रुकें

रिसीवर

ट्रांसमीटर

आवेदन

इतिहास

संरचना

विशेष ट्रांसीवर की स्थिति

ओवररन त्रुटि

अंडररन त्रुटि

फ़्रेमिंग त्रुटि

समता त्रुटि

तोड़ हालत

यूएआरटी मॉडल

मोडम में यूएआरटी

यह भी देखें

संदर्भ

अग्रिम पठन

बाहरी संबंध

Navigation

Wiki tools

Page tools

Other projects

Categories