वेफर डाइसिंग: Difference between revisions

From Vigyanwiki
No edit summary
Line 30: Line 30:
[[Category: Machine Translated Page]]
[[Category: Machine Translated Page]]
[[Category:Created On 26/05/2023]]
[[Category:Created On 26/05/2023]]
[[Category:Vigyan Ready]]

Revision as of 18:39, 8 June 2023

एकीकृत परिपथों के निर्माण के संदर्भ में, वेफर डाइसिंग वह प्रक्रिया है जिसके द्वारा वेफर के प्रसंस्करण के बाद अर्धचालक के वेफर से डाई को अलग किया जाता है। डाइसिंग प्रक्रिया में लेखन और खंडन, यांत्रिक सॉइंग[1] या लेजर कटिंग सम्मलित हो सकती है। सटीकता सुनिश्चित करने के लिए सभी विधियां सामान्यतः स्वचालित होती हैं।[2] डाइसिंग प्रक्रिया के बाद अलग-अलग सिलिकॉन एकीकृत परिपथ को चिप वाहकों में संपुटित किया जा सकता है जो कंप्यूटर आदि जैसे इलेक्ट्रानिक्स उपकरणों के निर्माण में उपयोग के लिए उपयुक्त होते हैं।

डाइसिंग के समय, वेफर्स सामान्यतः डाइसिंग टेप पर लगाए जाते हैं, जिसमें एक स्टिकी बैकिंग होता है जो वेफर को एक पतली शीट मेटल फ्रेम पर रखते है। डाइसिंग टेप में डाइसिंग अनुप्रयोग के आधार पर अलग-अलग गुण होते हैं। UV योग्य टेप छोटे आकार के लिए और गैर-UV डाइसिंग टेप बड़े आकार के लिए उपयोग किए जाते हैं। डाइसिंग आरी हीरे के कणों के साथ एक डाइसिंग ब्लेड का उपयोग कर सकती है, जो 30,000 RPM पर घूमती है और विआयनीकृत पानी से ठंडा होती है। एक बार वेफर को डाइस करने के बाद, डाइसिंग टेप पर छोड़े गए टुकड़ों को डाई, या डाइस के रूप में संदर्भित किया जाता है। प्रत्येक को एक उपयुक्त पैकेज में पैक किया जाता है और मुद्रित सर्किट बोर्ड क्रियाधार के रूप में रखा जाता है। जिन क्षेत्रों का संपादन किया गया है, उन्हें डाई स्ट्रीट कहा जाता है, सामान्यतः लगभग 75 माइक्रोमीटर (0.003 इंच) चौड़े होते हैं। एक बार वेफर को डाइस करने के बाद, डाइसिंग टेप पर तब तक रहेगा जब तक कि वे डाइ-प्रबंधन उपकरण, या डाई सॉर्टर, द्वारा निकाले नहीं जाते हैं, आगे इलेक्ट्रॉनिक्स समुच्चय प्रक्रिया में होते है।

डाइसिंग टेप पर डाई का आकार 35 मिमी से लेकर 0.1 मिमी वर्ग तक हो सकता है। बनाई गई डाई सीधी रेखाओं द्वारा उत्पन्न कोई भी आकृति हो सकती है, परंतु वे सामान्यतः आयताकार या चौकोर आकार की होती हैं। कुछ स्थितियों में वे अन्य आकृतियों के साथ-साथ उपयोग की जाने वाली अनुकरण विधि के आधार पर भी हो सकते हैं। एक फुल-कट लेजर डाइसर में विभिन्न आकारों को संक्षिप्त करने और अलग करने की क्षमता होती है।

काटे गयें उपकरण में ग्लास, अल्युमिना ,सिलिकॉन, गैलियम आर्सेनाइड, नीलम पर सिलिकॉन, चीनी मिट्टी की चीज़ें, और सूक्ष्म यौगिक अर्धचालक सम्मलित हैं।[citation needed]

स्टील्थ डाइसिंग

150 माइक्रोन मोटाई के सी वेफर को स्टील्थ डाइसिंग के बाद क्लीवेज प्लेन का क्रॉस सेक्शनल माइक्रोग्राफ, रेफरी की तुलना करें।[3]

सिलिकॉन वेफर डाइसिंग एक लेज़र-आधारित प्रक्रिया, या तथाकथित स्टील्थ डाइसिंग प्रक्रिया द्वारा भी किया जा सकता है। यह एक दो-चरण की प्रक्रिया के रूप में काम करता है जिसमें दोष क्षेत्रों को सबसे पहले वेफर में इच्छित कटिंग लाइनों के साथ बीम को स्कैन करके उपस्थित किया जाता है और दूसरा एक अंतर्निहित वाहक झिल्ली को विभंजन को प्रेरित करने के लिए विस्तारित किया जाता है।[4]

पहला चरण एक स्पंदित ND: YAG लेजर के साथ संचालित होता है, जिसकी तरंग दैर्ध्य (1064 NM) सिलिकॉन केइलेक्ट्रॉन वोल्ट (1.11 EV या 1117 NM) के लिए अच्छी तरह से अनुकूलित है, ताकि अधिकतम अवशोषण को प्रकाशीय संगमन द्वारा अच्छी तरह से समायोजित किया जा सके।[5] लगभग 10 माइक्रोन चौड़ाई के लघु परिपथ क्षेत्रों को लेजर के कई स्कैन द्वारा इच्छित डाइसिंग लेन के साथ अंकित किया जाता है, जहां बीम को वेफर की विभिन्न गहराई पर केंद्रित किया जाता है।[6] यह आंकड़ा 150 माइक्रोन मोटाई की एक अलग चिप के क्लीवेज विमान का एक ऑप्टिकल सूक्ष्मचित्र प्रदर्शित करता है जिसे 4 लेजर स्कैन के अधीन किया गया था।[3] सबसे ऊपरी लघु परिपथ सबसे अच्छे से हल हो जाते हैं और यह अनुभव किया जाता है कि एक एकल लेजर पल्स एक दोषपूर्ण क्रिस्टल क्षेत्र का कारण बनता है जो मोमबत्ती की लौ के आकार जैसा दिखता है। यह आकार लेजर बीम फोकस में विकिरणित क्षेत्र के तेजी से पिघलने और जमने के कारण होता है, जहां नैनोसेकंड के अन्दर केवल कुछ µm3 छोटे आयतन का तापमान अचानक 1000 K तक बढ़ जाता है और फिर से परिवेश के तापमान पर गिर जाता है।[5][6] लेज़र को सामान्यतः लगभग 100 kHz की आवृत्ति से स्पंदित किया जाता है, जबकि वेफर को लगभग 1 m/s के वेग से चलाया जाता है। लगभग 10 माइक्रोन चौड़ाई का एक अविकसित क्षेत्र में अंकित किया है, जिसके साथ यांत्रिक भार के तहत वरणात्मक विभंजन होता है। विभंजन दूसरे चरण में किया जाता है और वाहक झिल्ली को उज्ज्वल रूप से विस्तारित करके संचालित किया जाता है जिससे वेफर जुड़ा होता है। जिससे दरार तल पर प्रारंभ पडता है, जिससे यह समझा जाता है कि तल पर एक उच्च विरूपण घनत्व उपस्थित किया जाना चाहिए।

स्टील्थ डाइसिंग प्रक्रिया का यह लाभ है कि इसमें ठंडा तरल की आवश्यकता नहीं होती है। विशेष रूप से कुछ सूक्ष्म इलेक्ट्रॉनिकी सिस्टम (MEMS) की तैयारी के लिए ड्राई डाइसिंग विधियों को अनिवार्य रूप से लागू किया जाना चाहिए, जब ये जैव इलेक्ट्रानिकी अनुप्रयोगों के लिए अभिप्रेत हों।[3] इसके अतिरिक्त, स्टील्थ डाइसिंग असुविधा उत्पन्न करता है और वेफर आरी की तुलना में छोटे केर्फ नुकसान के कारण वेफर सतह के बेहतर दोहन की अनुमति देता है। डाई की मोटाई कम करने के लिए इस चरण के बाद वेफर घर्षण की जा सकती है।[7]


पासे के समक्ष घर्षण

DBG या पासे के समक्ष घर्षण प्रक्रिया डाइसिंग के बिना डाई को अलग करने का एक नियम है। वियोजन वेफर विरलन कार्य के समय होता है। वेफर को आरंभ में अंतिम लक्ष्य मोटाई के नीचे एक आधे कटे हुए डाइसर का उपयोग करके गहराई तक काटा जाता है। इसके बाद, एक विशेष आसंजक परत [8] पर अर्पण के समय वेफर को लक्ष्य मोटाई तक पतला कर दिया जाता है और फिर एक पिक-अप टेप पर रखा जाता है, जब तक वे संतुलन चरण के लिए तैयार नहीं हो जाते। DBG प्रक्रिया का लाभ उच्च रंजक गुण है। [9] वैकल्पिक रूप से, प्लाज़्मा डाइसिंग का उपयोग किया जा सकता है, जो डाइसर आरी को DRIE प्लाज़्मा उत्कीर्णन से बदल देता है।[10][11][12][13][14][15][16][17] DBG प्रक्रिया के लिए एक बैक घर्षण टेप की आवश्यकता होती है जिसमें निम्नलिखित गुण होते हैं, 1) सुदृढ़ आसंजक वाला बल, 2) अवशोषण और ग्राइंडिंग के समय संपीड़न दबाव और कतरनी दबाव से राहत, 3) डाई के बीच संपर्क के कारण दरार को दबा देता है, 4) आसंजक शक्ति जिसे UV विकिरण के माध्यम से बहुत कम किया जा सकता है।[18]


यह भी देखें

संदर्भ

  1. ↑ "प्रमुख वेफर साविंग कारक". Optocap. Retrieved 14 April 2013.
  2. ↑ "Wafer Dicing Service | Wafer Backgrinding & Bonding Services". www.syagrussystems.com. Retrieved 2021-11-20.
  3. ↑ 3.0 3.1 3.2 M. Birkholz; K.-E. Ehwald; M. Kaynak; T. Semperowitsch; B. Holz; S. Nordhoff (2010). "आईआर लेजर डाइसिंग द्वारा अत्यंत लघु मेडिकल सेंसर का पृथक्करण". J. Opto. Adv. Mat. 12: 479–483.
  4. ↑ Kumagai, M.; Uchiyama, N.; Ohmura, E.; Sugiura, R.; Atsumi, K.; Fukumitsu, K. (August 2007). "Advanced Dicing Technology for Semiconductor Wafer—Stealth Dicing". IEEE Transactions on Semiconductor Manufacturing. 20 (3): 259–265. doi:10.1109/TSM.2007.901849. S2CID 6034954.
  5. ↑ 5.0 5.1 E. Ohmura, F. Fukuyo, K. Fukumitsu and H. Morita (2006). "नैनोसेकंड लेजर के साथ सिलिकॉन में आंतरिक संशोधित परत निर्माण तंत्र". J. Achiev. Mat. Manuf. Eng. 17: 381–384.{{cite journal}}: CS1 maint: multiple names: authors list (link)
  6. ↑ 6.0 6.1 M. Kumagai, N. Uchiyama, E. Ohmura, R. Sugiura, K. Atsumi and K. Fukumitsu (2007). "Advanced Dicing Technology for Semiconductor Wafer – Stealth Dicing". IEEE Transactions on Semiconductor Manufacturing. 20 (3): 259–265. doi:10.1109/TSM.2007.901849. S2CID 6034954.{{cite journal}}: CS1 maint: multiple names: authors list (link)
  7. ↑ "共通 | DISCO Corporation".
  8. ↑ "共通 | DISCO Corporation".
  9. ↑ "सेमीकंडक्टर डाइसिंग टेप". सेमीकंडक्टर डाइसिंग टेप. Retrieved 14 April 2013.
  10. ↑ "Plasma Dicing | Orbotech". www.orbotech.com.
  11. ↑ "APX300 : Plasma Dicer - Industrial Devices & Solutions - Panasonic". industrial.panasonic.com.
  12. ↑ "सिलिकॉन और III-V का प्लाज्मा डाइसिंग (GaAs, InP और GaN)". SAMCO Inc.
  13. ↑ "Example of plasma dicing process | Download Scientific Diagram".
  14. ↑ "Plasma-Therm: Plasma Dicing". www.plasmatherm.com.
  15. ↑ https://www.samcointl.com/tech_notes/pdf/Technical_Report_87.pdf[bare URL PDF]
  16. ↑ http://www.plasma-therm.com/pdfs/papers/CSR-Plasma-Dicing-Methods-Thin-Wafers.pdf[bare URL PDF]
  17. ↑ "Plasma Dicing (Dice Before Grind) | Orbotech". www.orbotech.com.
  18. ↑ Products for DBG Process (LINTEC) http://www.lintec-usa.com/di_dbg.cfm
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=वेफर_डाइसिंग&oldid=178188’