पैकेज पर पैकेज: Difference between revisions
No edit summary |
m (added Category:Vigyan Ready using HotCat) |
||
| Line 89: | Line 89: | ||
[[Category: Machine Translated Page]] | [[Category: Machine Translated Page]] | ||
[[Category:Created On 31/05/2023]] | [[Category:Created On 31/05/2023]] | ||
[[Category:Vigyan Ready]] | |||
Revision as of 14:08, 12 June 2023
संवेष्टन पर संवेष्टन (पीओपी) असतत तर्क और अर्धचालक मेमोरी बॉल ग्रिड सरणी (बीजीए) संवेष्टनों को लंबवत रूप से संयोजित करने के लिए एकीकृत परिपथ संवेष्टन विधि है। दो या दो से अधिक संवेष्टन एक दूसरे के ऊपर स्थापित होते हैं, अर्थात चितीयित, उनके बीच संकेत अनुमार्गण करने के लिए मानक अंतरापृष्ठ के साथ। यह थोड़ी अधिक ऊंचाई की आवश्यकताओं की लागत पर चल दूरभाष, व्यक्तिगत अंकीय सहायक (पीडीए), और अंकीय कैमरा, जैसे उपकरणों में उच्च घटक घनत्व की अनुमति देता है। ऊष्म विसरण विचारों के कारण 2 से अधिक संवेष्टन वाले संग्रह असामान्य हैं।
संस्थिति
पीओपी के लिए दो व्यापक रूप से उपयोग किए जाने वाले संस्थिति स्थित हैं:
- शुद्ध मेमोरी चिति: दो या दो से अधिक मेमोरी मात्र संवेष्टन एक दूसरे पर चितीयित होते हैं
- मिश्रित तर्क-मेमोरी चिति: तल पर तर्क (सीपीयू) संवेष्टन, शीर्ष पर मेमोरी संवेष्टन। उदाहरण के लिए, नीचे मोबाइल फोन के लिए चिप (एसओसी) पर निकाय हो सकता है। तर्क संवेष्टन सबसे नीचे है क्योंकि इसे मदरबोर्ड के लिए कई और बीजीए संपर्क की आवश्यकता है।
पीसीबी अन्वायोजन के समय, पीओपी चिति के निचले संवेष्टन को सीधे पीसीबी पर रखा जाता है, और चिति के अन्य संवेष्टन शीर्ष पर रखे जाते हैं।
इलेक्ट्रॉनिक उपकरणों में लेप लगाकर टाँका लगाने के समय पीओपी चिति के संवेष्टन एक दूसरे से (और पीसीबी से) जुड़ जाते हैं।
लाभ
संवेष्टन तकनीक पर संवेष्टन पारंपरिक संवेष्टन के लाभों को त्रि-आयामी एकीकृत परिपथ तकनीकों के लाभों के साथ संयोजित करने का प्रयास करते है, जबकि उनकी कमियों से बचा जाता है।
पारंपरिक संवेष्टन प्रत्येक डाई को अपने स्वयं के संवेष्टन में रखती है, सामान्य पीसीबी अन्वायोजन तकनीकों के लिए डिज़ाइन किया गया संवेष्टन जो प्रत्येक संवेष्टन को सीधे पीसीबी के साथ-साथ रखता है। संवेष्टन (एसआईपी) तकनीकों में 3डी डाई-चिति निकाय एक ही संवेष्टन में कई डाई को संग्रह कर देता है, जिसके कई लाभ हैं और पारंपरिक पीसीबी अन्वायोजन की तुलना में कुछ हानि भी हैं।
अंतःस्थापित पीओपी तकनीकों में, चिप संवेष्टन के तल पर कार्यद्रव में अंतःस्थापित होते हैं। यह पीओपी तकनीक छोटे विद्युत संपर्क वाले छोटे संवेष्टनों को सक्षम बनाती है और उन्नत अर्धचालक इंजीनियरिंग (एएसई) जैसी कंपनियों द्वारा समर्थित है।[1]
पारंपरिक वियुक्त-चिप संवेष्टन पर लाभ
सबसे स्पष्ट लाभ मदरबोर्ड समष्टि बचत है। पीओपी बहुत कम पीसीबी क्षेत्र का उपयोग करते है, लगभग चितीयित-डाई संवेष्टन जितना कम।
विद्युत रूप से, पीओपी विभिन्न अंतरसंक्रियता भागों, जैसे नियंत्रक और मेमोरी के बीच लीक की लंबाई को कम करके लाभ प्रदान करते है। यह उपकरणों के ठीक विद्युत निष्पादन का उत्पादन करते है, क्योंकि परिपथ के बीच अंतःसंपर्क की छोटी अनुमार्गण तीव्रता से संकेत प्रसार और रव और क्रॉस वार्ता को कम करती है।
चिप चिति पर लाभ
चितीयित-डाई और चितीयित-संवेष्टन उत्पादों के बीच कई महत्वपूर्ण अंतर हैं।
संवेष्टन पर संवेष्टन का मुख्य वित्तीय लाभ यह है कि मेमोरी युक्ति को तर्क युक्ति से अलग किया जाता है। इसलिए यह पीओपी को वही लाभ देता है जो चिति-डाई उत्पादों की तुलना में पारंपरिक संवेष्टन में होता है:
- मेमोरी संवेष्टन को तर्क संवेष्टन से अलग से परीक्षण किया जा सकता है
- अन्तिम अन्वायोजन में मात्र ज्ञात ठीक संवेष्टन का उपयोग किया जाता है (यदि मेमोरी निकृष्ट है तो मात्र मेमोरी को छोड़ दिया जाता है और इसी प्रकार)। इसकी तुलना चितीयित-डाई संवेष्टन से करें जहां पूरा समूह निकृष्ट है और या तो मेमोरी या तर्क निकृष्ट होने पर अस्वीकृत कर दिया जाता है।
- अंतिम उपयोगकर्ता (जैसे मोबाइल फोन या अंकीय कैमरे के निर्माता) रसद को नियंत्रित करते हैं। इसका अर्थ यह है कि अलग-अलग आपूर्तिकर्ताओं से मेमोरी तर्क को बदले बिना अलग-अलग समय पर उपयोग किया जा सकता है। मेमोरी सबसे कम लागत वाले आपूर्तिकर्ता से पूर्तिकार वस्तु बन जाती है। यह विशेषता पीआईपी (संवेष्टन में संवेष्टन) की तुलना में भी लाभ है, जिसके लिए विशिष्ट मेमोरी युक्ति को अंतिम उपयोगकर्ता के प्रतिप्रवाह में डिज़ाइन और स्रोत करने की आवश्यकता होती है।
- किसी भी यंत्रवत् युग्मन शीर्ष संवेष्टन का उपयोग किया जा सकता है। निम्न-अंत फ़ोन के लिए, शीर्ष संवेष्टन पर छोटी मेमोरी संस्थिति का उपयोग किया जा सकता है। उन्नत फ़ोन के लिए, समान तल संवेष्टन के साथ अधिक मेमोरी का उपयोग किया जा सकता है।[2] यह ओईएम द्वारा सूची नियंत्रण को सरल करते है। चितीयित-डाई संवेष्टन या यहां तक कि पीआईपी (संवेष्टन में संवेष्टन) के लिए, यथार्थ मेमोरी संस्थिति को सप्ताहों या महीनों पहले ही जाना जाना चाहिए।
- क्योंकि मेमोरी मात्र अंतिम अन्वायोजन में मिश्रण में आती है, तर्क आपूर्तिकर्ताओं के लिए कोई मेमोरी स्रोत करने का कोई कारण नहीं है। चितीयित-डाई युक्ति के साथ, तर्क प्रदाता को मेमोरी पूर्तिकार से मेमोरी के वेफर्स खरीदना चाहिए।
जेईडीईसी मानकीकरण
- जेईडीईसी जेसी-11 समिति तल पीओपी संवेष्टन से संबंधित संवेष्टन रूपरेखा रेखांकन मानकों से संबंधित है। डक्युमेंट देखें एमओ-266A और जेईडीईसी प्रकाशन 95, डिज़ाइन गाइड 4.22।
- जेईडीईसी जेसी-63 समिति शीर्ष (मेमोरी) पीओपी संवेष्टन पिन मानकीकरण से संबंधित है। जेईडीईसी मानक संख्या 21-सी, पृष्ठ 3.12.2-1 देखें
अन्य नाम
संवेष्टन पर संवेष्टन को अन्य नामों से भी जाना जाता है:
- पीओपी: संयुक्त शीर्ष और निचले संवेष्टन को संदर्भित करते है
- पीओपीटी: शीर्ष संवेष्टन को संदर्भित करते है
- पीओपीबी: नीचे के संवेष्टन को संदर्भित करते है
- पीएसवीएफबीजीए: नीचे के संवेष्टन को संदर्भित करते है: संवेष्टन चितियोग्य वेरी थिन फाइन पिच बॉल ग्रिड सरणी[3]
- पीएसएफसीसीएसपी: नीचे के संवेष्टन को संदर्भित करते है: संवेष्टन चितियोग्य फ्लिप चिप चिप स्केल संवेष्टन
इतिहास
2001 में, टी. इमोटो, एम. मात्सुई और सी. ताकुबो सहित एक तोशीबा अनुसंधान दल ने 3डी एकीकृत परिपथ (3डी आईसी) संवेष्टन के निर्माण के लिए एक निकाय कक्ष मॉड्यूल वेफर बन्धन प्रक्रिया विकसित की।[4][5] 3डी संवेष्टन-पर-संवेष्टन चिप का सबसे पहला ज्ञात वाणिज्यिक उपयोग सोनी के प्लेस्टेशन पोर्टेबल (पीएसपी) हस्त गेम कंसोल में था, जिसे 2004 में जारी किया गया था। पीएसपी हार्डवेयर में ईडीआरएएम (अंतःस्थापित डायनेमिक रैंडम-एक्सेस मेमोरी) मेमोरी सम्मिलित है जो तोशिबा द्वारा 3डी में निर्मित है। दो डाई के साथ संवेष्टन चिप लंबवत रूप से खड़ी होती है।[6] तोशिबा ने उस समय इसे सेमी-अंतःस्थापित डीरैम कहा, बाद में इसे चितीयित चिप-पर-चिप (सीओसी) हल कहा।[6][7]
अप्रैल 2007 में, तोशिबा ने एक आठ-परत 3डी चिप संवेष्टन, 16 जीबी टीएचजीएएम अंतः स्थापित प्रणाली एनएएनडी फ्लैश मेमोरी चिप का व्यावसायीकरण किया, जिसे आठ चितीयित 2 जीबी एनएएनडी फ्लैश चिप के साथ निर्मित किया गया था।[8] उसी महीने, U.S. Patent 7,923,830 (संवेष्टन-पर-संवेष्टन सुरक्षित मॉड्यूल जिसमें ऊपरी संवेष्टन के कार्यद्रव में प्रति-हस्तक्षेप जाल है) अधिकतम एकीकृतड के स्टीवन एम. पोप और रूबेन सी. ज़ेटा द्वारा दर्ज किया गया था।[9] सितंबर 2007 में, हाइनिक्स अर्धचालक ने 16 जीबी फ्लैश मेमोरी चिप के साथ 24-परत 3डी संवेष्टन तकनीक प्रस्तुत की, जिसे वेफर बन्धन प्रक्रिया का उपयोग करके 24 चितीयित एनएएनडी फ्लैश चिप के साथ निर्मित किया गया था।[10]
संदर्भ
- ↑ LaPedus, Mark (2014-06-19). "Mobile Packaging Market Heats Up". Semiconductor Engineering. Retrieved 2016-04-28.
- ↑ Thomas, Glen. "Package-on-Package Flux". Indium Corporation. Retrieved 2015-07-30.
- ↑ Amkor Technology. "Package on Package (PoP | PSfvBGA | PSfcCSP | TMV® PoP)". Retrieved 2015-07-30.
- ↑ Garrou, Philip (6 August 2008). "Introduction to 3D Integration". Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits (PDF). Wiley-VCH. p. 4. doi:10.1002/9783527623051.ch1. ISBN 9783527623051.
- ↑ Imoto, T.; Matsui, M.; Takubo, C.; Akejima, S.; Kariya, T.; Nishikawa, T.; Enomoto, R. (2001). "Development of 3-Dimensional Module Package, "System Block Module"". Electronic Components and Technology Conference. Institute of Electrical and Electronics Engineers (51): 552–7.
- ↑ 6.0 6.1 James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.
- ↑ "सिस्टम-इन-पैकेज (SiP)". Toshiba. Archived from the original on 3 April 2010. Retrieved 3 April 2010.
- ↑ "तोशिबा ने मोबाइल उपभोक्ता उत्पादों के लिए उद्योग की उच्चतम क्षमता वाली एंबेडेड नंद फ्लैश मेमोरी का वाणिज्यीकरण किया". Toshiba. April 17, 2007. Archived from the original on November 23, 2010. Retrieved 23 November 2010.
- ↑ "United States Patent US 7,923,830 B2" (PDF). 2011-04-12. Retrieved 2015-07-30.
- ↑ "हाइनिक्स ने नंद चिप उद्योग को चौंका दिया". Korea Times. 5 September 2007. Retrieved 8 July 2019.
अग्रिम पठन
- Innovations push Package on Package into new markets, Flynn Carson, Semiconductor International, April 2010
- Practical Components पीओपी Samples and Test Boards (daisy chains)
- Package-on-Package: The Story Behind This Industry Hit (Semiconductor International, 2007-06-01)
- Package-on-package is killer app for handsets (EETimes Article July 2008)
- "पीओपी" Goes the Future (Assembly Magazine, 2008-09-30)
- Package on Package: Top and Bottom पीओपी Technologies
- पीओपी Solder Balling (Circuits Assembly Magazine, December 2010)
- The BeagleBoard uses a पीओपी processor
- Killer app for cell handsets EETimes 2008-10-20
- TMV: An ‘Enabling’ Technology for Next-Gen पीओपी Requirements Semicon International 2008-11-04[permanent dead link]
- Rolling with Solder Balls (Circuits Assembly Magazine, October 2010)
- Don't Drown the Part! (Circuits Assembly Magazine, August 2010)
- पीओपी (Package On Package): An Ems Perspective On Assembly, Rework And Reliability 2009-02-12
- Hamid Eslampour et al.Comparison of Advanced पीओपी Package Configurations, 2010 Electronic Components and Technology Conference (ECTC) Proceedings
- Package On Package Assembly Inspection & Quality Control Ebook, Bob Willis
