विद्युत् परिपथ निष्कर्षण: Difference between revisions
(Created page with "{{Short description|Process in electronic design automation}} {{Use American English|date = April 2019}} इलेक्ट्रिक सर्किट निष्कर...") |
No edit summary |
||
| (9 intermediate revisions by 4 users not shown) | |||
| Line 1: | Line 1: | ||
{{Short description|Process in electronic design automation}} | {{Short description|Process in electronic design automation}} | ||
विद्युत् परिपथ निष्कर्षण, या [[netlist|नेटलिस्ट]] निष्कर्षण भी, [[एकीकृत सर्किट लेआउट|एकीकृत परिपथ लेआउट]] का [[विद्युत सर्किट|विद्युत]] परिपथ (नेटलिस्ट) में अनुवाद है, जो प्रतिनिधित्व करता है। परिपथ सिमुलेशन, स्थिर समय विश्लेषण, सिग्नल अखंडता, [[शक्ति अनुकूलन (EDA)|शक्ति विश्लेषण (EDA)]], अनुकूलन, और तर्क से लेआउट तुलना सहित विभिन्न उद्देश्यों के लिए परिपथ की आवश्यकता होती है। इनमें से प्रत्येक फ़ंक्शन को परिपथ के भिन्न प्रतिनिधित्व की आवश्यकता होती है, जिसके परिणामस्वरूप कई लेआउट एक्सट्रैक्शन की आवश्यकता होती है। इसके अतिरिक्त, डिवाइस-लेवल परिपथ को विशुद्ध रूप से [[डिजिटल सर्किट|डिजिटल]] परिपथ में परिवर्तित करने का पोस्टप्रोसेसिंग चरण हो सकता है, किंतु इसे निष्कर्षण प्रक्रिया का भाग नहीं माना जाता है। | |||
निष्कर्षण प्रक्रिया की विस्तृत कार्यक्षमता | निष्कर्षण प्रक्रिया की विस्तृत कार्यक्षमता प्रणाली वातावरण पर निर्भर करती है। निकाले गए परिपथ का सबसे सरल रूप नेटलिस्ट के रूप में हो सकता है, जो किसी विशेष सिम्युलेटर या विश्लेषण कार्यक्रम के लिए स्वरूपित होता है। अधिक जटिल निष्कर्षण में निकाले गए परिपथ को भौतिक लेआउट और तर्क आरेख वाले मूल डेटाबेस में वापस लिखना सम्मिलित हो सकता है। इस स्थिति में, निकाले गए परिपथ को लेआउट और लॉजिक नेटवर्क के साथ जोड़कर, उपयोगकर्ता परिपथ में किसी भी बिंदु को लॉजिक और लेआउट (क्रॉस-प्रोबिंग) में इसके समतुल्य बिंदुओं से क्रॉस-रेफरेंस कर सकता है। सिमुलेशन या विश्लेषण के लिए, डेटाबेस को पढ़ने और उपयुक्त पाठ्य जानकारी उत्पन्न करने वाले प्रोग्रामों का उपयोग करके नेटलिस्ट के विभिन्न स्वरूपों को उत्पन्न किया जा सकता है। | ||
निष्कर्षण में, यह | निष्कर्षण में, यह प्रायः 'डिज़ाइन किए गए उपकरणों' के मध्य (अनौपचारिक) अंतर बनाने में सहायक होते है, जो डिज़ाइनर द्वारा निश्चयपूर्वक बनाए जाते हैं, और ''पैरासिटिक उपकरण'', जो डिज़ाइनर द्वारा स्पष्ट रूप से अभिप्रेत नहीं थे किंतु परिपथ के लेआउट में निहित हैं। | ||
मुख्य रूप से निष्कर्षण प्रक्रिया में तीन | मुख्य रूप से निष्कर्षण प्रक्रिया में तीन भिन्न-भिन्न भाग होते हैं। ये डिज़ाइन किए गए डिवाइस एक्सट्रैक्शन, इंटरकनेक्ट एक्सट्रैक्शन और पैरासिटिक डिवाइस एक्सट्रैक्शन हैं। ये भाग आपस में संबंधित हैं क्योंकि विभिन्न उपकरण निष्कर्षण परिपथ की कनेक्टिविटी को परिवर्तित कर सकते हैं, उदाहरण के लिए, प्रतिरोधक (चाहे डिज़ाइन किए गए हों या परजीवी) एकल नेट्स को कई विद्युत नोड्स में परिवर्तित करते हैं। सामान्यतः इंटरकनेक्ट निष्कर्षण का स्तर अनुकरण या गेट-स्तर में कमी के लिए परिपथ प्रदान करने के लिए डिज़ाइन किए गए डिवाइस निष्कर्षण के साथ प्रयोग किया जाता है, और इंटरकनेक्ट निष्कर्षण का दूसरा स्तर पैरासिटिक डिवाइस निष्कर्षण के साथ समय विश्लेषण के लिए परिपथ प्रदान करने के लिए उपयोग किया जाता है। | ||
== यह भी देखें == | == यह भी देखें == | ||
| Line 16: | Line 15: | ||
''Electronic Design Automation For Integrated Circuits Handbook'', by Lavagno, Martin and Scheffer, ( {{ISBN|0-8493-3096-3}} ) A survey of the field of [[electronic design automation]]. This summary was derived, with permission, from Volume II, Chapter 22, ''Layout Extraction'', by William Kao, Chi-Yuan Lo, Mark Basel, Raminderpal Singh, Peter Spink, and Lou Scheffer. | ''Electronic Design Automation For Integrated Circuits Handbook'', by Lavagno, Martin and Scheffer, ( {{ISBN|0-8493-3096-3}} ) A survey of the field of [[electronic design automation]]. This summary was derived, with permission, from Volume II, Chapter 22, ''Layout Extraction'', by William Kao, Chi-Yuan Lo, Mark Basel, Raminderpal Singh, Peter Spink, and Lou Scheffer. | ||
[[Category:Created On 10/06/2023]] | [[Category:Created On 10/06/2023]] | ||
[[Category:Lua-based templates]] | |||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates that generate short descriptions]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:इलेक्ट्रॉनिक डिजाइन]] | |||
[[Category:इलेक्ट्रॉनिक डिजाइन स्वचालन]] | |||
[[Category:इलेक्ट्रॉनिक यन्त्रशास्त्र]] | |||
[[Category:एकीकृत सर्किट]] | |||
Latest revision as of 08:34, 21 June 2023
विद्युत् परिपथ निष्कर्षण, या नेटलिस्ट निष्कर्षण भी, एकीकृत परिपथ लेआउट का विद्युत परिपथ (नेटलिस्ट) में अनुवाद है, जो प्रतिनिधित्व करता है। परिपथ सिमुलेशन, स्थिर समय विश्लेषण, सिग्नल अखंडता, शक्ति विश्लेषण (EDA), अनुकूलन, और तर्क से लेआउट तुलना सहित विभिन्न उद्देश्यों के लिए परिपथ की आवश्यकता होती है। इनमें से प्रत्येक फ़ंक्शन को परिपथ के भिन्न प्रतिनिधित्व की आवश्यकता होती है, जिसके परिणामस्वरूप कई लेआउट एक्सट्रैक्शन की आवश्यकता होती है। इसके अतिरिक्त, डिवाइस-लेवल परिपथ को विशुद्ध रूप से डिजिटल परिपथ में परिवर्तित करने का पोस्टप्रोसेसिंग चरण हो सकता है, किंतु इसे निष्कर्षण प्रक्रिया का भाग नहीं माना जाता है।
निष्कर्षण प्रक्रिया की विस्तृत कार्यक्षमता प्रणाली वातावरण पर निर्भर करती है। निकाले गए परिपथ का सबसे सरल रूप नेटलिस्ट के रूप में हो सकता है, जो किसी विशेष सिम्युलेटर या विश्लेषण कार्यक्रम के लिए स्वरूपित होता है। अधिक जटिल निष्कर्षण में निकाले गए परिपथ को भौतिक लेआउट और तर्क आरेख वाले मूल डेटाबेस में वापस लिखना सम्मिलित हो सकता है। इस स्थिति में, निकाले गए परिपथ को लेआउट और लॉजिक नेटवर्क के साथ जोड़कर, उपयोगकर्ता परिपथ में किसी भी बिंदु को लॉजिक और लेआउट (क्रॉस-प्रोबिंग) में इसके समतुल्य बिंदुओं से क्रॉस-रेफरेंस कर सकता है। सिमुलेशन या विश्लेषण के लिए, डेटाबेस को पढ़ने और उपयुक्त पाठ्य जानकारी उत्पन्न करने वाले प्रोग्रामों का उपयोग करके नेटलिस्ट के विभिन्न स्वरूपों को उत्पन्न किया जा सकता है।
निष्कर्षण में, यह प्रायः 'डिज़ाइन किए गए उपकरणों' के मध्य (अनौपचारिक) अंतर बनाने में सहायक होते है, जो डिज़ाइनर द्वारा निश्चयपूर्वक बनाए जाते हैं, और पैरासिटिक उपकरण, जो डिज़ाइनर द्वारा स्पष्ट रूप से अभिप्रेत नहीं थे किंतु परिपथ के लेआउट में निहित हैं।
मुख्य रूप से निष्कर्षण प्रक्रिया में तीन भिन्न-भिन्न भाग होते हैं। ये डिज़ाइन किए गए डिवाइस एक्सट्रैक्शन, इंटरकनेक्ट एक्सट्रैक्शन और पैरासिटिक डिवाइस एक्सट्रैक्शन हैं। ये भाग आपस में संबंधित हैं क्योंकि विभिन्न उपकरण निष्कर्षण परिपथ की कनेक्टिविटी को परिवर्तित कर सकते हैं, उदाहरण के लिए, प्रतिरोधक (चाहे डिज़ाइन किए गए हों या परजीवी) एकल नेट्स को कई विद्युत नोड्स में परिवर्तित करते हैं। सामान्यतः इंटरकनेक्ट निष्कर्षण का स्तर अनुकरण या गेट-स्तर में कमी के लिए परिपथ प्रदान करने के लिए डिज़ाइन किए गए डिवाइस निष्कर्षण के साथ प्रयोग किया जाता है, और इंटरकनेक्ट निष्कर्षण का दूसरा स्तर पैरासिटिक डिवाइस निष्कर्षण के साथ समय विश्लेषण के लिए परिपथ प्रदान करने के लिए उपयोग किया जाता है।
यह भी देखें
संदर्भ
Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin and Scheffer, ( ISBN 0-8493-3096-3 ) A survey of the field of electronic design automation. This summary was derived, with permission, from Volume II, Chapter 22, Layout Extraction, by William Kao, Chi-Yuan Lo, Mark Basel, Raminderpal Singh, Peter Spink, and Lou Scheffer.
