इंटरलीव्ड मेमोरी: Difference between revisions
m (6 revisions imported from alpha:इंटरलीव्ड_मेमोरी) |
No edit summary |
||
| Line 36: | Line 36: | ||
* [http://www.ralentz.com/old/mac/hardware/dale-adams/memory-quad8-cent650.html Dale Adams on Interleaved Memory on Centris 650 & Quadra 800] | * [http://www.ralentz.com/old/mac/hardware/dale-adams/memory-quad8-cent650.html Dale Adams on Interleaved Memory on Centris 650 & Quadra 800] | ||
* [https://books.google.com/books?id=q2w3JSFD7l4C&dq=early%20interleaved%20memory&pg=PA231 Memory Systems and Pipelined Processors by Harvey G Cragon] | * [https://books.google.com/books?id=q2w3JSFD7l4C&dq=early%20interleaved%20memory&pg=PA231 Memory Systems and Pipelined Processors by Harvey G Cragon] | ||
[[Category:CS1 maint]] | |||
[[Category: | |||
[[Category:Created On 09/06/2023]] | [[Category:Created On 09/06/2023]] | ||
[[Category:Vigyan Ready]] | [[Category:Lua-based templates]] | ||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates that generate short descriptions]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:स्मृति]] | |||
[[Category:स्मृति प्रबंधन]] | |||
Revision as of 12:30, 23 June 2023
कम्प्यूटिंग में इंटरलीव्ड मेमोरी एक ऐसा डिज़ाइन है जो गतिशील रैंडम-एक्सेस मेमोरी (डीरैम) या कोर मेमोरी की अपेक्षाकृत धीमी गति की क्षतिपूर्ति करता है मुख्य मेमोरी एड्रेस को समान रूप से मेमोरी बैंक में फैलाकर इस तरह सन्निहित मेमोरी प्रत्येक मेमोरी बैंक को बारी-बारी से पढ़ती और लिखती है जिसके परिणामस्वरूप मेमोरी बैंकों के संचालन के लिए तैयार होने की प्रतीक्षा कम होने के कारण उच्च मेमोरी थ्रूपुट होता है।
यह मल्टी-चैनल मेमोरी आर्किटेक्चर से अलग है मुख्य रूप से इंटरलीव्ड मेमोरी मुख्य मेमोरी और मेमोरी नियंत्रक के बीच अधिक चैनल नहीं जोड़ती है। चूँकि चैनल इंटरलीविंग भी संभव है उदाहरण के लिए फ्रीस्केल i.MX6 प्रोसेसर में जो इंटरलीविंग को दो चैनलों के बीच करने की अनुमति देता है।
अवलोकन
इंटरलीव्ड मेमोरी के साथ प्रत्येक मेमोरी बैंक को बदले में मेमोरी एड्रेस आवंटित किए जाते हैं। उदाहरण के लिए दो मेमोरी बैंकों के साथ एक इंटरलीव्ड प्रणाली में (वर्ड-एड्रेसेबल मेमोरी मानते हुए) यदि तार्किक पता 32 बैंक 0 से संबंधित है, तो तार्किक पता 33 बैंक 1 से संबंधित होगा तार्किक पता 34 बैंक 0 से संबंधित होगा और इसी तरह एक इंटरलीव्ड मेमोरी को n-वे इंटरलीव्ड कहा जाता है जब n बैंक होते हैं और मेमोरी लोकेशन i बैंक i mod n में रहता है।
इंटरलीव्ड मेमोरी का परिणाम सन्निहित रीड्स (जो मल्टीमीडिया और प्रोग्राम के निष्पादन दोनों में सामान्य हैं) और सन्निहित राइट्स (जो संचयन या संचार बफ़र्स को भरते समय अधिकांशतः उपयोग किए जाते हैं) वास्तव में एक ही बार-बार उपयोग करने के अतिरिक्त बदले में प्रत्येक मेमोरी बैंक का उपयोग करते हैं। इसके परिणामस्वरूप अधिक मेमोरी थ्रूपुट होता है क्योंकि प्रत्येक बैंक के पढ़ने और लिखने के बीच न्यूनतम प्रतीक्षा समय होता है।
इंटरलीव्ड डीरैम
मुख्य मेमोरी ( रैंडम एक्सेस मेमोरी, रैम) सामान्यतः डीरैम मेमोरी चिप्स के संग्रह से बनी होती है, जहाँ मेमोरी बैंक बनाने के लिए कई चिप्स को एक साथ समूहीकृत किया जा सकता है। यह तब संभव है एक मेमोरी नियंत्रक के साथ जो इंटरलीविंग का समर्थन करता है इन मेमोरी बैंकों को बाहर करना जिससे मेमोरी बैंकों को इंटरलीव किया जा सकता है ।
डीरैम में डेटा पेजेस की इकाई में संग्रह होता है। प्रत्येक डीरैम बैंक में एक पंक्ति बफ़र होता है जो बैंक में किसी भी पृष्ठ तक पहुँचने के लिए कैश के रूप में कार्य करता है। डीआरएएम बैंक में किसी पृष्ठ को पढ़ने से पहले इसे पहले डायनेमिक रैंडम-एक्सेस मेमोरी पंक्ति-बफर में लोड किया जाता है। यदि पृष्ठ पंक्ति-बफर (या पंक्ति-बफर हिट) से तुरंत पढ़ा जाता है, तो इसमें एक मेमोरी चक्र में सबसे कम मेमोरी एक्सेस लेटेंसी होती है। यदि यह एक पंक्ति बफ़र मिस है, जिसे पंक्ति-बफ़र कोन्फ्लिक्ट भी कहा जाता है, तो यह धीमा होता है क्योंकि नए पृष्ठ को पढ़ने से पहले पंक्ति-बफ़र में लोड करना पड़ता है। एक ही बैंक में अलग-अलग मेमोरी पेजों पर एक्सेस अनुरोध के रूप में रो-बफर मिस होते हैं। पंक्ति-बफ़र विरोध में मेमोरी पहुँच के लिए पर्याप्त लेटेंसी होता है। इसके विपरीत विभिन्न बैंकों में मेमोरी एक्सेस एक उच्च थ्रूपुट के साथ समानांतर में आगे बढ़ सकता है।
एक प्रभावी समाधान के साथ पंक्ति-बफर संघर्षों के उद्देश्य का अच्छी तरह से अध्ययन किया गया है।[1] रो-बफर का आकार सामान्यतया ऑपरेटिंग प्रणाली द्वारा प्रबंधित मेमोरी पेज के आकार का होता है। रो-बफर विरोध या चूक एक ही मेमोरी बैंक में अंतर पृष्ठों तक पहुंच के अनुक्रम से आती है। अध्ययन से पता चलता है[1] कि एक पारंपरिक मेमोरी इंटरलीविंग विधि मेमोरी एड्रेस स्पेस में कैश स्तर पर एड्रेस-मैपिंग संघर्षों का प्रसार करेगी जिससे मेमोरी बैंक में पंक्ति-बफर मिस हो जाएगा। क्रमपरिवर्तन-आधारित इंटरलीव्ड मेमोरी पद्धति ने समस्या को एक तुच्छ माइक्रोआर्किटेक्चर निवेश के साथ हल किया।[1] सन सूक्ष्म प्रणाली ने इस क्रमचय इंटरलीविंग विधि को अपने उत्पादों में शीघ्रता से अपनाया है[2] यह पेटेंट-मुक्त विधि एम्बेडेड प्रणाली लैपटॉप, डेस्कटॉप और एंटरप्राइज़ सर्वर के लिए एएमडी, इंटेल और एनवीडिया जैसे कई वाणिज्यिक माइक्रोप्रोसेसरों में पाई जा सकती है।[3]
पारंपरिक (समतल) लेआउट में मेमोरी बैंकों को मेमोरी पतों का एक सन्निहित ब्लॉक आवंटित किया जा सकता है जो मेमोरी नियंत्रक के लिए बहुत सरल है और इंटरलीविंग के माध्यम से प्राप्त प्रदर्शन स्तरों की तुलना में पूरी तरह से यादृच्छिक अभिगम परिदृश्यों में समान प्रदर्शन देता है। चूँकि वास्तव में मेमोरी रीड संदर्भ की स्थानीयता के कारण संभवतः ही कभी यादृच्छिक होती है और एक साथ पहुंच के लिए अनुकूलन इंटरलीव किए गए लेआउट में उत्तम प्रदर्शन देता है।
जिस तरह से मेमोरी को संबोधित किया जाता है उन मेमोरी स्थानों के लिए एक्सेस समय पर कोई प्रभाव नहीं पड़ता है जो पहले से ही सीपीयू कैश हैं, केवल उन मेमोरी स्थानों पर प्रभाव पड़ता है जिन्हें डीरैम से पुनर्प्राप्त करने की आवश्यकता होती है।
इतिहास
आईबीएम 7030 स्ट्रेच कंप्यूटर के संबंध में 60 और 70 के दशक में इंटरलीव्ड मेमोरी में प्रारंभिक शोध आईबीएम में किया गया था।[4] किन्तु आधुनिक कार्यान्वयन के लिए डिजाइन नम्यता और प्रदर्शन में सुधार के लिए दशकों तक विकास चलता रहा है ।
यह भी देखें
संदर्भ
- ↑ 1.0 1.1 1.2 Zhao Zhang, Zhichun Zhu, and Xiaodong Zhang (2000). रो-बफर संघर्षों को कम करने और डेटा स्थानीयता का शोषण करने के लिए एक क्रमचय-आधारित पेज इंटरलीविंग योजना. MICRO' 33.
{{cite conference}}: CS1 maint: multiple names: authors list (link) - ↑ "विलियम और मैरी कॉलेज के प्रौद्योगिकी हस्तांतरण कार्यालय के निदेशक को सूर्य पत्र" (PDF). July 15, 2005.
- ↑ "Professor Xiaodong Zhang Receives 2020 ACM Microarchitecture Test of Time Award". Department of Computer Science and Engineering, College of Engineering, Ohio State University. January 19, 2021.
- ↑ Mark Smotherman (July 2010). "IBM Stretch (7030) — Aggressive Uniprocessor Parallelism". clemson.edu. Retrieved 2013-12-07.
