रेसिस्टर–ट्रांजिस्टर लॉजिक: Difference between revisions
(text) |
(→सीमाएं) |
||
| Line 1: | Line 1: | ||
'''रेसिस्टर–ट्रांजिस्टर लॉजिक (आरटीएल''') (कभी-कभी '''ट्रांजिस्टर-रेसिस्टर लॉजिक (टीआरएल''') भी) [[डिजिटल सर्किट|अंकीय परिपथ]] का वर्ग है जो प्रतिरोधों को इनपुट नेटवर्क और [[ द्विध्रुवी जंक्शन ट्रांजिस्टर |द्विध्रुवी जंक्शन ट्रांजिस्टर]] (बीजेटी) में स्विचिंग | '''रेसिस्टर–ट्रांजिस्टर लॉजिक (आरटीएल''') (कभी-कभी '''ट्रांजिस्टर-रेसिस्टर लॉजिक (टीआरएल''') भी) [[डिजिटल सर्किट|अंकीय परिपथ]] का वर्ग है जो प्रतिरोधों को इनपुट नेटवर्क और [[ द्विध्रुवी जंक्शन ट्रांजिस्टर |द्विध्रुवी जंक्शन ट्रांजिस्टर]] (बीजेटी) में स्विचिंग उपकरण के रूप में उपयोग करता है। आरटीएल ट्रांजिस्टरीकृत डिजिटल लॉजिक परिपथ का प्रारंभिक वर्ग है; यह डायोड-ट्रांजिस्टर लॉजिक (डीटीएल) और ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (टीटीएल) द्वारा सफल हुआ है। | ||
आरटीएल परिपथ का निर्माण पहले [[असतत घटक]] के साथ किया गया था, लेकिन 1961 में यह [[अखंड एकीकृत सर्किट|एकीकृत परिपथ]] के रूप में निर्मित होने वाला पहला डिजिटल लॉजिक परिवार बन गया है। [[अपोलो गाइडेंस कंप्यूटर]] में आरटीएल एकीकृत परिपथ का इस्तेमाल किया गया था, जिसका डिज़ाइन 1961 में प्रारंभ हुआ था और जिसने पहली बार 1966 में उड़ान भरी थी।<ref>{{cite book |chapter=2. Computers On Board The Apollo Spacecraft §2.5 The Apollo guidance computer: Hardware |chapter-url=https://history.nasa.gov/computers/Ch2-5.html |title=Computers in Spaceflight: The NASA Experience |publisher=NASA History Division |date=1987 |url=https://history.nasa.gov/computers/contents.html}}</ref> | आरटीएल परिपथ का निर्माण पहले [[असतत घटक]] के साथ किया गया था, लेकिन 1961 में यह [[अखंड एकीकृत सर्किट|एकीकृत परिपथ]] के रूप में निर्मित होने वाला पहला डिजिटल लॉजिक परिवार बन गया है। [[अपोलो गाइडेंस कंप्यूटर]] में आरटीएल एकीकृत परिपथ का इस्तेमाल किया गया था, जिसका डिज़ाइन 1961 में प्रारंभ हुआ था और जिसने पहली बार 1966 में उड़ान भरी थी।<ref>{{cite book |chapter=2. Computers On Board The Apollo Spacecraft §2.5 The Apollo guidance computer: Hardware |chapter-url=https://history.nasa.gov/computers/Ch2-5.html |title=Computers in Spaceflight: The NASA Experience |publisher=NASA History Division |date=1987 |url=https://history.nasa.gov/computers/contents.html}}</ref> | ||
| Line 51: | Line 51: | ||
आरटीएल को असतत करने के लिए विभिन्न कंपनियों ने निम्नलिखित स्पीड-अप विधियों को लागू किया है। | आरटीएल को असतत करने के लिए विभिन्न कंपनियों ने निम्नलिखित स्पीड-अप विधियों को लागू किया है। | ||
ट्रांजिस्टर स्विचिंग गति पहले ट्रांजिस्टरकृत कंप्यूटरों से वर्तमान के माध्यम से तेजी से बढ़ी है। | ट्रांजिस्टर स्विचिंग गति पहले ट्रांजिस्टरकृत कंप्यूटरों से वर्तमान के माध्यम से तेजी से बढ़ी है। जीई ट्रांजिस्टर मैनुअल (7वां संस्करण, पृष्ठ 181, या तीसरा संस्करण, पृष्ठ 97 या मध्यवर्ती संस्करण) उच्च आवृत्ति ट्रांजिस्टर, या कैपेसिटर, या आधार से संग्राही ([[बेकर क्लैंप]]) तक डायोड का उपयोग करके गति प्राप्त करने की संस्तुतिसंतृप्ति को रोकने के लिए करता है।<ref name=Cleary> | ||
{{cite book | {{cite book | ||
| editor = Cleary, J. F. | | editor = Cleary, J. F. | ||
| Line 60: | Line 60: | ||
</ref> | </ref> | ||
प्रत्येक इनपुट प्रतिरोध के समानांतर कैपेसिटर रखने से ड्राइविंग चरण के लिए संचालित चरण के आधार-एमिटर जंक्शन को आगे-पूर्वाग्रह करने के लिए आवश्यक समय कम हो जाता है। "स्पीड-अप कैपेसिटर" से लैस गेट को नामित करने के लिए इंजीनियर और तकनीशियन "आरसीटीएल" (प्रतिरोध-कैपेसिटर-ट्रांजिस्टर लॉजिक) का उपयोग करते हैं। लिंकन प्रयोगशाला TX-0 कंप्यूटर के परिपथ में कुछ आरसीटीएल शामिल थे।<ref name=Fadiman> | |||
{{cite book | last=Fadiman | first=J. R. | year=1956 | title=TX0 Computer Circuitry | publisher = MIT Lincoln Laboratory | url=http://bitsavers.org/pdf/ibm/140x/1401_CE_Drws_1962.pdf | accessdate=2011-09-09 }} | {{cite book | last=Fadiman | first=J. R. | year=1956 | title=TX0 Computer Circuitry | publisher = MIT Lincoln Laboratory | url=http://bitsavers.org/pdf/ibm/140x/1401_CE_Drws_1962.pdf | accessdate=2011-09-09 }} | ||
</ref> हालांकि, कैपेसिटर से जुड़े तरीके एकीकृत परिपथ के लिए अनुपयुक्त थे। | </ref> हालांकि, कैपेसिटर से जुड़े तरीके एकीकृत परिपथ के लिए अनुपयुक्त थे। | ||
उच्च संग्राही आपूर्ति वोल्टेज और डायोड बंधक का उपयोग संग्राही-आधार और वायरिंग कैपेसिटेंस चार्जिंग समय को कम करता है। इस व्यवस्था के लिए संग्राही को डिज़ाइन लॉजिक स्तर पर डायोड बंधक की आवश्यकता होती है। यह विधि असतत डीटीएल (डायोड-ट्रांजिस्टर लॉजिक) के लिए भी लागू की गई थी।<ref name=DEC> | |||
{{cite book | year=1967 | title=The Digital Logic Handbook Flip Chip Modules | publisher = Digital Equipment Corporation| url=http://www.bitsavers.org/pdf/dec/handbooks/ |id=1750·3/67 |via=Bitsavers | accessdate=2008-03-08 }} | {{cite book | year=1967 | title=The Digital Logic Handbook Flip Chip Modules | publisher = Digital Equipment Corporation| url=http://www.bitsavers.org/pdf/dec/handbooks/ |id=1750·3/67 |via=Bitsavers | accessdate=2008-03-08 }} | ||
</ref> | </ref> | ||
एक अन्य विधि जो असतत- | |||
एक अन्य विधि जो असतत-उपकरण लॉजिक परिपथ में परिचित थी, प्रतिकूल प्रतिक्रिया व्यवस्था में डायोड और प्रतिरोधक, जर्मेनियम और सिलिकॉन डायोड, या तीन डायोड का उपयोग करती थी। विभिन्न बेकर क्लैम्प के रूप में जाने जाने वाले इन डायोड नेटवर्क ने आधार पर लागू वोल्टेज को कम कर दिया क्योंकि संग्राही संतृप्ति के करीब पहुंच गया। क्योंकि ट्रांजिस्टर संतृप्ति में कम गहराई तक गया, ट्रांजिस्टर ने कम संग्रहित चार्ज वाहक जमा किए। इसलिए, ट्रांजिस्टर के बंद होने के दौरान संग्रहीत चार्ज को हटाने के लिए कम समय की आवश्यकता थी।<ref name="Cleary" />ट्रांजिस्टर की संतृप्ति को रोकने के लिए व्यवस्थित कम वोल्टेज डायोड को स्कॉटकी ट्रांजिस्टर-ट्रांजिस्टर लॉजिक के रूप में [[स्कॉटकी डायोड]] का उपयोग करके एकीकृत लॉजिक कुल पर लागू किया गया था। | |||
== यह भी देखें == | == यह भी देखें == | ||
Revision as of 11:01, 21 June 2023
रेसिस्टर–ट्रांजिस्टर लॉजिक (आरटीएल) (कभी-कभी ट्रांजिस्टर-रेसिस्टर लॉजिक (टीआरएल) भी) अंकीय परिपथ का वर्ग है जो प्रतिरोधों को इनपुट नेटवर्क और द्विध्रुवी जंक्शन ट्रांजिस्टर (बीजेटी) में स्विचिंग उपकरण के रूप में उपयोग करता है। आरटीएल ट्रांजिस्टरीकृत डिजिटल लॉजिक परिपथ का प्रारंभिक वर्ग है; यह डायोड-ट्रांजिस्टर लॉजिक (डीटीएल) और ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (टीटीएल) द्वारा सफल हुआ है।
आरटीएल परिपथ का निर्माण पहले असतत घटक के साथ किया गया था, लेकिन 1961 में यह एकीकृत परिपथ के रूप में निर्मित होने वाला पहला डिजिटल लॉजिक परिवार बन गया है। अपोलो गाइडेंस कंप्यूटर में आरटीएल एकीकृत परिपथ का इस्तेमाल किया गया था, जिसका डिज़ाइन 1961 में प्रारंभ हुआ था और जिसने पहली बार 1966 में उड़ान भरी थी।[1]
कार्यान्वयन
आरटीएल इन्वर्टर
द्विध्रुवीय ट्रांजिस्टर स्विच सबसे सरल आरटीएल गेट (इन्वर्टर या नॉट गेट) है जो तार्किक निषेध को लागू करता है।[2] इसमेंजिसमें आधार और इनपुट वोल्टेज स्रोत के बीच जुड़े आधार अवरोधक के साथ सामान्य उत्सर्जक चरण होता है। आधार प्रतिरोध की भूमिका इनपुट वोल्टेज को धारा में परिवर्तित करके बहुत छोटे ट्रांजिस्टर इनपुट वोल्टेज सीमा (लगभग 0.7 वोल्ट) को तार्किक "1" स्तर (लगभग 3.5 वोल्ट) तक विस्तारित करना है। इसका प्रतिरोध मध्यमार्ग द्वारा तय किया जाता है: यह ट्रांजिस्टर को संतृप्त करने के लिए काफी कम और उच्च इनपुट प्रतिरोध प्राप्त करने के लिए पर्याप्त उच्च चुना जाता है। संग्राही प्रतिरोधक की भूमिका संग्राही धारा को वोल्टेज में बदलना है; ट्रांजिस्टर को संतृप्त करने के लिए इसका प्रतिरोध काफी अधिक चुना जाता है और कम आउटपुट प्रतिरोध (उच्च फैन-आउट) प्राप्त करने के लिए काफी कम है।
एक-ट्रांजिस्टर आरटीएल एनओआर गेट
एक के बजाय दो या दो से अधिक आधार प्रतिरोध (R3 और R4) के साथ, इन्वर्टर दो-इनपुट आरटीएल एनओआर गेट बन जाता है (दाईं ओर का चित्र देखें)। तार्किक संचालन ओआर लगातार दो अंकगणितीय संचालन जोड़ और असमिका (गणित) करके किया जाता है (इनपुट प्रतिरोध नेटवर्क समान भार वाले इनपुट के साथ समानांतर वोल्टेज समर के रूप में कार्य करता है और निम्न कॉमन-एमिटर ट्रांजिस्टर स्टेज वोल्टेज तुलनित्र के रूप में थ्रेशोल्ड के साथ लगभग 0.7 वोल्ट)। तार्किक "1" से जुड़े सभी प्रतिरोधों के समतुल्य प्रतिरोध और तार्किक "0" से जुड़े सभी प्रतिरोधों के समतुल्य प्रतिरोध ट्रांजिस्टर को चलाने वाले रचित वोल्टेज विभाजक के दो पड़ाव बनाते हैं। आधार प्रतिरोध और इनपुट की संख्या को चुना जाता है (सीमित) ताकि केवल एक तार्किक "1" आधार-एमिटर वोल्टेज को थ्रेशोल्ड से अधिक बनाने के लिए पर्याप्त हो और परिणामस्वरूप, ट्रांजिस्टर को संतृप्त कर सके। यदि सभी इनपुट वोल्टेज कम हैं (तार्किक "0"), ट्रांजिस्टर कट-ऑफ है। पुल-डाउन रेसिस्टर R1 ट्रांजिस्टर को उचित ऑन-ऑफ थ्रेशोल्ड पर पूर्वाग्रह करता है। ट्रांजिस्टर Q1 के संग्राही-एमिटर वोल्टेज के बाद से आउटपुट प्रतिलोमित है आउटपुट के रूप में लिया जाता है, और इनपुट कम होने पर उच्च होता है। इस प्रकार, एनालॉग प्रतिरोधक नेटवर्क और एनालॉग ट्रांजिस्टर स्टेज लॉजिक फ़ंक्शन एनओआर करते हैं।[3]
मल्टी-ट्रांजिस्टर आरटीएल एनओआर गेट
एक-ट्रांजिस्टर आरटीएल एनओआर गेट की सीमाएँ बहु-ट्रांजिस्टर आरटीएल कार्यान्वयन से दूर हो जाती हैं। इसमें लॉजिक इनपुट द्वारा संचालित समानांतर-जुड़े ट्रांजिस्टर स्विच का सेट होता है (दाईं ओर की आकृति देखें)। इस समाकृति में, इनपुट पूरी तरह से अलग हो जाते हैं और इनपुट की संख्या आउटपुट तार्किक "1" पर कट-ऑफ ट्रांजिस्टर के छोटे लीकेज धारा द्वारा ही सीमित होती है। उसी विचार का उपयोग बाद में प्रत्यक्ष-युग्मित ट्रांजिस्टर लॉजिक, एमिटर-युग्मित लॉजिक, कुछ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (7450, 7460), एनएमओएस लॉजिक और सीएमओएस गेट्स के निर्माण के लिए किया गया था।
ट्रांजिस्टर पूर्वाग्रह
द्विध्रुवी ट्रांजिस्टर की स्थिरता और अनुमानित आउटपुट सुनिश्चित करने के लिए उनके आधार-इनपुट (Vb या आधार-टर्मिनल वोल्टेज) पूर्वाग्रह है।
लाभ
आरटीएल तकनीक का प्राथमिक लाभ यह था कि इसमें न्यूनतम संख्या में ट्रांजिस्टर का उपयोग किया जाता था। असतत घटकों का उपयोग करने वाले परिपथ में, एकीकृत परिपथ से पहले, ट्रांजिस्टर उत्पादन के लिए सबसे महंगे घटक थे। आरंभिक आईसी लॉजिक प्रोडक्शन (जैसे 1961 में फेयरचाइल्ड) ने उसी दृष्टिकोण का संक्षिप्त रूप से उपयोग किया, लेकिन डायोड-ट्रांजिस्टर लॉजिक और फिर ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (1963 में सिल्वेनिया इलेक्ट्रिक उत्पाद से प्रारंभ) जैसे उच्च-प्रदर्शन परिपथ में परिवर्तित हो गया, क्योंकि डायोड और ट्रांजिस्टर आईसी में प्रतिरोधों से ज्यादा महंगे नहीं थे।[5]
सीमाएं
संग्राही और आधार प्रतिरोध में धारा प्रवाहित होने पर ट्रांजिस्टर के चालू होने पर आरटीएल का नुकसान इसकी उच्च शक्ति अपव्यय है। इसके लिए आवश्यक है कि अधिक धारा की आपूर्ति की जाए और आरटीएल परिपथ से हीट को हटाया जाए। इसके विपरीत, "टोटेम पोल" आउटपुट के साथ टीटीएल परिपथ इन दोनों आवश्यकताओं को कम करता है।
आरटीएल की एक और सीमा इसकी सीमित निवेशी है: 3 इनपुट कई परिपथ डिज़ाइनों की सीमा होने से पहले, इससे पहले कि यह प्रयोग करने योग्य रव प्रतिरक्षा को पूरी तरह से खो देता है। इसमें कम रव उपांत है। लैंकेस्टर का कहना है कि एकीकृत परिपथ आरटीएल एनओआर गेट्स (जिसमें प्रति इनपुट एक ट्रांजिस्टर है) का निर्माण "किसी भी उचित संख्या" में लॉजिक इनपुट के साथ किया जा सकता है, और यह 8-इनपुट एनओआर गेट का उदाहरण देता है।[6]
मानक एकीकृत परिपथ आरटीएल एनओआर लॉजिक गेट 3 अन्य समान गेटों तक ड्राइव कर सकता है। वैकल्पिक रूप से, इसमें 2 मानक एकीकृत परिपथ आरटीएल "बफ़र्स" तक ड्राइव करने के लिए पर्याप्त आउटपुट है, जिनमें से प्रत्येक 25 अन्य मानक आरटीएल एनओआर गेट्स तक ड्राइव कर सकता है।[6]
आरटीएल तेज करना
आरटीएल को असतत करने के लिए विभिन्न कंपनियों ने निम्नलिखित स्पीड-अप विधियों को लागू किया है।
ट्रांजिस्टर स्विचिंग गति पहले ट्रांजिस्टरकृत कंप्यूटरों से वर्तमान के माध्यम से तेजी से बढ़ी है। जीई ट्रांजिस्टर मैनुअल (7वां संस्करण, पृष्ठ 181, या तीसरा संस्करण, पृष्ठ 97 या मध्यवर्ती संस्करण) उच्च आवृत्ति ट्रांजिस्टर, या कैपेसिटर, या आधार से संग्राही (बेकर क्लैंप) तक डायोड का उपयोग करके गति प्राप्त करने की संस्तुतिसंतृप्ति को रोकने के लिए करता है।[7]
प्रत्येक इनपुट प्रतिरोध के समानांतर कैपेसिटर रखने से ड्राइविंग चरण के लिए संचालित चरण के आधार-एमिटर जंक्शन को आगे-पूर्वाग्रह करने के लिए आवश्यक समय कम हो जाता है। "स्पीड-अप कैपेसिटर" से लैस गेट को नामित करने के लिए इंजीनियर और तकनीशियन "आरसीटीएल" (प्रतिरोध-कैपेसिटर-ट्रांजिस्टर लॉजिक) का उपयोग करते हैं। लिंकन प्रयोगशाला TX-0 कंप्यूटर के परिपथ में कुछ आरसीटीएल शामिल थे।[8] हालांकि, कैपेसिटर से जुड़े तरीके एकीकृत परिपथ के लिए अनुपयुक्त थे।
उच्च संग्राही आपूर्ति वोल्टेज और डायोड बंधक का उपयोग संग्राही-आधार और वायरिंग कैपेसिटेंस चार्जिंग समय को कम करता है। इस व्यवस्था के लिए संग्राही को डिज़ाइन लॉजिक स्तर पर डायोड बंधक की आवश्यकता होती है। यह विधि असतत डीटीएल (डायोड-ट्रांजिस्टर लॉजिक) के लिए भी लागू की गई थी।[9]
एक अन्य विधि जो असतत-उपकरण लॉजिक परिपथ में परिचित थी, प्रतिकूल प्रतिक्रिया व्यवस्था में डायोड और प्रतिरोधक, जर्मेनियम और सिलिकॉन डायोड, या तीन डायोड का उपयोग करती थी। विभिन्न बेकर क्लैम्प के रूप में जाने जाने वाले इन डायोड नेटवर्क ने आधार पर लागू वोल्टेज को कम कर दिया क्योंकि संग्राही संतृप्ति के करीब पहुंच गया। क्योंकि ट्रांजिस्टर संतृप्ति में कम गहराई तक गया, ट्रांजिस्टर ने कम संग्रहित चार्ज वाहक जमा किए। इसलिए, ट्रांजिस्टर के बंद होने के दौरान संग्रहीत चार्ज को हटाने के लिए कम समय की आवश्यकता थी।[7]ट्रांजिस्टर की संतृप्ति को रोकने के लिए व्यवस्थित कम वोल्टेज डायोड को स्कॉटकी ट्रांजिस्टर-ट्रांजिस्टर लॉजिक के रूप में स्कॉटकी डायोड का उपयोग करके एकीकृत लॉजिक कुल पर लागू किया गया था।
यह भी देखें
संदर्भ
- ↑ "2. Computers On Board The Apollo Spacecraft §2.5 The Apollo guidance computer: Hardware". Computers in Spaceflight: The NASA Experience. NASA History Division. 1987.
- ↑ Resistor-Transistor Logic Archived 2018-10-02 at the Wayback Machine explains the basic RTL gates and gives some useful calculations
- ↑ IBM, IBM (1960). ट्रांजिस्टर घटक सर्किट (PDF). Customer Engineering Manual of Instruction. IBM. Form 223-6889. Retrieved 2010-01-04.
The logical function is performed by the input resistor network and the invert function is accomplished by the common emitter transistor configuration...
- ↑ Apollo Guidance Computer schematics, Dwg. No. 2005011.
- ↑ David L. Morton Jr. and Joseph Gabriel (2007). Electronics: The Life Story of a Technology. JHU Press. ISBN 978-0-8018-8773-4.
- ↑ 6.0 6.1 Donald E. Lancaster (1969). RTL cookbook. Bobbs-Merrill Co. (or Howard W Sams). ISBN 0-672-20715-X.
- ↑ 7.0 7.1 Cleary, J. F., ed. (1958–1964). GE Transistor Manual (3rd–7th ed.). General Electric, Semiconductor Products Department, Syracuse, NY.
- ↑ Fadiman, J. R. (1956). TX0 Computer Circuitry (PDF). MIT Lincoln Laboratory. Retrieved 2011-09-09.
- ↑ The Digital Logic Handbook Flip Chip Modules. Digital Equipment Corporation. 1967. 1750·3/67. Retrieved 2008-03-08 – via Bitsavers.
अग्रिम पठन
- आरटीएल Cookbook; 1st Ed; Don Lancaster; Sams; 240 pages; 1969; ISBN 978-0672207150. (3ed archive)
