स्कैन चेन: Difference between revisions
No edit summary |
No edit summary |
||
| Line 1: | Line 1: | ||
स्कैन चेन परीक्षण के लिए डिज़ाइन में उपयोग की जाने वाली तकनीक है। इसका उद्देश्य एकीकृत | स्कैन चेन परीक्षण के लिए डिज़ाइन में उपयोग की जाने वाली तकनीक है। इसका उद्देश्य एकीकृत परिपथ में प्रत्येक [[फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)]] को सेट और निरीक्षण करने की आसान विधि प्रदान करके परीक्षण को आसान बनाना है। स्कैन तंत्र को नियंत्रित करने और निरीक्षण करने के लिए स्कैन की मूल संरचना में संकेतों के निम्नलिखित सेट सम्मिलित हैं। स्कैन की मूल संरचना में संकेतों के निम्नलिखित सेट सम्मिलित हैं जिससे नियंत्रण और निरीक्षण किया जा सके स्कैन तंत्र। | ||
#स्कैन_इन और स्कैन_आउट स्कैन चेन के इनपुट और आउटपुट को परिभाषित करते हैं। पूर्ण स्कैन मोड में आमतौर पर प्रत्येक इनपुट केवल श्रृंखला चलाता है और स्कैन आउट भी एक का निरीक्षण करता है। | #स्कैन_इन और स्कैन_आउट स्कैन चेन के इनपुट और आउटपुट को परिभाषित करते हैं। पूर्ण स्कैन मोड में आमतौर पर प्रत्येक इनपुट केवल श्रृंखला चलाता है और स्कैन आउट भी एक का निरीक्षण करता है। | ||
| Line 10: | Line 10: | ||
* स्कैन मोड को फिर से दर्ज करें, और देखें कि कॉम्बिनेटरियल टेस्ट पास हुआ है या नहीं। | * स्कैन मोड को फिर से दर्ज करें, और देखें कि कॉम्बिनेटरियल टेस्ट पास हुआ है या नहीं। | ||
एक चिप में जिसमें पूर्ण स्कैन डिज़ाइन नहीं है -- यानी, चिप में [[अनुक्रमिक सर्किट]] हैं, जैसे स्मृति तत्व जो स्कैन श्रृंखला का हिस्सा नहीं हैं, स्वत: परीक्षण पैटर्न जनरेशन #अनुक्रमिक ATPG आवश्यक है। | एक चिप में जिसमें पूर्ण स्कैन डिज़ाइन नहीं है -- यानी, चिप में [[अनुक्रमिक सर्किट|अनुक्रमिक परिपथ]] हैं, जैसे स्मृति तत्व जो स्कैन श्रृंखला का हिस्सा नहीं हैं, स्वत: परीक्षण पैटर्न जनरेशन #अनुक्रमिक ATPG आवश्यक है। | ||
अनुक्रमिक | अनुक्रमिक परिपथ के लिए परीक्षण पैटर्न पीढ़ी सभी संभावित वेक्टर अनुक्रमों के स्थान के माध्यम से विशेष गलती का पता लगाने के लिए वैक्टरों के अनुक्रम की खोज करती है। | ||
यहां तक कि साधारण अटकी हुई गलती को अनुक्रमिक | यहां तक कि साधारण अटकी हुई गलती को अनुक्रमिक परिपथ में पता लगाने के लिए वैक्टरों के अनुक्रम की आवश्यकता होती है। इसके अलावा, स्मृति तत्वों की उपस्थिति के कारण, अनुक्रमिक परिपथ में आंतरिक संकेतों की नियंत्रणीयता और अवलोकन क्षमता सामान्य रूप से [[संयोजन तर्क]] परिपथ की तुलना में अधिक कठिन होती है। ये कारक संयोजन एटीपीजी की तुलना में अनुक्रमिक एटीपीजी की जटिलता को बहुत अधिक बनाते हैं। | ||
कई प्रकार हैं: | कई प्रकार हैं: | ||
*आंशिक स्कैन: केवल कुछ फ्लिप-फ्लॉप जंजीरों से जुड़े होते हैं। | *आंशिक स्कैन: केवल कुछ फ्लिप-फ्लॉप जंजीरों से जुड़े होते हैं। | ||
* एकाधिक स्कैन श्रृंखलाएं: दो या अधिक स्कैन श्रृंखलाएं समानांतर में बनाई जाती हैं, | * एकाधिक स्कैन श्रृंखलाएं: दो या अधिक स्कैन श्रृंखलाएं समानांतर में बनाई जाती हैं, जिससे लोड करने और निरीक्षण करने के समय को कम किया जा सके। | ||
* [[ परीक्षण संपीड़न ]]: स्कैन चेन का इनपुट ऑन-बोर्ड लॉजिक द्वारा प्रदान किया जाता है। | * [[ परीक्षण संपीड़न ]]: स्कैन चेन का इनपुट ऑन-बोर्ड लॉजिक द्वारा प्रदान किया जाता है। | ||
| Line 24: | Line 24: | ||
* स्वचालित परीक्षण पैटर्न पीढ़ी | * स्वचालित परीक्षण पैटर्न पीढ़ी | ||
* [[इलेक्ट्रॉनिक डिजाइन स्वचालन]] | * [[इलेक्ट्रॉनिक डिजाइन स्वचालन]] | ||
*[[एकीकृत सर्किट डिजाइन]] | *[[एकीकृत सर्किट डिजाइन|एकीकृत परिपथ डिजाइन]] | ||
*[[सीरियल पेरिफेरल इंटरफेस बस]] | *[[सीरियल पेरिफेरल इंटरफेस बस]] | ||
*Iddq परीक्षण | *Iddq परीक्षण | ||
Revision as of 13:47, 14 June 2023
स्कैन चेन परीक्षण के लिए डिज़ाइन में उपयोग की जाने वाली तकनीक है। इसका उद्देश्य एकीकृत परिपथ में प्रत्येक फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) को सेट और निरीक्षण करने की आसान विधि प्रदान करके परीक्षण को आसान बनाना है। स्कैन तंत्र को नियंत्रित करने और निरीक्षण करने के लिए स्कैन की मूल संरचना में संकेतों के निम्नलिखित सेट सम्मिलित हैं। स्कैन की मूल संरचना में संकेतों के निम्नलिखित सेट सम्मिलित हैं जिससे नियंत्रण और निरीक्षण किया जा सके स्कैन तंत्र।
- स्कैन_इन और स्कैन_आउट स्कैन चेन के इनपुट और आउटपुट को परिभाषित करते हैं। पूर्ण स्कैन मोड में आमतौर पर प्रत्येक इनपुट केवल श्रृंखला चलाता है और स्कैन आउट भी एक का निरीक्षण करता है।
- एक स्कैन सक्षम पिन विशेष संकेत है जिसे डिज़ाइन में जोड़ा जाता है। जब इस संकेत पर जोर दिया जाता है, तो डिज़ाइन में प्रत्येक फ्लिप-फ्लॉप लंबी शिफ्ट का रजिस्टर में जुड़ा होता है।
- घड़ी का संकेत जिसका उपयोग शिफ्ट चरण और कैप्चर चरण के दौरान श्रृंखला में सभी FFs को नियंत्रित करने के लिए किया जाता है। फ्लिप-फ्लॉप की श्रृंखला में मनमाना पैटर्न दर्ज किया जा सकता है, और प्रत्येक फ्लिप-फ्लॉप की स्थिति को पढ़ा जा सकता है।
पूर्ण स्कैन डिज़ाइन में, स्वचालित परीक्षण पैटर्न जनरेशन (ATPG) विशेष रूप से सरल है। कोई अनुक्रमिक पैटर्न पीढ़ी की आवश्यकता नहीं है - संयोजी परीक्षण, जो उत्पन्न करने के लिए बहुत आसान हैं, पर्याप्त होंगे। यदि आपके पास संयोजन परीक्षण है, तो इसे आसानी से लागू किया जा सकता है।
- स्कैन मोड पर जोर दें, और वांछित इनपुट सेट करें।
- डी-एसर्ट स्कैन मोड, और एक घड़ी लागू करें। अब परीक्षण के परिणाम लक्ष्य फ्लिप-फ्लॉप में कैद हो गए हैं।
- स्कैन मोड को फिर से दर्ज करें, और देखें कि कॉम्बिनेटरियल टेस्ट पास हुआ है या नहीं।
एक चिप में जिसमें पूर्ण स्कैन डिज़ाइन नहीं है -- यानी, चिप में अनुक्रमिक परिपथ हैं, जैसे स्मृति तत्व जो स्कैन श्रृंखला का हिस्सा नहीं हैं, स्वत: परीक्षण पैटर्न जनरेशन #अनुक्रमिक ATPG आवश्यक है। अनुक्रमिक परिपथ के लिए परीक्षण पैटर्न पीढ़ी सभी संभावित वेक्टर अनुक्रमों के स्थान के माध्यम से विशेष गलती का पता लगाने के लिए वैक्टरों के अनुक्रम की खोज करती है।
यहां तक कि साधारण अटकी हुई गलती को अनुक्रमिक परिपथ में पता लगाने के लिए वैक्टरों के अनुक्रम की आवश्यकता होती है। इसके अलावा, स्मृति तत्वों की उपस्थिति के कारण, अनुक्रमिक परिपथ में आंतरिक संकेतों की नियंत्रणीयता और अवलोकन क्षमता सामान्य रूप से संयोजन तर्क परिपथ की तुलना में अधिक कठिन होती है। ये कारक संयोजन एटीपीजी की तुलना में अनुक्रमिक एटीपीजी की जटिलता को बहुत अधिक बनाते हैं।
कई प्रकार हैं:
- आंशिक स्कैन: केवल कुछ फ्लिप-फ्लॉप जंजीरों से जुड़े होते हैं।
- एकाधिक स्कैन श्रृंखलाएं: दो या अधिक स्कैन श्रृंखलाएं समानांतर में बनाई जाती हैं, जिससे लोड करने और निरीक्षण करने के समय को कम किया जा सके।
- परीक्षण संपीड़न : स्कैन चेन का इनपुट ऑन-बोर्ड लॉजिक द्वारा प्रदान किया जाता है।
यह भी देखें
- परीक्षण के लिए डिजाइन
- स्वचालित परीक्षण पैटर्न पीढ़ी
- इलेक्ट्रॉनिक डिजाइन स्वचालन
- एकीकृत परिपथ डिजाइन
- सीरियल पेरिफेरल इंटरफेस बस
- Iddq परीक्षण
