प्रतिरोधक सीढ़ी

प्रतिरोधक सीढ़ी प्रतिरोधों की दोहराई जाने वाली इकाइयों से बना एक विद्युत परिपथ है। नीचे दो विन्यासों पर चर्चा की गई है, एक स्ट्रिंग प्रतिरोधक सीढ़ी और एक R-2R सीढ़ी।

एक R-2R लैडर डिज़िटल से एनालॉग कन्वर्टर|डिजिटल-से-एनालॉग रूपांतरण करने का एक सरल और सस्ता तरीका है, जिसमें लैडर-जैसी कॉन्फ़िगरेशन में सटीक रोकनेवाला नेटवर्क की दोहराव वाली व्यवस्था का उपयोग किया जाता है। एक स्ट्रिंग रोकनेवाला सीढ़ी गैर-दोहराव वाले संदर्भ नेटवर्क को लागू करता है।

स्ट्रिंग रोकनेवाला सीढ़ी नेटवर्क (डिजिटल रूपांतरण, या एडीसी के अनुरूप)

दो संदर्भ वोल्टेज के बीच जुड़े कई, अक्सर समान रूप से आयाम वाले प्रतिरोधों की एक स्ट्रिंग एक प्रतिरोधक स्ट्रिंग लैडर नेटवर्क है। प्रतिरोधी संदर्भित वोल्टेज के बीच वोल्टेज विभक्त के रूप में कार्य करते हैं। स्ट्रिंग का प्रत्येक टैप एक अलग वोल्टेज उत्पन्न करता है, जिसकी तुलना दूसरे वोल्टेज से की जा सकती है: यह एक फ्लैश एडीसी (एनालॉग-टू-डिजिटल कनवर्टर) का मूल सिद्धांत है। अक्सर एक वोल्टेज को करंट में बदल दिया जाता है, जिससे R-2R लैडर नेटवर्क का उपयोग करने की संभावना बढ़ जाती है।

• नुकसान: एक एन-बिट एडीसी के लिए, प्रतिरोधों की संख्या घातीय वृद्धि, जैसे $2^{n}$ प्रतिरोधों की आवश्यकता होती है, जबकि R-2R प्रतिरोधक सीढ़ी केवल बिट्स की संख्या के साथ रैखिक रूप से बढ़ती है, क्योंकि इसे केवल आवश्यकता होती है $2n$ प्रतिरोधक।
• लाभ: समान संख्या में घटकों का उपयोग करके उच्च प्रतिबाधा मान प्राप्त किया जा सकता है।

R-2R रेसिस्टर लैडर नेटवर्क (डिजिटल से एनालॉग रूपांतरण)

चित्रा 1: एन-बिट आर-2आर प्रतिरोधी सीढ़ी

चित्र 1 में एक बुनियादी R-2R रेसिस्टर लैडर नेटवर्क दिखाया गया है। बिट a_n−1 (सबसे महत्वपूर्ण बिट, एमएसबी) बिट ए के माध्यम से₀ (कम से कम महत्वपूर्ण बिट, एलएसबी) डिजिटल लॉजिक गेट्स से संचालित होते हैं। आदर्श रूप से, बिट इनपुट V = 0 (तर्क 0) और V = V के बीच स्विच किए जाते हैं_ref (तर्क 1)। R-2R नेटवर्क इन डिजिटल बिट्स को आउटपुट वोल्टेज V में उनके योगदान में भारित करने का कारण बनता है_out. इस पर निर्भर करता है कि कौन से बिट 1 पर सेट हैं और कौन से 0 पर, आउटपुट वोल्टेज (V_out) में 0 और V के बीच संगत परिमाणीकरण (सिग्नल प्रोसेसिंग) होगा_ref बिट 0 के अनुरूप न्यूनतम चरण का मान घटाएं। V का वास्तविक मान_ref (और तर्क का वोल्टेज 0) डिजिटल सिग्नल उत्पन्न करने के लिए उपयोग की जाने वाली तकनीक के प्रकार पर निर्भर करेगा।

N बिट्स और 0 V/V के साथ R–2R DAC के डिजिटल मान VAL के लिए_ref तर्क स्तर, आउटपुट वोल्टेज वी_out है:

$V_{o}=V_{ref}\times {\tfrac {\text{Value}}{2^{N}}}$

उदाहरण के लिए, यदि N = 5 (इसलिए 2^एन = 32) और वी_ref = 3.3 V (विशिष्ट CMOS तर्क 1 वोल्टेज), फिर V_out 0 वोल्ट (VAL = 0 = 00000) के बीच भिन्न होगा₂) और अधिकतम (VAL = 31 = 11111₂):

$V_{o}=3.3\,{\text{V}}\times {\tfrac {31}{2^{5}}}=3.196875\,{\text{V}}$

चरणों के साथ (VAL = 1 = 00001 के अनुसार₂)

$\Delta V_{o}=3.3\,{\text{V}}\times {\tfrac {1}{2^{5}}}=0.103125\,{\text{V}}$

R–2R सीढ़ी सस्ती है और निर्माण के लिए अपेक्षाकृत आसान है, क्योंकि केवल दो प्रतिरोधक मानों की आवश्यकता होती है (या एक भी, यदि R को 2R की जोड़ी को समानांतर में रखकर बनाया जाता है, या यदि 2R को R की जोड़ी को अंदर रखकर बनाया जाता है शृंखला)। यह तेज है और निश्चित आउटपुट प्रतिबाधा आर है। आर-2आर सीढ़ी वर्तमान डिवाइडर की एक स्ट्रिंग के रूप में काम करती है, जिसकी आउटपुट सटीकता पूरी तरह से इस बात पर निर्भर करती है कि प्रत्येक प्रतिरोधक दूसरों से कितनी अच्छी तरह मेल खाता है। MSB रेसिस्टर्स में छोटी अशुद्धियाँ LSB रेसिस्टर्स के योगदान को पूरी तरह से खत्म कर सकती हैं। इसके परिणामस्वरूप 01111 जैसे प्रमुख क्रॉसिंगों पर गैर-मोनोटोनिक व्यवहार हो सकता है₂ 10000 तक₂. उपयोग किए गए लॉजिक गेट्स के प्रकार और लॉजिक सर्किट के डिज़ाइन के आधार पर, ऐसे प्रमुख क्रॉसिंग पर संक्रमणकालीन वोल्टेज स्पाइक्स हो सकते हैं, यहां तक ​​​​कि पूर्ण प्रतिरोधी मूल्यों के साथ भी। इन्हें आउटपुट नोड पर समाई के साथ फ़िल्टर किया जा सकता है (बैंडविड्थ में परिणामी कमी कुछ अनुप्रयोगों में महत्वपूर्ण हो सकती है)। अंत में, 2R प्रतिरोध डिजिटल-आउटपुट प्रतिबाधा के साथ श्रृंखला में है। कुछ मामलों में उच्च-आउटपुट-प्रतिबाधा द्वार (जैसे, LVDS) अनुपयुक्त हो सकते हैं। उपरोक्त सभी कारणों (और निश्चित रूप से अन्य) के लिए, इस प्रकार का DAC अपेक्षाकृत कम संख्या में बिट्स तक ही सीमित रहता है; हालांकि एकीकृत सर्किट बिट्स की संख्या को 14 या इससे भी अधिक तक बढ़ा सकते हैं, 8 बिट या उससे कम अधिक विशिष्ट है।

R-2R प्रतिरोधक सीढ़ी की सटीकता

अधिक महत्वपूर्ण बिट्स के साथ उपयोग किए जाने वाले प्रतिरोधों को कम महत्वपूर्ण बिट्स के साथ उपयोग किए जाने वाले प्रतिरोधों की तुलना में आनुपातिक रूप से अधिक सटीक होना चाहिए; उदाहरण के लिए, ऊपर चर्चा किए गए R–2R नेटवर्क में, बिट-4 (MSB) रेसिस्टर्स में अशुद्धियाँ R/32 (यानी, 3% से बहुत बेहतर) की तुलना में नगण्य होनी चाहिए। इसके अलावा, 10000 पर समस्याओं से बचने के लिए₂-to-01111₂ संक्रमण, निचले बिट्स में अशुद्धियों का योग R/32 से काफी कम होना चाहिए। आवश्यक सटीकता प्रत्येक अतिरिक्त बिट के साथ दोगुनी हो जाती है: 8 बिट्स के लिए, आवश्यक सटीकता 1/256 (0.4%) से बेहतर होगी। एकीकृत परिपथों के भीतर, उच्च सटीकता वाले R-2R नेटवर्क को पतली फिल्म तकनीक का उपयोग करके सीधे एक सब्सट्रेट पर मुद्रित किया जा सकता है, यह सुनिश्चित करते हुए कि प्रतिरोध समान विद्युत विशेषताओं को साझा करते हैं। फिर भी, आवश्यक सटीकता प्राप्त करने के लिए उन्हें अक्सर लेजर ट्रिमिंग|लेज़र-ट्रिम किया जाना चाहिए। 16-बिट सटीकता प्राप्त करने वाले डिजिटल-टू-एनालॉग कन्वर्टर्स के लिए इस तरह के एकीकृत सर्किट |ऑन-चिप रेसिस्टर लैडर का प्रदर्शन किया गया है।

असमान पायदानों के साथ अवरोधक सीढ़ी

चित्र 2: असमान प्रतिरोधों का उपयोग करते हुए 4-बिट रैखिक R–2R DAC

यह आवश्यक नहीं है कि R–2R सीढ़ी का प्रत्येक डंडा समान प्रतिरोधक मानों का उपयोग करता है। यह केवल आवश्यक है कि 2R मान, R मान के योग के साथ-साथ थेवेनिन के प्रमेय से मेल खाता हो। थेवेनिन-निम्न-महत्व के समतुल्य प्रतिरोध। चित्रा 2 असमान प्रतिरोधकों के साथ एक रैखिक 4-बिट डीएसी दिखाता है।

यह एक समय में एक बिट DAC बनाकर प्रतिरोधों के विषम संग्रह से यथोचित सटीक DAC बनाने की अनुमति देता है। प्रत्येक चरण में, डंडा और लेग के लिए प्रतिरोधों को चुना जाता है ताकि डंडा मान लेग मान और पिछले डंडों के समतुल्य प्रतिरोध से मेल खाता हो। उपलब्ध संयोजनों की संख्या बढ़ाने के लिए अन्य प्रतिरोधों को श्रृंखला या समानांतर में जोड़कर डंडा और पैर प्रतिरोधों का निर्माण किया जा सकता है। यह प्रक्रिया स्वचालित हो सकती है।

यह भी देखें

• लॉगरिदमिक प्रतिरोधी सीढ़ी
• डिज़िटल से एनालॉग कन्वर्टर
• कोवॉक्स स्पीच थिंग
• वोल्टेज सीढ़ी

बाहरी संबंध

• ECE209: DAC Lecture Notes - Ohio State University
• EE247: D/A Converters - Berkeley University of California
• Simplified DAC/ADC Lecture Notes - University of Michigan
• Digital to Analog Converters (slides) - Georgia Tech
• Tutorial MT-014: String DACs and Fully-Decoded DACs - Analog Devices
• Tutorial MT-015: Binary DACs - Analog Devices
• Tutorial MT-016: Segmented DACs - Analog Devices
• Tutorial MT-018: Intentionally Nonlinear DACs - Analog Devices
• R2R Resistor Ladder Networks - BI Technologies
• R/2R Ladder Networks Application Note - TT Electronics