एकीकृत इंजेक्शन तर्क: Difference between revisions
No edit summary |
No edit summary |
||
| (3 intermediate revisions by 3 users not shown) | |||
| Line 41: | Line 41: | ||
[http://www.hpmemoryproject.org/wb_pages/wall_b_page_01.htm "HP memory project: Time, Frequency Standard & Counter"] | [http://www.hpmemoryproject.org/wb_pages/wall_b_page_01.htm "HP memory project: Time, Frequency Standard & Counter"] | ||
</ref> | </ref> | ||
==संदर्भ== | ==संदर्भ== | ||
{{Reflist}} | {{Reflist}} | ||
| Line 52: | Line 51: | ||
{{Logic Families}} | {{Logic Families}} | ||
{{DEFAULTSORT:Integrated Injection Logic}} | {{DEFAULTSORT:Integrated Injection Logic}} | ||
[[Category: | [[Category:Collapse templates|Integrated Injection Logic]] | ||
[[Category:Created On 31/05/2023]] | [[Category:Created On 31/05/2023|Integrated Injection Logic]] | ||
[[Category:Lua-based templates|Integrated Injection Logic]] | |||
[[Category:Machine Translated Page|Integrated Injection Logic]] | |||
[[Category:Navigational boxes| ]] | |||
[[Category:Navigational boxes without horizontal lists|Integrated Injection Logic]] | |||
[[Category:Pages with script errors|Integrated Injection Logic]] | |||
[[Category:Sidebars with styles needing conversion|Integrated Injection Logic]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates Vigyan Ready|Integrated Injection Logic]] | |||
[[Category:Templates generating microformats|Integrated Injection Logic]] | |||
[[Category:Templates that add a tracking category|Integrated Injection Logic]] | |||
[[Category:Templates that are not mobile friendly|Integrated Injection Logic]] | |||
[[Category:Templates that generate short descriptions|Integrated Injection Logic]] | |||
[[Category:Templates using TemplateData|Integrated Injection Logic]] | |||
[[Category:Wikipedia metatemplates|Integrated Injection Logic]] | |||
[[Category:तर्क परिवार|Integrated Injection Logic]] | |||
Latest revision as of 09:21, 28 June 2023
एकीकृत इंजेक्शन तर्क (IIL, I2L, या I2L) बहु कलेक्टरद्विध्रुवी जंक्शन ट्रांजिस्टर (BJT) के साथ अन्तनिर्मित डिजिटल परिपथ का एक वर्ग है।[1] जब इसे प्रस्तुत किया गया था तो इसकी स्पीड TTL के बराबर थी, फिर भी CMOS के रूप में लगभग कम पावर थी, जिससे यह VLSI (और बड़े) एकीकृत परिपथ में उपयोग के लिए आदर्श बन गया था। इस तर्क परिवार के साथ CMOS की तुलना में गेट्स को छोटा बनाया जा सकता है क्योंकि पूरक ट्रांजिस्टर की आवश्यकता नहीं होती है। यदि तर्क वोल्टेज स्तर बहुत पास में हैं (उच्च: 0.7V, निम्न: 0.2V), I2L में उच्च रव अवरोधक है क्योंकि यह वोल्टेज की जगह धारा द्वारा प्रचलित होता है। I2L को 1971 में सिगफ्रीड के. विडमैन और होर्स्ट एच. बर्जर द्वारा विकसित किया गया था, जिन्होंने मूल रूप से इसे विलयित ट्रांजिस्टर तर्क (MTL) कहा था।[2]इस तर्क परिवार की एक त्रुटि यह है कि CMOS के विपरीत स्विचन न करने पर गेट पावर प्राप्त करते हैं।
निर्माण
I2L इन्वर्टर गेट का निर्माण PNP सामान्य आधार धारा स्रोत ट्रांजिस्टर और NPN सामान्य उत्सर्जक विवृत संग्राहक इन्वर्टर ट्रांजिस्टर (यानी वे GND से जुड़े हैं) के साथ किया गया है। एक वेफर पर, ये दो ट्रांजिस्टर विलयित किए जाते हैं। इन्वर्टर ट्रांजिस्टर को आपूर्ति की गई धारा को नियंत्रित करने के लिए धारा स्रोत ट्रांजिस्टर के उत्सर्जक को एक छोटा वोल्टेज (लगभग 1 वोल्ट) दिया जाता है।
ट्रांजिस्टर का उपयोग एकीकृत परिपथों पर धारा स्रोतों के लिए किया जाता है क्योंकि वे प्रतिरोधकों की तुलना में बहुत छोटे होते हैं।
क्योंकि इन्वर्टर विवृत संग्राहक है, एक तारयुक्त AND का प्रचालन प्रत्येक दो या दो से अधिक गेटों के आउटपुट को एक साथ जोड़कर किया जा सकता है। इसके अनुसार इस प्रकार से उपयोग किए जाने वाले आउटपुट का फैन-आउट एक है। हालाँकि, इन्वर्टर ट्रांजिस्टर में अधिक संग्राहकों को जोड़कर अतिरिक्त आउटपुट को प्रस्तुत किया जा सकता है। गेट्स का निर्माण बहुत सरलता से आपस में जुड़ी धातु की केवल एक परत से किया जा सकता है।
एक I2L परिपथ के असंतत कार्यान्वयन में, अनेक संग्राहकों के साथ द्विध्रुवी NPN ट्रांजिस्टर को विभिन्न असंतत 3-टर्मिनल NPN ट्रांजिस्टर के साथ समानांतर में जोड़ा जा सकता है, जिनके आधार एक साथ जुड़े हुए होते हैं और उनके उत्सर्जक भी इसी तरह जुड़े हुए होते हैं। धारा स्रोत ट्रांजिस्टर को इन्वर्टर ट्रांजिस्टर के आधार पर धनात्मक आपूर्ति से प्रतिरोधक के साथ प्रतिस्थापित किया जा सकता है, क्योंकि असंतत प्रतिरोध असंतत ट्रांजिस्टर की तुलना में छोटे और कम महंगे होते हैं।
इसी प्रकार, विलयित किए गए PNP धारा इंजेक्टर ट्रांजिस्टर और NPN इन्वर्टर ट्रांजिस्टर को अलग-अलग असंतत घटकों के रूप में लागू किया जा सकता है।
प्रचालन
एक I2L परिपथ का केंद्र (हार्ट) सामान्य उत्सर्जक विवृत संग्राहक इन्वर्टर है। आमतौर पर, एक इन्वर्टर में एक NPN ट्रांजिस्टर होता है जिसमें उत्सर्जक ग्राउन्ड से जुड़ा हुआ होता है और आधार अभिनत होता है, जो धारा स्रोत से आगे होता है। आधार को इनपुट की आपूर्ति या तो एक धारा सिंक (निम्न तर्क स्तर) या एक उच्च-z फ्लोटिंग स्थिति (उच्च तर्क स्तर) के रूप में की जाती है। इन्वर्टर का आउटपुट संग्राहक पर होता है। इसी प्रकार, यह या तो धारा सिंक (निम्न तर्क स्तर) या उच्च-z फ्लोटिंग स्थिति (उच्च तर्क स्तर) है।
प्रत्यक्ष-युग्मित ट्रांजिस्टर तर्क के अनुसार, एक NPN ट्रांजिस्टर के आउटपुट (संग्राहक) और निम्न ट्रांजिस्टर के इनपुट (आधार) के मध्य कोई अवरोधक नहीं है।
यह समझने के लिए कि इन्वर्टर कैसे कार्य करता है, धारा प्रवाह को समझना आवश्यक है। यदि बायस धारा को ग्राउन्ड (निम्न तर्क स्तर) पर शंट किया जाता है, तो ट्रांजिस्टर बंद हो जाता है और संग्राहक फ्लोट होता है (उच्च तर्क स्तर)। यदि बायस धारा को ग्राउन्ड पर शंट नहीं किया जाता है क्योंकि इनपुट उच्च-z (उच्च तर्क स्तर) है, तो बायस धारा ट्रांजिस्टर के माध्यम से उत्सर्जक में प्रवाहित होती है, ट्रांजिस्टर पर स्विच करता है, और संग्राहक को धारा (निम्न तर्क स्तर) सिंक करने की अनुमति देता है। क्योंकि इन्वर्टर की आउटपुट धारा को सिंक कर सकता है लेकिन धारा को स्रोत नहीं कर सकता है, एक तारयुक्त AND गेट बनाने के लिए बहुत से इनवर्टर के आउटपुट को एक साथ जोड़ना सुरक्षित है। जब दो इनवर्टर के आउटपुट को एक साथ तारयुक्त किया जाता है, तो परिणाम दो-इनपुट NOR गेट होता है क्योंकि विन्यास (NOT A) AND (NOT B) NOT (A OR B) (डी मॉर्गन के प्रमेय के अनुसार) के बराबर होता है| अंत में NOR गेट का आउटपुट आरेख के ऊपरी दाएं भाग में IIL इन्वर्टर द्वारा उत्क्रम हुआ है, परिणाम दो-इनपुट OR गेट है।
ट्रांजिस्टर में आंतरिक अवांछित (पैरसिटिक) धारिता के कारण, इन्वर्टर ट्रांजिस्टर के आधार में उच्च धाराएं तेजी से स्विचिंग गति में परिणामित होती हैं, और चूंकि उच्च और निम्न तर्क स्तरों के मध्य वोल्टेज का अंतर I2L के लिए अन्य द्विध्रुवी तर्क श्रेणियों की तुलना में छोटा होता है (लगभग 0.5 वोल्ट के बजाय) लगभग 3.3 या 5 वोल्ट), अवांछित धारिता को चार्ज करने और डिस्चार्ज करने के कारण होने वाली हानि को कम किया जाता है।
उपयोग
I2L एक एकीकृत परिपथ पर निर्माण करने के लिए अपेक्षाकृत सरल है, और आमतौर पर मोटोरोला (अब NXP अर्धचालकों ) और टेक्सास उपकरणों जैसी कंपनियों द्वारा CMOS तर्क के आगमन से पहले इसका उपयोग किया जाता था।[3] 1975 में, सिंक्लेयर रेडियोनिक्स ने पहली उपभोक्ता ग्रेड की डिजिटल घड़ियों में से एक, ब्लैक वॉच प्रस्तुत की, जिसमें I2L तकनीक का उपयोग किया गया था।[4] 1976 में, टेक्सास उपकरणों ने SBP0400 CPU प्रस्तुत किया जो I2L तकनीक का उपयोग करता था। 1970 के दशक के अंत में, RCA ने अपने CA3162 ADC 3 डिजिट मीटर एकीकृत परिपथ में I²L का उपयोग किया था। 1979 में, HP ने HP-निर्मित कस्टम LSI चिप पर आधारित एक आवृत्ति माप उपकरण प्रस्तुत किया जो कम-ऊर्जा खपत और उच्च घनत्व के लिए एकीकृत इंजेक्शन तर्क (I2L) का उपयोग करता है, पोर्टेबल बैटरी प्रचालन को सक्षम करता है, और कुछ उत्सर्जक फंक्शन तर्क (EFL) परिपथ मे भी जहाँ इसके HP 5315A/B में उच्च गति की आवश्यकता होती है।[5]
संदर्भ
- ↑ Hart, K.; Slob, A. (Oct 1972). "Integrated Injection Logic: A New Approach to LSI". IEEE Journal of Solid-State Circuits. 7 (5): 346–351. Bibcode:1972IJSSC...7..346H. doi:10.1109/jssc.1972.1052891.
- ↑ Siegfried K. Wiedmann, Horst H. Berger (1972). "Merged-transistor logic (MTL)-a low-cost bipolar logic concept". IEEE Journal of Solid-State Circuits. 7 (5): 340–346. Bibcode:1972IJSSC...7..340B. doi:10.1109/JSSC.1972.1052890.
- ↑ Jarrett, Robert (1978). "A monolithic speed-control micro-system for automotive applications". 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. IEEE. pp. 46–47. doi:10.1109/ISSCC.1978.1155757.
- ↑ "Clive Sinclair's 1982 Practical Computing Interview". Archived from the original on 17 June 2014. Retrieved 21 June 2014.
- ↑ "HP memory project: Time, Frequency Standard & Counter"
अग्रिम पठन
- Savard, John J. G. (2018) [2005]. "What Computers Are Made From". quadibloc. Archived from the original on 2018-07-02. Retrieved 2018-07-16.
