जाली माइको32: Difference between revisions

From Vigyanwiki
(Created page with "{{Infobox CPU architecture | name = LatticeMico32 | designer = Lattice Semiconductor | bits = 32-bit | introduced = {{Start date and age|2006}} | vers...")
 
No edit summary
Tag: Manual revert
 
(5 intermediate revisions by 5 users not shown)
Line 15: Line 15:
| gpr = 32
| gpr = 32
}}
}}
LatticeMico32 एक [[32-बिट कंप्यूटिंग]] है। 32-बिट [[माइक्रोप्रोसेसर]] [[ अल्प निर्देश सेट कंप्यूटर ]] (RISC) [[ जालीदार अर्धचालक ]] से सॉफ्ट कोर है जो [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]] (FPGAs) के लिए अनुकूलित है। यह [[ हार्वर्ड वास्तुकला ]] का उपयोग करता है, जिसका अर्थ है कि निर्देश और डेटा बसें अलग-अलग हैं। यदि वांछित हो, तो बस मध्यस्थता तर्क का उपयोग दो बसों को संयोजित करने के लिए किया जा सकता है।
लैटिसमीको32 एक [[32-बिट कंप्यूटिंग]] है। 32-बिट [[माइक्रोप्रोसेसर]] [[ अल्प निर्देश सेट कंप्यूटर |अल्प निर्देश सेट कंप्यूटर]] (आरआईएससी) [[ जालीदार अर्धचालक |जालक अर्धचालक]] से अरक्षित कोर है जो [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला|फील्ड में प्रोग्राम की जा सकने वाली गेट श्रंखला]] (एफपीजीए) के लिए अनुकूलित है। यह [[ हार्वर्ड वास्तुकला |हार्वर्ड वास्तुकला]] का उपयोग करता है, जिसका अर्थ है कि निर्देश और डेटा बसें अलग-अलग हैं। यदि वांछित हो, तो बस मध्यस्थता लॉजिक का उपयोग दो बसों को संयोजित करने के लिए किया जा सकता है।


LatticeMico32 को मुफ्त (IP) कोर लाइसेंस के तहत लाइसेंस दिया गया है। इसका मतलब यह है कि Mico32 जाली FPGAs तक ही सीमित नहीं है, और कानूनी रूप से किसी भी होस्ट आर्किटेक्चर (FPGA, एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASIC), या सॉफ़्टवेयर अनुकरण, उदाहरण के लिए, [[QEMU]]) पर उपयोग किया जा सकता है। जाली सेमीकंडक्टर भागों के अलावा लैटिसमाइको32 को [[Xilinx]] और [[Altera]] FPGAs में एम्बेड करना संभव है। [[AMD PowerTune]] LatticeMico32 का उपयोग करता है।<ref>{{cite web |url=https://events.ccc.de/congress/2014/Fahrplan/events/6103.html |title=AMD x86 SMU firmware analysis |date=2014-12-27}}</ref>
लैटिसमीको32 को स्वतंत्र (इंटरनेट प्रोटोकॉल) कोर लाइसेंस के तहत स्वीकृतीकरण दिया गया है। इसका तात्पर्य यह है कि मीको32 जालक एफपीजीए तक ही सीमित नहीं है, और नियमतः रूप से किसी भी होस्ट आर्किटेक्चर (एफपीजीए, एप्लिकेशन-विशिष्ट एकीकृत परिपथ (एएसआईसी), या सॉफ़्टवेयर अनुकरण, उदाहरण के लिए, [[QEMU|क्यूईएमयू]]) पर उपयोग किया जा सकता है। जालक अर्धचालक भागों के अलावा लैटिसमाइको32 को [[Xilinx|सिलिंक्स]] और [[Altera|अल्टेरा]] एफपीजीए में एम्बेड करना संभव है। [[AMD PowerTune|एएमडी पावरट्यून]] लैटिसमीको32 का उपयोग करता है।<ref>{{cite web |url=https://events.ccc.de/congress/2014/Fahrplan/events/6103.html |title=AMD x86 SMU firmware analysis |date=2014-12-27}}</ref>
सीपीयू कोर और डेवलपमेंट [[ toolchain ]] स्रोत-कोड के रूप में उपलब्ध हैं, जो तीसरे पक्ष को प्रोसेसर आर्किटेक्चर में परिवर्तन लागू करने की अनुमति देता है।
 
सीपीयू कोर और डेवलपमेंट [[ toolchain |उपकरण श्रृंखला]] स्रोत-कोड के रूप में उपलब्ध हैं, जो तीसरे पक्ष को प्रोसेसर आर्किटेक्चर में परिवर्तन लागू करने की अनुमति देता है।


== सुविधाएँ ==
== सुविधाएँ ==
* आरआईएससी लोड/स्टोर आर्किटेक्चर
* आरआईएससी लोड/स्टोर आर्किटेक्चर
* 32-बिट डेटा पथ
* 32-बिट डेटा पथ
* 32-बिट निश्चित-आकार के निर्देश (सभी निर्देश 32 बिट्स हैं, जिसमें जंप, कॉल और शाखा निर्देश शामिल हैं।)
* 32-बिट निश्चित-आकार के निर्देश (सभी निर्देश 32 बिट्स हैं, जिसमें जंप, कॉल और शाखा निर्देश सम्मिलित हैं।)
* 32 सामान्य प्रयोजन रजिस्टर (R0 आमतौर पर सम्मेलन द्वारा शून्य पर सेट किया जाता है, हालांकि R0 एक मानक रजिस्टर है और यदि वांछित हो तो अन्य मान इसे सौंपा जा सकता है।)
* 32 सामान्य प्रयोजन रजिस्टर (R0 सामान्यतः गतिविधि द्वारा शून्य पर सेट किया जाता है, हालांकि R0 एक मानक रजिस्टर है और यदि वांछित हो तो अन्य मान इसे सौंपा जा सकता है।)
* 32 बाहरी व्यवधान तक
* 32 बाहरी व्यवधान तक
* कॉन्फ़िगर करने योग्य निर्देश सेट जिसमें उपयोगकर्ता परिभाषित निर्देश शामिल हैं
* कॉन्फ़िगर करने योग्य निर्देश सेट जिसमें उपयोगकर्ता परिभाषित निर्देश सम्मिलित हैं।
* वैकल्पिक विन्यास योग्य कैश (डायरेक्ट-मैप्ड या 2-वे सेट-एसोसिएटिव, विभिन्न प्रकार के कैश आकार और व्यवस्था के साथ)
* वैकल्पिक विन्यास योग्य कैश (डायरेक्ट-मैप्ड या 2-वे सेट-एसोसिएटिव, विभिन्न प्रकार के कैश आकार और व्यवस्था के साथ)
* वैकल्पिक पाइपलाइन वाली यादें
* वैकल्पिक पाइपलाइन मेमोरी
* ड्यूल [[विशबोन (कंप्यूटर बस)]] मेमोरी इंटरफेस (एक रीड-ओनली इंस्ट्रक्शन बस, एक रीड-राइट डेटा/पेरिफेरल बस)
* ड्यूल [[विशबोन (कंप्यूटर बस)]] मेमोरी इंटरफेस (एक रीड-ओनली इंस्ट्रक्शन बस, एक रीड-राइट डेटा/पेरिफेरल बस)
* मेमोरी मैप I/O
* मेमोरी मैप I/O
Line 34: Line 35:


== टूलचैन ==
== टूलचैन ==
* जीएनयू कंपाइलर संग्रह (जीसीसी) - सी/सी++ कंपाइलर; GCC 4.5.0 में LatticeMico32 समर्थन जोड़ा गया है, GCC 4.4.0 में समर्थन के लिए पैच उपलब्ध हैं
* जीएनयू कंपाइलर संग्रह (जीसीसी) - सी/सी++ कंपाइलर; जीसीसी 4.5.0 में लैटिसमीको32 समर्थन जोड़ा गया है, जीसीसी 4.4.0 में समर्थन के लिए पैच उपलब्ध हैं।
* [[जीएनयू बिनुटिल्स]] - असेंबलर, लिंकर और बाइनरी यूटिलिटीज; संस्करण 2.19 के बाद से LatticeMico32 का समर्थन करता है
* [[जीएनयू बिनुटिल्स]] - असेंबलर, लिंकर और बाइनरी यूटिलिटीज; संस्करण 2.19 के बाद से लैटिसमीको32 का समर्थन करता है।
* [[जीएनयू डीबगर]] (जीडीबी) - डीबगर
* [[जीएनयू डीबगर]] (जीडीबी) - डीबगर
* [[ग्रहण (सॉफ्टवेयर)]] - [[एकीकृत विकास पर्यावरण]] (आईडीई)
* [[ग्रहण (सॉफ्टवेयर)|ग्रहण (अरक्षितवेयर)]] - [[एकीकृत विकास पर्यावरण]] (आईडीई)
* [[न्यूलिब]] - सी लाइब्रेरी
* [[न्यूलिब]] - सी लाइब्रेरी
* MicroC/OS-II|µCos-II, µITRON, [[RTEMS]] - [[रीयल-टाइम [[ऑपरेटिंग सिस्टम]]]] (RTOS)
* माइक्रोसी/ओएस-II, µकॉस-द्वितीय, µआईटीरॉन, [[RTEMS|आरटीईएमएस]] - [[रीयल-टाइम [[ऑपरेटिंग सिस्टम]]]] (आरटीओएस)
* μClinux - ऑपरेटिंग सिस्टम
* μक्लिनक्स - ऑपरेटिंग सिस्टम


== यह भी देखें ==
== यह भी देखें ==
* [[ दूधिया ]] - लैटिस माइक्रो32-आधारित [[एक चिप पर प्रणाली]] (एसओसी)
* [[ दूधिया | मिल्कीमिस्ट]] - लैटिस माइक्रो32-आधारित [[एक चिप पर प्रणाली]] (एसओसी)


==संदर्भ==
==संदर्भ==
Line 51: Line 52:
==बाहरी संबंध==
==बाहरी संबंध==
* {{Official website|www.latticesemi.com/en/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/LatticeMico32.aspx}}
* {{Official website|www.latticesemi.com/en/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/LatticeMico32.aspx}}
* {{GitHub|milkymist/linux-milkymist}}, uCLinux port to Milkymist SoC, that uses LatticeMico32
* {{GitHub|milkymist/linux-milkymist}}, uCLinux port to Milkymist SoC, that uses लैटिसमीको32
* {{GitHub|ubercomp/jslm32}}, LatticeMico32 emulator in JavaScript, cf. [[Fabrice Bellard]]'s jslinux
* {{GitHub|ubercomp/jslm32}}, लैटिसमीको32 emulator in JavaScript, cf. [[Fabrice Bellard]]'s jslinux
* [[ERIKA Enterprise]] (OSEK/VDX API) porting for LatticeMico32
* [[ERIKA Enterprise]] (OSEK/VDX API) porting for लैटिसमीको32
 
{{RISC architectures}}
{{Soft microprocessors}}
{{Programmable logic}}
[[Category: शीतल माइक्रोप्रोसेसर]]
 
 


[[Category: Machine Translated Page]]
[[Category:Collapse templates]]
[[Category:Created On 10/06/2023]]
[[Category:Created On 10/06/2023]]
[[Category:Machine Translated Page]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Official website not in Wikidata]]
[[Category:Pages with script errors]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Vigyan Ready]]

Latest revision as of 11:58, 28 June 2023

LatticeMico32
DesignerLattice Semiconductor
Bits32-bit
Introduced2006; 18 years ago (2006)
DesignRISC
TypeRegister-Register
EncodingFixed 32-bit
BranchingCompare and branch
EndiannessBig
ExtensionsUser-defined
OpenYes, royalty free
Registers
General purpose32

लैटिसमीको32 एक 32-बिट कंप्यूटिंग है। 32-बिट माइक्रोप्रोसेसर अल्प निर्देश सेट कंप्यूटर (आरआईएससी) जालक अर्धचालक से अरक्षित कोर है जो फील्ड में प्रोग्राम की जा सकने वाली गेट श्रंखला (एफपीजीए) के लिए अनुकूलित है। यह हार्वर्ड वास्तुकला का उपयोग करता है, जिसका अर्थ है कि निर्देश और डेटा बसें अलग-अलग हैं। यदि वांछित हो, तो बस मध्यस्थता लॉजिक का उपयोग दो बसों को संयोजित करने के लिए किया जा सकता है।

लैटिसमीको32 को स्वतंत्र (इंटरनेट प्रोटोकॉल) कोर लाइसेंस के तहत स्वीकृतीकरण दिया गया है। इसका तात्पर्य यह है कि मीको32 जालक एफपीजीए तक ही सीमित नहीं है, और नियमतः रूप से किसी भी होस्ट आर्किटेक्चर (एफपीजीए, एप्लिकेशन-विशिष्ट एकीकृत परिपथ (एएसआईसी), या सॉफ़्टवेयर अनुकरण, उदाहरण के लिए, क्यूईएमयू) पर उपयोग किया जा सकता है। जालक अर्धचालक भागों के अलावा लैटिसमाइको32 को सिलिंक्स और अल्टेरा एफपीजीए में एम्बेड करना संभव है। एएमडी पावरट्यून लैटिसमीको32 का उपयोग करता है।[1]

सीपीयू कोर और डेवलपमेंट उपकरण श्रृंखला स्रोत-कोड के रूप में उपलब्ध हैं, जो तीसरे पक्ष को प्रोसेसर आर्किटेक्चर में परिवर्तन लागू करने की अनुमति देता है।

सुविधाएँ

  • आरआईएससी लोड/स्टोर आर्किटेक्चर
  • 32-बिट डेटा पथ
  • 32-बिट निश्चित-आकार के निर्देश (सभी निर्देश 32 बिट्स हैं, जिसमें जंप, कॉल और शाखा निर्देश सम्मिलित हैं।)
  • 32 सामान्य प्रयोजन रजिस्टर (R0 सामान्यतः गतिविधि द्वारा शून्य पर सेट किया जाता है, हालांकि R0 एक मानक रजिस्टर है और यदि वांछित हो तो अन्य मान इसे सौंपा जा सकता है।)
  • 32 बाहरी व्यवधान तक
  • कॉन्फ़िगर करने योग्य निर्देश सेट जिसमें उपयोगकर्ता परिभाषित निर्देश सम्मिलित हैं।
  • वैकल्पिक विन्यास योग्य कैश (डायरेक्ट-मैप्ड या 2-वे सेट-एसोसिएटिव, विभिन्न प्रकार के कैश आकार और व्यवस्था के साथ)
  • वैकल्पिक पाइपलाइन मेमोरी
  • ड्यूल विशबोन (कंप्यूटर बस) मेमोरी इंटरफेस (एक रीड-ओनली इंस्ट्रक्शन बस, एक रीड-राइट डेटा/पेरिफेरल बस)
  • मेमोरी मैप I/O
  • 6 चरण पाइपलाइन

टूलचैन

यह भी देखें

संदर्भ

  1. "AMD x86 SMU firmware analysis". 2014-12-27.


बाहरी संबंध