इंटरसिल 6100: Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|12-bit microprocessor}} thumb|इंटरसिल IM6100इंटरसिल 6100 1970 के दशक के...")
 
No edit summary
Line 1: Line 1:
{{Short description|12-bit microprocessor}}
{{Short description|12-bit microprocessor}}
[[File:Intersil IM6100CCDL 1.jpg|thumb|इंटरसिल IM6100]][[इंटरसिल]] 6100 1970 के दशक के मध्य में इंटरसिल द्वारा विकसित परिधीय समर्थन और मेमोरी आईसी की एक श्रृंखला के साथ 12-बिट [[पीडीपी-8]] निर्देश सेट का एकल-चिप [[माइक्रोप्रोसेसर]] कार्यान्वयन है। इसे कभी-कभी CMOS-PDP8 कहा जाता था। चूंकि यह [[ हैरिस निगम ]] द्वारा भी निर्मित किया गया था, इसलिए इसे हैरिस एचएम-6100 के नाम से भी जाना जाता था। इंटरसिल 6100 को 1975 की दूसरी तिमाही में पेश किया गया था,<ref name=antiquetec>{{cite web
[[File:Intersil IM6100CCDL 1.jpg|thumb|इंटरसिल IM6100]][[इंटरसिल]] 6100 1970 के दशक के मध्य में इंटरसिल द्वारा विकसित परिधीय समर्थन और मेमोरी आईसी की श्रृंखला के साथ 12-बिट [[पीडीपी-8]] निर्देश सेट का एकल-चिप [[माइक्रोप्रोसेसर]] कार्यान्वयन है। इसे कभी-कभी CMOS-PDP8 कहा जाता था। चूंकि यह [[ हैरिस निगम ]] द्वारा भी निर्मित किया गया था, इसलिए इसे हैरिस एचएम-6100 के नाम से भी जाना जाता था। इंटरसिल 6100 को 1975 की दूसरी तिमाही में पेश किया गया था,<ref name=antiquetec>{{cite web
|url=http://www.antiquetech.com/?page_id=28
|url=http://www.antiquetech.com/?page_id=28
|title=The Explosion 1975-1976 » AntiqueTech
|title=The Explosion 1975-1976 » AntiqueTech
Line 23: Line 23:
6100 परिवार को इसके अधिकांश समकालीनों ([[Zilog Z80]], [[Intel 8080]], [[MOS Technology 6502]], [[Motorola 6800]], [[Texas Instruments TMS9900]], आदि) द्वारा उपयोग की जाने वाली द्विध्रुवी और NMOS तर्क तकनीकों के बजाय CMOS का उपयोग करके निर्मित किया गया था। इसकी [[सीएमओएस]] तकनीक और हैरिस एचएम-6100ए के लिए 8 मेगाहर्ट्ज की कम घड़ी की गति के परिणामस्वरूप, इसमें अपेक्षाकृत कम बिजली की खपत थी, 10 वी/2 मेगाहर्ट्ज पर 100 मेगावाट से कम, और व्यापक रूप से एकल आपूर्ति से संचालित किया जा सकता था। 4-11 वी की रेंज। इस प्रकार, यह किसी भी महत्वपूर्ण थर्मल प्रबंधन की आवश्यकता के बिना उच्च विश्वसनीयता वाले [[ अंतः स्थापित प्रणाली ]] में इस्तेमाल किया जा सकता है, अगर बाकी सिस्टम भी सीएमओएस थे।
6100 परिवार को इसके अधिकांश समकालीनों ([[Zilog Z80]], [[Intel 8080]], [[MOS Technology 6502]], [[Motorola 6800]], [[Texas Instruments TMS9900]], आदि) द्वारा उपयोग की जाने वाली द्विध्रुवी और NMOS तर्क तकनीकों के बजाय CMOS का उपयोग करके निर्मित किया गया था। इसकी [[सीएमओएस]] तकनीक और हैरिस एचएम-6100ए के लिए 8 मेगाहर्ट्ज की कम घड़ी की गति के परिणामस्वरूप, इसमें अपेक्षाकृत कम बिजली की खपत थी, 10 वी/2 मेगाहर्ट्ज पर 100 मेगावाट से कम, और व्यापक रूप से एकल आपूर्ति से संचालित किया जा सकता था। 4-11 वी की रेंज। इस प्रकार, यह किसी भी महत्वपूर्ण थर्मल प्रबंधन की आवश्यकता के बिना उच्च विश्वसनीयता वाले [[ अंतः स्थापित प्रणाली ]] में इस्तेमाल किया जा सकता है, अगर बाकी सिस्टम भी सीएमओएस थे।


6100 सैन्य विनिर्देश के लिए उपलब्ध था, और चूंकि यह इंटर्सिल और हैरिस द्वारा दोहरी स्रोत था, इसका उपयोग कुछ सैन्य उत्पादों में 8080, 6800 आदि के लिए कम शक्ति विकल्प के रूप में किया गया था। हालांकि इसमें एक बहुत ही सरल निर्देश सेट और वास्तुकला था, यह एम्बेडेड सिस्टम में उपयोग के लिए उल्लेखनीय रूप से उपयुक्त था जो पहले असतत तर्क सर्किट और यहां तक ​​कि [[लेडेक्स]] मोटरयुक्त रोटरी स्विच या रिले-आधारित तर्क नियंत्रकों का उपयोग करता था।
6100 सैन्य विनिर्देश के लिए उपलब्ध था, और चूंकि यह इंटर्सिल और हैरिस द्वारा दोहरी स्रोत था, इसका उपयोग कुछ सैन्य उत्पादों में 8080, 6800 आदि के लिए कम शक्ति विकल्प के रूप में किया गया था। हालांकि इसमें बहुत ही सरल निर्देश सेट और वास्तुकला था, यह एम्बेडेड सिस्टम में उपयोग के लिए उल्लेखनीय रूप से उपयुक्त था जो पहले असतत तर्क सर्किट और यहां तक ​​कि [[लेडेक्स]] मोटरयुक्त रोटरी स्विच या रिले-आधारित तर्क नियंत्रकों का उपयोग करता था।


6100 परिवार का उपयोग कई वाणिज्यिक उत्पादों में किया गया था, जिसमें डीईसीमेट लाइन, [[डिजिटल उपकरण निगम]] का व्यक्तिगत कंप्यूटर बनाने का पहला प्रयास शामिल है। 1976 में पैसिफिक साइबर/मेट्रिक्स के पीसीएम-12 में [[बाइट (पत्रिका)]] पत्रिका के अनुसार, इंटरसिल 6100 का पहली बार उपयोग किया गया था।<ref>{{cite journal | last=Staff writer | date=March 1976 | url=https://archive.org/details/byte-magazine-1976-03/page/n88/ | title=The First of the 12-Bit Micros? | journal=Byte | publisher=Byte Publications | issue=7 | page=88 | via=the Internet Archive | ref={{sfnRef|Staff writer|1976b}} }}</ref> इंटरसिल ने 1982 तक आईएम6100 परिवार के रूप में एकीकृत परिपथों को व्यावसायिक रूप से बेचा। इसकी प्रतिस्पर्धी कीमत नहीं थी, और पेशकश विफल रही। 1981 में [[आईबीएम पर्सनल कंप्यूटर]] ने CMOS-8s के कयामत को पुख्ता कर दिया।
6100 परिवार का उपयोग कई वाणिज्यिक उत्पादों में किया गया था, जिसमें डीईसीमेट लाइन, [[डिजिटल उपकरण निगम]] का व्यक्तिगत कंप्यूटर बनाने का पहला प्रयास शामिल है। 1976 में पैसिफिक साइबर/मेट्रिक्स के पीसीएम-12 में [[बाइट (पत्रिका)]] पत्रिका के अनुसार, इंटरसिल 6100 का पहली बार उपयोग किया गया था।<ref>{{cite journal | last=Staff writer | date=March 1976 | url=https://archive.org/details/byte-magazine-1976-03/page/n88/ | title=The First of the 12-Bit Micros? | journal=Byte | publisher=Byte Publications | issue=7 | page=88 | via=the Internet Archive | ref={{sfnRef|Staff writer|1976b}} }}</ref> इंटरसिल ने 1982 तक आईएम6100 परिवार के रूप में एकीकृत परिपथों को व्यावसायिक रूप से बेचा। इसकी प्रतिस्पर्धी कीमत नहीं थी, और पेशकश विफल रही। 1981 में [[आईबीएम पर्सनल कंप्यूटर]] ने CMOS-8s के कयामत को पुख्ता कर दिया।
Line 70: Line 70:
|}
|}
|}
|}
6100 एक 12-बिट CPU है जो PDP-8 का बारीकी से अनुकरण करता है (अधिक संपूर्ण चर्चा के लिए PDP-8 देखें)। इसके तीन प्राथमिक रजिस्टर हैं: पीसी ([[ कार्यक्रम गणक ]]), 12-बिट एसी (संचयक (कंप्यूटिंग)), और एमक्यू (गुणक भागफल)। सभी दो-ऑपरेंड निर्देश एसी और एमक्यू पढ़ते हैं और एसी पर वापस लिखते हैं।
6100 12-बिट CPU है जो PDP-8 का बारीकी से अनुकरण करता है (अधिक संपूर्ण चर्चा के लिए PDP-8 देखें)। इसके तीन प्राथमिक रजिस्टर हैं: पीसी ([[ कार्यक्रम गणक ]]), 12-बिट एसी (संचयक (कंप्यूटिंग)), और एमक्यू (गुणक भागफल)। सभी दो-ऑपरेंड निर्देश एसी और एमक्यू पढ़ते हैं और एसी पर वापस लिखते हैं।


कोई स्टैक पॉइंटर नहीं है; सबरूटीन्स मुख्य कोड में वापस कूदकर अपने कॉलर्स पर लौटते हैं, आमतौर पर सबरूटीन के पहले शब्द में रिटर्न एड्रेस को स्टोर करके। इससे ROM में सबरूटीन्स का होना मुश्किल हो जाता है, इन्हें एड्रेस स्टोर करने के लिए कोई अन्य स्थान खोजना होगा। मूल PDP-8 के लिए यह कोई समस्या नहीं थी, जहाँ सभी मुख्य मेमोरी को पढ़ने/लिखने वाली [[कोर मेमोरी]] थी।
कोई स्टैक पॉइंटर नहीं है; सबरूटीन्स मुख्य कोड में वापस कूदकर अपने कॉलर्स पर लौटते हैं, आमतौर पर सबरूटीन के पहले शब्द में रिटर्न एड्रेस को स्टोर करके। इससे ROM में सबरूटीन्स का होना मुश्किल हो जाता है, इन्हें एड्रेस स्टोर करने के लिए कोई अन्य स्थान खोजना होगा। मूल PDP-8 के लिए यह कोई समस्या नहीं थी, जहाँ सभी मुख्य मेमोरी को पढ़ने/लिखने वाली [[कोर मेमोरी]] थी।


6100 में सशर्त केवल अगले निर्देश को छोड़ने की अनुमति देते हैं। शाखाओं का निर्माण एक सशर्त और निम्नलिखित छलांग के साथ किया जाता है। केवल एक नकाबपोश व्यवधान है। जब व्यवधान ट्रिप हो जाता है, तो CPU वर्तमान पीसी को 0000 में संग्रहीत करता है, और फिर 0001 से निष्पादित करना शुरू करता है। IOF और ION (या SKON) निर्देशों का उपयोग करके व्यवधान को अक्षम या सक्षम किया जा सकता है।
6100 में सशर्त केवल अगले निर्देश को छोड़ने की अनुमति देते हैं। शाखाओं का निर्माण सशर्त और निम्नलिखित छलांग के साथ किया जाता है। केवल नकाबपोश व्यवधान है। जब व्यवधान ट्रिप हो जाता है, तो CPU वर्तमान पीसी को 0000 में संग्रहीत करता है, और फिर 0001 से निष्पादित करना शुरू करता है। IOF और ION (या SKON) निर्देशों का उपयोग करके व्यवधान को अक्षम या सक्षम किया जा सकता है।


6100 में 12-बिट डेटा/एड्रेस बस है, जो RAM को केवल 4K शब्दों या 6 KB तक सीमित करता [[मुख्य स्मृति]] संदर्भ 7-बिट हैं, या तो एड्रेस 0 से ऑफसेट हैं, या पीसी पेज बेस एड्रेस से (पीसी के सात कम से कम महत्वपूर्ण बिट्स को शून्य पर सेट करके प्राप्त किया गया है)। मेमोरी को वैकल्पिक 6102 सपोर्ट चिप का उपयोग करके विस्तारित किया जा सकता है, जिसने तीन [[ पता पंक्ति ]] को जोड़ा और इस प्रकार मेमोरी को 32K शब्दों (48 KB) में उसी तरह विस्तारित किया जैसे PDP-8/E ने PDP-8 का विस्तार किया। 6102 में दो आंतरिक रजिस्टर, IFR (इंस्ट्रक्शन फील्ड रजिस्टर) और DFR (डेटा फील्ड रजिस्टर) हैं, जो CPU द्वारा मेमोरी एक्सेस करने पर 4K पेज को ऑफसेट करते हैं।
6100 में 12-बिट डेटा/एड्रेस बस है, जो RAM को केवल 4K शब्दों या 6 KB तक सीमित करता [[मुख्य स्मृति]] संदर्भ 7-बिट हैं, या तो एड्रेस 0 से ऑफसेट हैं, या पीसी पेज बेस एड्रेस से (पीसी के सात कम से कम महत्वपूर्ण बिट्स को शून्य पर सेट करके प्राप्त किया गया है)। मेमोरी को वैकल्पिक 6102 सपोर्ट चिप का उपयोग करके विस्तारित किया जा सकता है, जिसने तीन [[ पता पंक्ति ]] को जोड़ा और इस प्रकार मेमोरी को 32K शब्दों (48 KB) में उसी तरह विस्तारित किया जैसे PDP-8/E ने PDP-8 का विस्तार किया। 6102 में दो आंतरिक रजिस्टर, IFR (इंस्ट्रक्शन फील्ड रजिस्टर) और DFR (डेटा फील्ड रजिस्टर) हैं, जो CPU द्वारा मेमोरी एक्सेस करने पर 4K पेज को ऑफसेट करते हैं।


== संस्करण और सहायक हार्डवेयर ==
== संस्करण और सहायक हार्डवेयर ==
इंटरसिल ने विभिन्न प्रकार के संबंधित चिप्स की पेशकश की<ref>Intersil, Data Book 1981, pages 8-77 to 8-211.</ref> 6100 सिस्टम का समर्थन करने के लिए। IM6100 CPU एक स्ट्रेट-8 (मेमोरी मैपिंग हार्डवेयर के बिना बेसिक PDP-8) लागू करता है। IM6101 PIE (प्रोग्रामेबल इंटरफ़ेस एलीमेंट) एक बुनियादी PDP-8 I/O पोर्ट है। IM6102 MEDIC (मेमोरी एक्सटेंशन, DMA कंट्रोलर, इंटरवल टाइमर) एक IM6100 को PDP-8/E के CPU के समान कुछ में परिवर्तित करता है। IM6103 PIO (समानांतर इनपुट-आउटपुट पोर्ट), और IM6402 या IM6403 [[ यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर ]] IC पर बुनियादी PDP-8 I/O डिवाइस हैं।
इंटरसिल ने विभिन्न प्रकार के संबंधित चिप्स की पेशकश की<ref>Intersil, Data Book 1981, pages 8-77 to 8-211.</ref> 6100 सिस्टम का समर्थन करने के लिए। IM6100 CPU स्ट्रेट-8 (मेमोरी मैपिंग हार्डवेयर के बिना बेसिक PDP-8) लागू करता है। IM6101 PIE (प्रोग्रामेबल इंटरफ़ेस एलीमेंट) बुनियादी PDP-8 I/O पोर्ट है। IM6102 MEDIC (मेमोरी एक्सटेंशन, DMA कंट्रोलर, इंटरवल टाइमर) IM6100 को PDP-8/E के CPU के समान कुछ में परिवर्तित करता है। IM6103 PIO (समानांतर इनपुट-आउटपुट पोर्ट), और IM6402 या IM6403 [[ यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर ]] IC पर बुनियादी PDP-8 I/O डिवाइस हैं।


इंटरसिल ने [[ रैंडम एक्सेस मेमोरी ]] और [[ केवल पढ़ने के लिये मेमोरी ]] के संगत आकार की भी पेशकश की: IM6551 और IM6561 (1Kbit, 256×4) [[स्टेटिक रैंडम-एक्सेस मेमोरी]], IM6512 (768 बिट, 64x12) SRAM, और IM6312 (12 Kbit) , 1024×12) प्रोग्रामेबल [[प्रोग्राम करने योग्य रीड-ओनली मेमोरी]] मेमोरी को मास्क करता है।
इंटरसिल ने [[ रैंडम एक्सेस मेमोरी ]] और [[ केवल पढ़ने के लिये मेमोरी ]] के संगत आकार की भी पेशकश की: IM6551 और IM6561 (1Kbit, 256×4) [[स्टेटिक रैंडम-एक्सेस मेमोरी]], IM6512 (768 बिट, 64x12) SRAM, और IM6312 (12 Kbit) , 1024×12) प्रोग्रामेबल [[प्रोग्राम करने योग्य रीड-ओनली मेमोरी]] मेमोरी को मास्क करता है।


इन घटकों के चयन को 6960 - सैम्पलर पीसी बोर्ड, IM6100 CPU, IM6101 PIE, IM6312 ODT (ऑक्टल डिबगिंग तकनीक) मॉनिटर ROM, तीन 256 × सहित सिंगल-बोर्ड सिस्टम के साथ Intersil 6801 CMOS फैमिली सैम्पलर किट के रूप में पेश किया गया था। 4 सीएमओएस रैम और एक यूएआरटी आईएम6403।
इन घटकों के चयन को 6960 - सैम्पलर पीसी बोर्ड, IM6100 CPU, IM6101 PIE, IM6312 ODT (ऑक्टल डिबगिंग तकनीक) मॉनिटर ROM, तीन 256 × सहित सिंगल-बोर्ड सिस्टम के साथ Intersil 6801 CMOS फैमिली सैम्पलर किट के रूप में पेश किया गया था। 4 सीएमओएस रैम और यूएआरटी आईएम6403।


बेसिक 6100 को बाद में 6102 मेमोरी कंट्रोलर बिल्ट-इन के साथ 6120 में अपग्रेड किया गया था।
बेसिक 6100 को बाद में 6102 मेमोरी कंट्रोलर बिल्ट-इन के साथ 6120 में अपग्रेड किया गया था।

Revision as of 20:08, 20 June 2023

इंटरसिल IM6100

इंटरसिल 6100 1970 के दशक के मध्य में इंटरसिल द्वारा विकसित परिधीय समर्थन और मेमोरी आईसी की श्रृंखला के साथ 12-बिट पीडीपी-8 निर्देश सेट का एकल-चिप माइक्रोप्रोसेसर कार्यान्वयन है। इसे कभी-कभी CMOS-PDP8 कहा जाता था। चूंकि यह हैरिस निगम द्वारा भी निर्मित किया गया था, इसलिए इसे हैरिस एचएम-6100 के नाम से भी जाना जाता था। इंटरसिल 6100 को 1975 की दूसरी तिमाही में पेश किया गया था,[1][2]

और 1976 में हैरिस संस्करण।[2]

6100 परिवार को इसके अधिकांश समकालीनों (Zilog Z80, Intel 8080, MOS Technology 6502, Motorola 6800, Texas Instruments TMS9900, आदि) द्वारा उपयोग की जाने वाली द्विध्रुवी और NMOS तर्क तकनीकों के बजाय CMOS का उपयोग करके निर्मित किया गया था। इसकी सीएमओएस तकनीक और हैरिस एचएम-6100ए के लिए 8 मेगाहर्ट्ज की कम घड़ी की गति के परिणामस्वरूप, इसमें अपेक्षाकृत कम बिजली की खपत थी, 10 वी/2 मेगाहर्ट्ज पर 100 मेगावाट से कम, और व्यापक रूप से एकल आपूर्ति से संचालित किया जा सकता था। 4-11 वी की रेंज। इस प्रकार, यह किसी भी महत्वपूर्ण थर्मल प्रबंधन की आवश्यकता के बिना उच्च विश्वसनीयता वाले अंतः स्थापित प्रणाली में इस्तेमाल किया जा सकता है, अगर बाकी सिस्टम भी सीएमओएस थे।

6100 सैन्य विनिर्देश के लिए उपलब्ध था, और चूंकि यह इंटर्सिल और हैरिस द्वारा दोहरी स्रोत था, इसका उपयोग कुछ सैन्य उत्पादों में 8080, 6800 आदि के लिए कम शक्ति विकल्प के रूप में किया गया था। हालांकि इसमें बहुत ही सरल निर्देश सेट और वास्तुकला था, यह एम्बेडेड सिस्टम में उपयोग के लिए उल्लेखनीय रूप से उपयुक्त था जो पहले असतत तर्क सर्किट और यहां तक ​​कि लेडेक्स मोटरयुक्त रोटरी स्विच या रिले-आधारित तर्क नियंत्रकों का उपयोग करता था।

6100 परिवार का उपयोग कई वाणिज्यिक उत्पादों में किया गया था, जिसमें डीईसीमेट लाइन, डिजिटल उपकरण निगम का व्यक्तिगत कंप्यूटर बनाने का पहला प्रयास शामिल है। 1976 में पैसिफिक साइबर/मेट्रिक्स के पीसीएम-12 में बाइट (पत्रिका) पत्रिका के अनुसार, इंटरसिल 6100 का पहली बार उपयोग किया गया था।[3] इंटरसिल ने 1982 तक आईएम6100 परिवार के रूप में एकीकृत परिपथों को व्यावसायिक रूप से बेचा। इसकी प्रतिस्पर्धी कीमत नहीं थी, और पेशकश विफल रही। 1981 में आईबीएम पर्सनल कंप्यूटर ने CMOS-8s के कयामत को पुख्ता कर दिया।

विवरण

इंटरसिल 6100 का मरो (एकीकृत सर्किट) ।
IM6100 registers
11 10 9 8 7 6 5 4 3 2 1 0 (bit position)
Main registers
AC ACcumulator
MQ Multiplier Quotient
Program counter
PC Program Counter
Status flags
  L Link register

6100 12-बिट CPU है जो PDP-8 का बारीकी से अनुकरण करता है (अधिक संपूर्ण चर्चा के लिए PDP-8 देखें)। इसके तीन प्राथमिक रजिस्टर हैं: पीसी (कार्यक्रम गणक ), 12-बिट एसी (संचयक (कंप्यूटिंग)), और एमक्यू (गुणक भागफल)। सभी दो-ऑपरेंड निर्देश एसी और एमक्यू पढ़ते हैं और एसी पर वापस लिखते हैं।

कोई स्टैक पॉइंटर नहीं है; सबरूटीन्स मुख्य कोड में वापस कूदकर अपने कॉलर्स पर लौटते हैं, आमतौर पर सबरूटीन के पहले शब्द में रिटर्न एड्रेस को स्टोर करके। इससे ROM में सबरूटीन्स का होना मुश्किल हो जाता है, इन्हें एड्रेस स्टोर करने के लिए कोई अन्य स्थान खोजना होगा। मूल PDP-8 के लिए यह कोई समस्या नहीं थी, जहाँ सभी मुख्य मेमोरी को पढ़ने/लिखने वाली कोर मेमोरी थी।

6100 में सशर्त केवल अगले निर्देश को छोड़ने की अनुमति देते हैं। शाखाओं का निर्माण सशर्त और निम्नलिखित छलांग के साथ किया जाता है। केवल नकाबपोश व्यवधान है। जब व्यवधान ट्रिप हो जाता है, तो CPU वर्तमान पीसी को 0000 में संग्रहीत करता है, और फिर 0001 से निष्पादित करना शुरू करता है। IOF और ION (या SKON) निर्देशों का उपयोग करके व्यवधान को अक्षम या सक्षम किया जा सकता है।

6100 में 12-बिट डेटा/एड्रेस बस है, जो RAM को केवल 4K शब्दों या 6 KB तक सीमित करता मुख्य स्मृति संदर्भ 7-बिट हैं, या तो एड्रेस 0 से ऑफसेट हैं, या पीसी पेज बेस एड्रेस से (पीसी के सात कम से कम महत्वपूर्ण बिट्स को शून्य पर सेट करके प्राप्त किया गया है)। मेमोरी को वैकल्पिक 6102 सपोर्ट चिप का उपयोग करके विस्तारित किया जा सकता है, जिसने तीन पता पंक्ति को जोड़ा और इस प्रकार मेमोरी को 32K शब्दों (48 KB) में उसी तरह विस्तारित किया जैसे PDP-8/E ने PDP-8 का विस्तार किया। 6102 में दो आंतरिक रजिस्टर, IFR (इंस्ट्रक्शन फील्ड रजिस्टर) और DFR (डेटा फील्ड रजिस्टर) हैं, जो CPU द्वारा मेमोरी एक्सेस करने पर 4K पेज को ऑफसेट करते हैं।

संस्करण और सहायक हार्डवेयर

इंटरसिल ने विभिन्न प्रकार के संबंधित चिप्स की पेशकश की[4] 6100 सिस्टम का समर्थन करने के लिए। IM6100 CPU स्ट्रेट-8 (मेमोरी मैपिंग हार्डवेयर के बिना बेसिक PDP-8) लागू करता है। IM6101 PIE (प्रोग्रामेबल इंटरफ़ेस एलीमेंट) बुनियादी PDP-8 I/O पोर्ट है। IM6102 MEDIC (मेमोरी एक्सटेंशन, DMA कंट्रोलर, इंटरवल टाइमर) IM6100 को PDP-8/E के CPU के समान कुछ में परिवर्तित करता है। IM6103 PIO (समानांतर इनपुट-आउटपुट पोर्ट), और IM6402 या IM6403 यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर IC पर बुनियादी PDP-8 I/O डिवाइस हैं।

इंटरसिल ने रैंडम एक्सेस मेमोरी और केवल पढ़ने के लिये मेमोरी के संगत आकार की भी पेशकश की: IM6551 और IM6561 (1Kbit, 256×4) स्टेटिक रैंडम-एक्सेस मेमोरी, IM6512 (768 बिट, 64x12) SRAM, और IM6312 (12 Kbit) , 1024×12) प्रोग्रामेबल प्रोग्राम करने योग्य रीड-ओनली मेमोरी मेमोरी को मास्क करता है।

इन घटकों के चयन को 6960 - सैम्पलर पीसी बोर्ड, IM6100 CPU, IM6101 PIE, IM6312 ODT (ऑक्टल डिबगिंग तकनीक) मॉनिटर ROM, तीन 256 × सहित सिंगल-बोर्ड सिस्टम के साथ Intersil 6801 CMOS फैमिली सैम्पलर किट के रूप में पेश किया गया था। 4 सीएमओएस रैम और यूएआरटी आईएम6403।

बेसिक 6100 को बाद में 6102 मेमोरी कंट्रोलर बिल्ट-इन के साथ 6120 में अपग्रेड किया गया था।

संदर्भ

  1. ↑ "The Explosion 1975-1976 » AntiqueTech". AntiqueTech.com. 2009-04-21. Archived from the original on 2017-07-03. Retrieved 2017-06-19.
  2. ↑ 2.0 2.1 Bell, Gordon (1980), Family Tree of Digital's Computers, (Poster), Digital Equipment Corporation, retrieved 2017-06-19
  3. ↑ Staff writer (March 1976). "The First of the 12-Bit Micros?". Byte. Byte Publications (7): 88 – via the Internet Archive.
  4. ↑ Intersil, Data Book 1981, pages 8-77 to 8-211.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=इंटरसिल_6100&oldid=199654’