वेफर परीक्षण: Difference between revisions
(Created page with "<!-- Note that this page has some fundamental errors. A wafer prober is a material handler NOT a tester. The prober presents a wafer die by die to the test head of a functiona...") |
No edit summary |
||
| Line 1: | Line 1: | ||
<!-- Note that this page has some fundamental errors. A wafer prober is a material handler NOT a tester. The prober presents a wafer die by die to the test head of a functional or parametric tester. See Teradyne for an example of a semiconductor test system. --> | <!-- Note that this page has some fundamental errors. A wafer prober is a material handler NOT a tester. The prober presents a wafer die by die to the test head of a functional or parametric tester. See Teradyne for an example of a semiconductor test system. -->[[:hi:पंक्ति का पिछला अंत|बीईओएल (BEOL)]] प्रक्रिया समाप्त होने के बाद [[:hi:अर्धचालक उत्पादन|अर्धचालक डिवाइस निर्माण]] के दौरान '''वेफर परीक्षण''' एक कदम है। इस चरण के दौरान, वेफर को [[:hi:डाई तैयारी|डाई प्रिपरेशन]] के लिए भेजे जाने से पहले किया जाता है, वेफर पर उपस्थित सभी व्यक्तिगत [[:hi:एकीकृत परिपथ|एकीकृत परिपथों]] को विशेष [[:hi:स्वचालित परीक्षण पैटर्न पीढ़ी|परीक्षण पैटर्न]] लागू करके कार्यात्मक दोषों के लिए परीक्षण किया जाता है। वेफर परीक्षण परीक्षण उपकरण के एक टुकड़े द्वारा किया जाता है जिसे [[:hi:वेफर प्रोबेर|वेफर प्रोबेर]] कहा जाता है। वेफर परीक्षण की प्रक्रिया को कई तरीकों से संदर्भित किया जा सकता है: वेफर फाइनल टेस्ट (WFT), इलेक्ट्रॉनिक डाई सॉर्ट (EDS) और परिपथ जांच (CP) संभवतया सबसे आम हैं। | ||
== वेफर जांचकर्ता == | == वेफर जांचकर्ता == | ||
[[File:Wafer prober service configuration.jpg|thumb|right|350px|8-इंच सेमीकंडक्टर वेफर प्रोब, कवर पैनल के साथ दिखाया गया, परीक्षक और जांच कार्ड तत्वों को हटा दिया गया। वेफर बाईं ओर दिखाई देता है।]] | [[File:Wafer prober service configuration.jpg|thumb|right|350px|8-इंच सेमीकंडक्टर वेफर प्रोब, कवर पैनल के साथ दिखाया गया, परीक्षक और जांच कार्ड तत्वों को हटा दिया गया। वेफर बाईं ओर दिखाई देता है।]] | ||
वेफर प्रोब एक मशीन है जिसका उपयोग डिज़ाइन की गई कार्यक्षमता के विरुद्ध [[एकीकृत सर्किट सत्यापन|एकीकृत परिपथ सत्यापन]] के लिए किया जाता है। यह या तो मैनुअल या [[स्वचालित परीक्षण उपकरण]] है। विद्युत परीक्षण के लिए, सूक्ष्म संपर्कों या जांच का एक सेट, जिसे जांच कार्ड कहा जाता है, को जगह में रखा जाता है, जबकि वेफर, वेफर चक पर वैक्यूम-माउंटेड, विद्युत संपर्क में ले जाया जाता है। जब एक पासे (या पासे की सरणी) का विद्युत परीक्षण किया जाता है, तो जांचकर्ता वेफर को अगले पासे (या सरणी) में ले जाता है और अगला परीक्षण शुरू हो सकता है। वेफर प्रोब आमतौर पर उनके वाहक से वेफर्स को लोड और अनलोड करने के लिए जिम्मेदार होता है और वेफर पर संपर्क पैड और जांच की युक्तियों के बीच सटीक पंजीकरण सुनिश्चित करने के लिए पर्याप्त सटीकता के साथ वेफर को संरेखित करने में सक्षम स्वचालित पैटर्न पहचान प्रकाशिकी से लैस है। | |||
आज के मल्टी-डाई पैकेज जैसे स्टैक्ड [[ चिप-स्केल पैकेज ]] (एससीएसपी) या सिस्टम इन पैकेज (एसआईपी) के लिए - ज्ञात परीक्षण डाई (केटीडी) और ज्ञात गुड डाई (केजीडी) की पहचान के लिए गैर-संपर्क ( | आज के मल्टी-डाई पैकेज जैसे स्टैक्ड [[:hi:चिप-स्केल पैकेज|चिप-स्केल पैकेज]] (एससीएसपी) या सिस्टम इन पैकेज (एसआईपी) के लिए - ज्ञात परीक्षण डाई (केटीडी) और ज्ञात गुड डाई (केजीडी) की पहचान के लिए गैर-संपर्क (RF) जांच का विकास है। समग्र प्रणाली उपज बढ़ाने के लिए महत्वपूर्ण हैं। | ||
वेफर प्रोब वेफर स्क्राइब लाइनों पर किसी भी परीक्षण | वेफर प्रोब वेफर स्क्राइब लाइनों पर किसी भी परीक्षण परिपथरी का भी प्रयोग करता है। कुछ कंपनियां इन स्क्राइब लाइन टेस्ट स्ट्रक्चर से डिवाइस के प्रदर्शन के बारे में अपनी अधिकांश जानकारी प्राप्त करती हैं।<ref>[http://www.eetasia.com/ART_8800419948_480100_NT_648c3def.HTM "Startup enables IC variability characterization"] by Richard Goering 2006</ref> <ref>[http://www2.computer.org/portal/web/csdl/doi/10.1109/ATS.2008.68 "Testing LCD Source Driver IC with Built-on-Scribe-Line Test Circuitry"] (abstract)</ref> <ref>''Design for Manufacturability And Statistical Design: A Constructive Approach'', by Michael Orshansky, Sani Nassif, Duane Boning 2007. {{ISBN|0-387-30928-4}} {{ISBN|978-0-387-30928-6}} p. 84</ref> जब सभी परीक्षण पैटर्न एक विशिष्ट मरने के लिए पास होते हैं, तो इसकी स्थिति को [[:hi:एकीकृत सर्किट पैकेजिंग|आईसी पैकेजिंग]] के दौरान बाद में उपयोग के लिए याद किया जाता है। कभी-कभी एक डाई में मरम्मत के लिए आंतरिक अतिरिक्त संसाधन उपलब्ध होते हैं (अर्थात फ्लैश मेमोरी आईसी); अगर यह कुछ परीक्षण पैटर्न पास नहीं करता है तो इन अतिरिक्त संसाधनों का उपयोग किया जा सकता है। यदि असफल डाई का अतिरेक संभव नहीं है तो पासे को दोषपूर्ण माना जाता है और उसे त्याग दिया जाता है। गैर-पासिंग परिपथ को आमतौर पर डाई के बीच में स्याही की एक छोटी सी बिंदी के साथ चिह्नित किया जाता है, या पासिंग / नॉन-पासिंग की जानकारी एक वेफरमैप नामक फ़ाइल में संग्रहीत की जाती है। यह नक्शा डिब्बे का उपयोग करके पासिंग और नॉन-पासिंग डाइस को वर्गीकृत करता है। तब एक बिन को अच्छे या बुरे मरने के रूप में परिभाषित किया जाता है। इस वेफरमैप को तब [[:hi:संलग्नक मरो|डाई अटैचमेंट]] प्रक्रिया में भेजा जाता है जो तब केवल गुड डाइस की बिन संख्या का चयन करके पासिंग परिपथ को उठाता है। जिस प्रक्रिया में खराब डाई को चिह्नित करने के लिए कोई स्याही बिंदु का उपयोग नहीं किया जाता है उसे [[:hi:सब्सट्रेट मैपिंग|सब्सट्रेट मैपिंग]] कहा जाता है। जब स्याही बिंदुओं का उपयोग किया जाता है, तो बाद में मरने वाले उपकरणों पर दृष्टि प्रणाली स्याही बिंदु को पहचानकर मरने को अयोग्य घोषित कर सकती है। | ||
कुछ कंपनियां इन स्क्राइब लाइन टेस्ट स्ट्रक्चर से डिवाइस के प्रदर्शन के बारे में अपनी अधिकांश जानकारी प्राप्त करती हैं।<ref> | |||
[http://www.eetasia.com/ART_8800419948_480100_NT_648c3def.HTM "Startup enables IC variability characterization"] | |||
by Richard Goering 2006 | |||
</ref><ref> | |||
[http://www2.computer.org/portal/web/csdl/doi/10.1109/ATS.2008.68 "Testing LCD Source Driver IC with Built-on-Scribe-Line Test Circuitry"] (abstract) | |||
</ref><ref> | |||
''Design for Manufacturability And Statistical Design: A Constructive Approach'', | |||
by Michael Orshansky, Sani Nassif, Duane Boning 2007. | |||
{{ISBN|0-387-30928-4}} | |||
{{ISBN|978-0-387-30928-6}} | |||
p. 84 | |||
</ref> | |||
जब सभी परीक्षण पैटर्न एक विशिष्ट | |||
कुछ बहुत | कुछ बहुत विशिष्ट मामलों में, एक डाई जो कुछ लेकिन सभी परीक्षण पैटर्न को पास नहीं करता है, उसे अभी भी सीमित कार्यक्षमता वाले उत्पाद के रूप में उपयोग किया जा सकता है। इसका सबसे आम उदाहरण माइक्रोप्रोसेसर है जिसके लिए ऑन-डाई [[:hi:सीपीयू कैश|कैश]] मेमोरी का केवल एक हिस्सा कार्य करता है। इस मामले में, प्रोसेसर को कभी-कभी कम लागत वाले हिस्से के रूप में बेचा जा सकता है जिसमें कम मात्रा में मेमोरी होती है और इस प्रकार कम प्रदर्शन होता है। इसके अतिरिक्त जब खराब मरने की पहचान की गई है, तो खराब बिन से मरने का उपयोग उत्पादन कर्मियों द्वारा असेंबली लाइन सेटअप के लिए किया जा सकता है। | ||
सभी परीक्षण पैटर्न की सामग्री और जिस क्रम से उन्हें एक एकीकृत | सभी परीक्षण पैटर्न की सामग्री और जिस क्रम से उन्हें एक एकीकृत परिपथ पर लागू किया जाता है उसे [[:hi:परीक्षण कार्यक्रम|परीक्षण कार्यक्रम]] कहा जाता है। | ||
आईसी पैकेजिंग के बाद, | आईसी पैकेजिंग के बाद, [[:hi:अर्धचालक उत्पादन|आईसी परीक्षण]] चरण के दौरान आमतौर पर समान या बहुत समान परीक्षण पैटर्न के साथ एक पैक चिप का परीक्षण फिर से किया जाएगा। इस कारण से, यह सोचा जा सकता है कि वेफर परीक्षण एक अनावश्यक, निरर्थक कदम है। वास्तव में आमतौर पर ऐसा नहीं होता है, क्योंकि दोषपूर्ण डाई को हटाने से दोषपूर्ण उपकरणों की पैकेजिंग की काफी लागत बच जाती है। हालांकि, जब उत्पादन की उपज इतनी अधिक होती है कि दोषपूर्ण उपकरणों की पैकेजिंग लागत की तुलना में वेफर परीक्षण अधिक महंगा होता है, तो वेफर परीक्षण चरण को पूरी तरह से छोड़ दिया जा सकता है और डाई को ब्लाइंड असेंबली से गुजरना होगा। | ||
==यह भी देखें== | ==यह भी देखें== | ||
| Line 35: | Line 21: | ||
==संदर्भ== | ==संदर्भ== | ||
{{Reflist}} | {{Reflist}} | ||
==ग्रन्थसूची== | ==ग्रन्थसूची== | ||
Revision as of 17:02, 19 October 2022
बीईओएल (BEOL) प्रक्रिया समाप्त होने के बाद अर्धचालक डिवाइस निर्माण के दौरान वेफर परीक्षण एक कदम है। इस चरण के दौरान, वेफर को डाई प्रिपरेशन के लिए भेजे जाने से पहले किया जाता है, वेफर पर उपस्थित सभी व्यक्तिगत एकीकृत परिपथों को विशेष परीक्षण पैटर्न लागू करके कार्यात्मक दोषों के लिए परीक्षण किया जाता है। वेफर परीक्षण परीक्षण उपकरण के एक टुकड़े द्वारा किया जाता है जिसे वेफर प्रोबेर कहा जाता है। वेफर परीक्षण की प्रक्रिया को कई तरीकों से संदर्भित किया जा सकता है: वेफर फाइनल टेस्ट (WFT), इलेक्ट्रॉनिक डाई सॉर्ट (EDS) और परिपथ जांच (CP) संभवतया सबसे आम हैं।
वेफर जांचकर्ता
वेफर प्रोब एक मशीन है जिसका उपयोग डिज़ाइन की गई कार्यक्षमता के विरुद्ध एकीकृत परिपथ सत्यापन के लिए किया जाता है। यह या तो मैनुअल या स्वचालित परीक्षण उपकरण है। विद्युत परीक्षण के लिए, सूक्ष्म संपर्कों या जांच का एक सेट, जिसे जांच कार्ड कहा जाता है, को जगह में रखा जाता है, जबकि वेफर, वेफर चक पर वैक्यूम-माउंटेड, विद्युत संपर्क में ले जाया जाता है। जब एक पासे (या पासे की सरणी) का विद्युत परीक्षण किया जाता है, तो जांचकर्ता वेफर को अगले पासे (या सरणी) में ले जाता है और अगला परीक्षण शुरू हो सकता है। वेफर प्रोब आमतौर पर उनके वाहक से वेफर्स को लोड और अनलोड करने के लिए जिम्मेदार होता है और वेफर पर संपर्क पैड और जांच की युक्तियों के बीच सटीक पंजीकरण सुनिश्चित करने के लिए पर्याप्त सटीकता के साथ वेफर को संरेखित करने में सक्षम स्वचालित पैटर्न पहचान प्रकाशिकी से लैस है।
आज के मल्टी-डाई पैकेज जैसे स्टैक्ड चिप-स्केल पैकेज (एससीएसपी) या सिस्टम इन पैकेज (एसआईपी) के लिए - ज्ञात परीक्षण डाई (केटीडी) और ज्ञात गुड डाई (केजीडी) की पहचान के लिए गैर-संपर्क (RF) जांच का विकास है। समग्र प्रणाली उपज बढ़ाने के लिए महत्वपूर्ण हैं।
वेफर प्रोब वेफर स्क्राइब लाइनों पर किसी भी परीक्षण परिपथरी का भी प्रयोग करता है। कुछ कंपनियां इन स्क्राइब लाइन टेस्ट स्ट्रक्चर से डिवाइस के प्रदर्शन के बारे में अपनी अधिकांश जानकारी प्राप्त करती हैं।[1] [2] [3] जब सभी परीक्षण पैटर्न एक विशिष्ट मरने के लिए पास होते हैं, तो इसकी स्थिति को आईसी पैकेजिंग के दौरान बाद में उपयोग के लिए याद किया जाता है। कभी-कभी एक डाई में मरम्मत के लिए आंतरिक अतिरिक्त संसाधन उपलब्ध होते हैं (अर्थात फ्लैश मेमोरी आईसी); अगर यह कुछ परीक्षण पैटर्न पास नहीं करता है तो इन अतिरिक्त संसाधनों का उपयोग किया जा सकता है। यदि असफल डाई का अतिरेक संभव नहीं है तो पासे को दोषपूर्ण माना जाता है और उसे त्याग दिया जाता है। गैर-पासिंग परिपथ को आमतौर पर डाई के बीच में स्याही की एक छोटी सी बिंदी के साथ चिह्नित किया जाता है, या पासिंग / नॉन-पासिंग की जानकारी एक वेफरमैप नामक फ़ाइल में संग्रहीत की जाती है। यह नक्शा डिब्बे का उपयोग करके पासिंग और नॉन-पासिंग डाइस को वर्गीकृत करता है। तब एक बिन को अच्छे या बुरे मरने के रूप में परिभाषित किया जाता है। इस वेफरमैप को तब डाई अटैचमेंट प्रक्रिया में भेजा जाता है जो तब केवल गुड डाइस की बिन संख्या का चयन करके पासिंग परिपथ को उठाता है। जिस प्रक्रिया में खराब डाई को चिह्नित करने के लिए कोई स्याही बिंदु का उपयोग नहीं किया जाता है उसे सब्सट्रेट मैपिंग कहा जाता है। जब स्याही बिंदुओं का उपयोग किया जाता है, तो बाद में मरने वाले उपकरणों पर दृष्टि प्रणाली स्याही बिंदु को पहचानकर मरने को अयोग्य घोषित कर सकती है।
कुछ बहुत विशिष्ट मामलों में, एक डाई जो कुछ लेकिन सभी परीक्षण पैटर्न को पास नहीं करता है, उसे अभी भी सीमित कार्यक्षमता वाले उत्पाद के रूप में उपयोग किया जा सकता है। इसका सबसे आम उदाहरण माइक्रोप्रोसेसर है जिसके लिए ऑन-डाई कैश मेमोरी का केवल एक हिस्सा कार्य करता है। इस मामले में, प्रोसेसर को कभी-कभी कम लागत वाले हिस्से के रूप में बेचा जा सकता है जिसमें कम मात्रा में मेमोरी होती है और इस प्रकार कम प्रदर्शन होता है। इसके अतिरिक्त जब खराब मरने की पहचान की गई है, तो खराब बिन से मरने का उपयोग उत्पादन कर्मियों द्वारा असेंबली लाइन सेटअप के लिए किया जा सकता है।
सभी परीक्षण पैटर्न की सामग्री और जिस क्रम से उन्हें एक एकीकृत परिपथ पर लागू किया जाता है उसे परीक्षण कार्यक्रम कहा जाता है।
आईसी पैकेजिंग के बाद, आईसी परीक्षण चरण के दौरान आमतौर पर समान या बहुत समान परीक्षण पैटर्न के साथ एक पैक चिप का परीक्षण फिर से किया जाएगा। इस कारण से, यह सोचा जा सकता है कि वेफर परीक्षण एक अनावश्यक, निरर्थक कदम है। वास्तव में आमतौर पर ऐसा नहीं होता है, क्योंकि दोषपूर्ण डाई को हटाने से दोषपूर्ण उपकरणों की पैकेजिंग की काफी लागत बच जाती है। हालांकि, जब उत्पादन की उपज इतनी अधिक होती है कि दोषपूर्ण उपकरणों की पैकेजिंग लागत की तुलना में वेफर परीक्षण अधिक महंगा होता है, तो वेफर परीक्षण चरण को पूरी तरह से छोड़ दिया जा सकता है और डाई को ब्लाइंड असेंबली से गुजरना होगा।
यह भी देखें
- बंधन लक्षण वर्णन
- गैर संपर्क वेफर परीक्षण
संदर्भ
- ↑ "Startup enables IC variability characterization" by Richard Goering 2006
- ↑ "Testing LCD Source Driver IC with Built-on-Scribe-Line Test Circuitry" (abstract)
- ↑ Design for Manufacturability And Statistical Design: A Constructive Approach, by Michael Orshansky, Sani Nassif, Duane Boning 2007. ISBN 0-387-30928-4 ISBN 978-0-387-30928-6 p. 84
ग्रन्थसूची
- Fundamentals of Digital Semiconductor Testing (Version 4.0) by Guy A. Perry (Spiral-bound – Mar 1, 2003) ISBN 978-0965879705
- Principles of Semiconductor Network Testing (Test & Measurement) (Hardcover)by Amir Afshar, 1995 ISBN 978-0-7506-9472-8
- Power-Constrained Testing of VLSI Circuits. A Guide to the IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) by Nicola Nicolici and Bashir M. Al-Hashimi (Kindle Edition – Feb 28, 2003) ISBN 978-0-306-48731-6
- Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002) ISBN 978-0780310001
