वेफर परीक्षण: Difference between revisions
No edit summary |
No edit summary |
||
| (2 intermediate revisions by 2 users not shown) | |||
| Line 28: | Line 28: | ||
* Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002) {{ISBN|978-0780310001}} | * Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002) {{ISBN|978-0780310001}} | ||
{{DEFAULTSORT:Wafer testing }} | {{DEFAULTSORT:Wafer testing }} | ||
[[Category:Machine Translated Page|Wafer testing]] | |||
[[Category: Machine Translated Page]] | [[Category:सेमीकंडक्टर डिवाइस निर्माण|Wafer testing]] | ||
Latest revision as of 10:05, 1 November 2022
बीईओएल (BEOL) प्रक्रिया समाप्त होने के बाद अर्धचालक डिवाइस निर्माण के दौरान वेफर परीक्षण एक कदम है। इस चरण के दौरान, वेफर को डाई प्रिपरेशन के लिए भेजे जाने से पहले किया जाता है, वेफर पर उपस्थित सभी व्यक्तिगत एकीकृत परिपथों को विशेष परीक्षण पैटर्न लागू करके कार्यात्मक दोषों के लिए परीक्षण किया जाता है। वेफर परीक्षण परीक्षण उपकरण के एक टुकड़े द्वारा किया जाता है जिसे वेफर प्रोबेर कहा जाता है। वेफर परीक्षण की प्रक्रिया को कई तरीकों से संदर्भित किया जा सकता है: वेफर फाइनल टेस्ट (WFT), इलेक्ट्रॉनिक डाई सॉर्ट (EDS) और परिपथ जांच (CP) सम्भवता सबसे आम हैं।
वेफर जांचकर्ता
वेफर प्रोब एक मशीन है जिसका उपयोग डिज़ाइन की गई कार्यक्षमता के विरुद्ध एकीकृत परिपथ सत्यापन के लिए किया जाता है। यह या तो मैनुअल या स्वचालित परीक्षण उपकरण है। विद्युत परीक्षण के लिए, सूक्ष्म संपर्कों या जांच का एक सेट, जिसे जांच कार्ड कहा जाता है, को जगह में रखा जाता है, जबकि वेफर, वेफर चक पर वैक्यूम-माउंटेड, विद्युत संपर्क में ले जाया जाता है। जब एक पासे (या पासे की सरणी) का विद्युत परीक्षण किया जाता है, तो जांचकर्ता वेफर को अगले पासे (या सरणी) में ले जाता है और अगला परीक्षण शुरू हो सकता है। वेफर प्रोब आमतौर पर उनके वाहक से वेफर्स को लोड और अनलोड करने के लिए जिम्मेदार होता है और वेफर पर संपर्क पैड और जांच की युक्तियों के बीच सटीक पंजीकरण सुनिश्चित करने के लिए पर्याप्त सटीकता के साथ वेफर को संरेखित करने में सक्षम स्वचालित पैटर्न पहचान प्रकाशिकी से लैस है।
स्टैक्ड चिप-स्केल पैकेज (SCSP) या पैकेज में सिस्टम जैसे आज के मल्टी-डाई पैकेजों के लिए, ज्ञात परीक्षण किए गए डाई और ज्ञात गुड डाई की पहचान के लिए गैर-संपर्क जांच का विकास समग्र सिस्टम उपज बढ़ाने के लिए महत्वपूर्ण है।
वेफर प्रोब वेफर स्क्राइब लाइनों पर किसी भी परीक्षण सर्किटरी का भी प्रयोग करता है। कुछ कंपनियां इन स्क्राइब लाइन टेस्ट स्ट्रक्चर से डिवाइस के प्रदर्शन के बारे में अपनी अधिकांश जानकारी प्राप्त करती हैं।[1][2][3] जब सभी परीक्षण पैटर्न एक विशिष्ट मरने के लिए पास होते हैं, तो इसकी स्थिति को आईसी पैकेजिंग के दौरान बाद में उपयोग के लिए याद किया जाता है। कभी-कभी एक डाई में मरम्मत के लिए आंतरिक रूप से अतिरिक्त संसाधन उपलब्ध होते हैं (अर्थात फ्लैश मेमोरी आईसी); यदि यह कुछ परीक्षण पैटर्न पास नहीं करता है तो इन अतिरिक्त संसाधनों का उपयोग किया जा सकता है। यदि असफल मरने की अतिरेक संभव नहीं है, तो मरने को दोषपूर्ण माना जाता है और त्याग दिया जाता है। नॉन-पासिंग सर्किट को आमतौर पर डाई के बीच में स्याही की एक छोटी बिंदी के साथ चिह्नित किया जाता है, या पासिंग / नॉन-पासिंग जानकारी को वेफरमैप नामक फ़ाइल में संग्रहीत किया जाता है। यह नक्शा डिब्बे का उपयोग करके पासिंग और नॉन-पासिंग पासा को वर्गीकृत करता है। तब एक बिन को अच्छे या बुरे मरने के रूप में परिभाषित किया जाता है। इस वेफरमैप को तब डाई अटैचमेंट प्रक्रिया में भेजा जाता है, जो तब केवल गुड डाई के बिन नंबर का चयन करके पासिंग सर्किट को चुनता है। वह प्रक्रिया जिसमें खराब डाई को चिह्नित करने के लिए किसी स्याही बिंदु का उपयोग नहीं किया जाता है, सब्सट्रेट मैपिंग कहलाती है। जब स्याही बिंदुओं का उपयोग किया जाता है, तो बाद के डाई-कट उपकरणों पर दृष्टि प्रणाली स्याही बिंदु को पहचानकर डाई को अयोग्य घोषित कर सकती है।
कुछ बहुत ही विशिष्ट मामलों में, एक डाई जो कुछ परीक्षण पैटर्न से गुजरती है, उसे अभी भी एक उत्पाद के रूप में इस्तेमाल किया जा सकता है, आमतौर पर सीमित कार्यक्षमता के साथ। इसका सबसे आम उदाहरण एक माइक्रोप्रोसेसर है जिसके लिए ऑन-डाई कैश मेमोरी का केवल एक हिस्सा ही काम करता है। इस मामले में, प्रोसेसर को कभी-कभी कम लागत वाले हिस्से के रूप में बेचा जा सकता है जिसमें कम मात्रा में मेमोरी होती है और इस प्रकार कम प्रदर्शन होता है। इसके अतिरिक्त जब एक खराब डाई की पहचान की गई है, तो खराब बिन से स्याही का उपयोग उत्पादन कर्मियों द्वारा असेंबली लाइन सेटअप के लिए किया जा सकता है।
सभी परीक्षण पैटर्न की सामग्री और जिस क्रम से उन्हें एक एकीकृत सर्किट पर लागू किया जाता है उसे परीक्षण कार्यक्रम कहा जाता है।
आईसी पैकेजिंग के बाद, आईसी परीक्षण चरण के दौरान समान या बहुत समान परीक्षण पैटर्न वाले पैक किए गए चिप का आमतौर पर पुन: परीक्षण किया जाएगा। इस कारण से, यह सोचा जा सकता है कि वेफर परीक्षण एक अनावश्यक, निरर्थक कदम है। वास्तव में आमतौर पर ऐसा नहीं होता है, क्योंकि दोषपूर्ण डाई को हटाने से दोषपूर्ण उपकरण की पैकेजिंग की काफी लागत बच जाती है। हालाँकि, जब उत्पादन की उपज इतनी अधिक होती है कि दोषपूर्ण उपकरणों की पैकेजिंग लागत की तुलना में वेफर परीक्षण अधिक महंगा होता है, तो वेफर परीक्षण चरण को पूरी तरह से छोड़ दिया जा सकता है और डाई को ब्लाइंड असेंबली से गुजरना होगा।
यह भी देखें
संदर्भ
- ↑ Design for Manufacturability And Statistical Design: A Constructive Approach, by Michael Orshansky, Sani Nassif, Duane Boning 2007. ISBN 0-387-30928-4 ISBN 978-0-387-30928-6 p. 84
- ↑ "Startup enables IC variability characterization" by Richard Goering 2006
- ↑ "Testing LCD Source Driver IC with Built-on-Scribe-Line Test Circuitry" (abstract)
ग्रन्थसूची
- Fundamentals of Digital Semiconductor Testing (Version 4.0) by Guy A. Perry (Spiral-bound – Mar 1, 2003) ISBN 978-0965879705
- Principles of Semiconductor Network Testing (Test & Measurement) (Hardcover)by Amir Afshar, 1995 ISBN 978-0-7506-9472-8
- Power-Constrained Testing of VLSI Circuits. A Guide to the IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) by Nicola Nicolici and Bashir M. Al-Hashimi (Kindle Edition – Feb 28, 2003) ISBN 978-0-306-48731-6
- Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002) ISBN 978-0780310001
