सॉफ्ट माइक्रोप्रोसेसर: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
 
(7 intermediate revisions by 3 users not shown)
Line 1: Line 1:
{{Short description|Microprocessor design embeddable in other computer systems}}
{{Short description|Microprocessor design embeddable in other computer systems}}


 
'''सॉफ्ट [[माइक्रोप्रोसेसर]]''' (जिसे सॉफ्टकोर माइक्रोप्रोसेसर या सॉफ्ट प्रोसेसर भी कहा जाता है) माइक्रोप्रोसेसर कोर है। जिसे [[तर्क संश्लेषण|लॉजिक सिन्थेसिस]] का उपयोग करके पूर्णतः कार्यान्वित किया जा सकता है। इसे प्रोग्रामेबल लॉजिक (जैसे, [[विशिष्ट एकीकृत परिपथ आवेदन]], [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला|क्षेत्र में प्रोग्राम की जा सकने वाली डोर श्रंखला]], काम्प्लेक्स [[ जटिल प्रोग्रामयोग्य तर्क उपकरण |प्रोग्राम करने योग्य लॉजिक उपकरण]] ) वाले विभिन्न [[ अर्धचालक |अर्धचालक]] उपकरणों के माध्यम से कार्यान्वित किया जा सकता है, जिसमें हाई-एंड कमोडिटी दोनों विविधताएं सम्मिलित हैं।<ref>http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html {{Webarchive|url=https://web.archive.org/web/20181013095941/http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html |date=2018-10-13 }}
 
सॉफ्ट [[माइक्रोप्रोसेसर]] (जिसे सॉफ्टकोर माइक्रोप्रोसेसर या सॉफ्ट प्रोसेसर भी कहा जाता है) माइक्रोप्रोसेसर कोर है। जिसे [[तर्क संश्लेषण|लॉजिक संश्लेषण]] का उपयोग करके पूर्णतः कार्यान्वित किया जा सकता है। इसे प्रोग्रामेबल लॉजिक (जैसे, [[विशिष्ट एकीकृत परिपथ आवेदन]], [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]], [[ जटिल प्रोग्रामयोग्य तर्क उपकरण |जटिल प्रोग्राम करने योग्य लॉजिक उपकरण]] ) वाले विभिन्न [[ अर्धचालक |अर्धचालक]] उपकरणों के माध्यम से कार्यान्वित किया जा सकता है, जिसमें हाई-एंड कमोडिटी दोनों विविधताएं सम्मिलित हैं।<ref>http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html {{Webarchive|url=https://web.archive.org/web/20181013095941/http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html |date=2018-10-13 }}
"Zet soft core running Windows 3.0" by Andrew Felch 2011</ref>
"Zet soft core running Windows 3.0" by Andrew Felch 2011</ref>


अधिकांश प्रणाली, यदि वे किसी सॉफ्ट प्रोसेसर का उपयोग करते हैं, तब केवल एक ही सॉफ्ट प्रोसेसर का उपयोग करते हैं। चूंकि कुछ डिज़ाइनर एफपीजीए पर उतने ही सॉफ्ट कोर लगाते हैं, जितने फिट होंगे।<ref>
अधिकांश सिस्टम, यदि वह किसी सॉफ्ट प्रोसेसर का उपयोग करते हैं, तब केवल एक ही सॉफ्ट प्रोसेसर का उपयोग करते हैं। चूंकि कुछ डिज़ाइनर एफपीजीए पर उतने ही सॉफ्ट कोर का प्रयोग करते हैं, जितने उपयुक्त होंगे।<ref>
{{cite web |url=http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |title=Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2 |access-date=2012-08-18 |url-status=dead |archive-url=https://web.archive.org/web/20071008163016/http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |archive-date=2007-10-08 }}
{{cite web |url=http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |title=Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2 |access-date=2012-08-18 |url-status=dead |archive-url=https://web.archive.org/web/20071008163016/http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |archive-date=2007-10-08 }}
"FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
"FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
</ref> उन [[ मल्टी कोर |मल्टी कोर]] प्रणाली में क्लस्टर में सभी कोर के बीच सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।
</ref> उन [[ मल्टी कोर |मल्टी कोर]] सिस्टम में क्लस्टर में सभी कोर के मध्य सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।


जबकि कई लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर लगाते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप [[मल्टी-कोर प्रोसेसर]] का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।<ref>[http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf MicroBlaze Soft Processor: Frequently Asked Questions] {{webarchive|url=https://web.archive.org/web/20111027074459/http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf |date=2011-10-27 }}</ref> कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर लगाए हैं।<ref>
जबकि अनेक लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर का प्रयोग करते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप [[मल्टी-कोर प्रोसेसर]] का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।<ref>[http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf MicroBlaze Soft Processor: Frequently Asked Questions] {{webarchive|url=https://web.archive.org/web/20111027074459/http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf |date=2011-10-27 }}</ref> कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर का प्रयोग किया है।<ref>
István Vassányi.
István Vassányi.
"Implementing processor arrays on FPGAs". 1998.
"Implementing processor arrays on FPGAs". 1998.
Line 34: Line 32:
</ref> यह कंप्यूटिंग में [[बड़े पैमाने पर समानांतर|बड़े मापदंड पर समानांतर]] को क्रियान्वित करने का उपाय है और इसे [[इन-मेमोरी प्रोसेसिंग]] कंप्यूटिंग पर भी संचालित किया जा सकता है।
</ref> यह कंप्यूटिंग में [[बड़े पैमाने पर समानांतर|बड़े मापदंड पर समानांतर]] को क्रियान्वित करने का उपाय है और इसे [[इन-मेमोरी प्रोसेसिंग]] कंप्यूटिंग पर भी संचालित किया जा सकता है।


एफपीजीए में कार्यान्वित सॉफ्ट माइक्रोप्रोसेसर और इसके साथ के परिधीय डिसकॉन्टीन्यू प्रोसेसर की तुलना में अप्रचलन के प्रति कम संवेदनशील होते हैं।<ref>{{Cite web
एफपीजीए में कार्यान्वित सॉफ्ट माइक्रोप्रोसेसर और इसके साथ के डिस्क्रीट प्रोसेसर की तुलना में प्रयोग न होने के प्रति कम संवेदनशील होते हैं।<ref>{{Cite web
  | author=Joe DeLaere.
  | author=Joe DeLaere.
  | url=https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01255-top-7-reasons-to-replace-your-microcontroller-with-a-max-10-fpga.pdf  
  | url=https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01255-top-7-reasons-to-replace-your-microcontroller-with-a-max-10-fpga.pdf  
Line 63: Line 61:
! डिस्क्रिप्सन लैंग्वेज
! डिस्क्रिप्सन लैंग्वेज
|-
|-
| colspan="7" align="center" |  ''[[ARM architecture|एआरएम]]   इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
| colspan="7" align="center" |  ''[[ARM architecture|एआरएम]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [[Amber (processor core)|एम्बर]]  
| [[Amber (processor core)|एम्बर]]  
Line 69: Line 67:
| {{yes|LGPLv2.1}}
| {{yes|LGPLv2.1}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| [[ARM architecture|एआरएमv2a]] 3-स्टोज या 5-स्टेज
| [[ARM architecture|एआरएमवी2ए]] 3-स्टेज या 5-स्टेज
|  [https://opencores.org/project/amber ओपनकोर्स पर प्रोजेक्ट पेज]
|  [https://opencores.org/project/amber ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
| वेरीलॉग
Line 77: Line 75:
| {{no}}
| {{no}}
| [http://www.arm.com/products/system-ip/interconnect/index.php]
| [http://www.arm.com/products/system-ip/interconnect/index.php]
| 70–200MHz, 32-bit आरआईएससी
| 70–200मेगाहर्टज, 32-बिट आरआईएससी
| [http://www.arm.com/products/CPUs/ARM_Cortex-M1.html]
| [http://www.arm.com/products/CPUs/ARM_Cortex-M1.html]
| वेरीलॉग
| वेरीलॉग
|-
|-
| colspan="7" align="center" |  ''[[AVR microcontrollers|ए.वी.आर]] अनुदेश सेट आर्किटेक्चर पर आधारित''
| colspan="7" align="center" |  ''[[AVR microcontrollers|ए.वी.आर]] इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
|नवरे
|नेवरे
|सेबेस्टियन बॉर्डेउडुक
|सेबेस्टियन बॉर्डेउडुक
| {{yes}}
| {{yes}}
|डायरेक्ट एसआरएएम
|डायरेक्ट एसआरएएम
| [[Atmel AVR|एटमेल ए.वी.आर]]-compatible 8-bit आरआईएससी
| [[Atmel AVR|एटमेल ए.वी.आर]]-compatible 8-बिट आरआईएससी
| [http://opencores.org/project,navre ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project,navre ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
| वेरीलॉग
|-
|-
| pए.वी.आर
| पी.ए.वी.आर
| Doru Cuturela
|डोरू क्यूटुरेला
| {{yes}}
| {{yes}}
|
|
| [[Atmel AVR|एटमेल ए.वी.आर]]- कॉम्पिटेबल 8-bit आरआईएससी
| [[Atmel AVR|एटमेल ए.वी.आर]]- कॉम्पिटेबल 8-बिट आरआईएससी
| [http://opencores.org/project,pavr ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project,pavr ओपनकोर्स पर प्रोजेक्ट पेज]
| वीएचडीएल
| वीएचडीएल
Line 102: Line 100:
|एंड्रास पाल
|एंड्रास पाल
| {{yes}}
| {{yes}}
|मानक ए.वी.आर. बसें (कोर-युग्मित I/O, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम)
|मानक ए.वी.आर. बसें (कोर-युग्मित आई/ओ, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम)
| [[Atmel AVR|एटमेल ए.वी.आर]]-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और SoC सुविधाएँ सम्मिलित हैं
| [[Atmel AVR|एटमेल ए.वी.आर]]-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और एसओएस सुविधाएँ सम्मिलित हैं
| [http://opencores.org/project/softavrcore ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project/softavrcore ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
| वेरीलॉग
Line 120: Line 118:
| [[Xilinx|जीलीनिक्स]]
| [[Xilinx|जीलीनिक्स]]
| {{no}}
| {{no}}
|पीएलबी, ओपीबी, एफएसएल, एलएमबी, AXI4
|पीएलबी, ओपीबी, एफएसएल, एलएमबी, एएक्सआई4
|
|
| [https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ शीलाइनक्स माइक्रोब्लेज़]
| [https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ शीलाइनक्स माइक्रोब्लेज़]
Line 141: Line 139:
| वीएचडीएल
| वीएचडीएल
|-
|-
| colspan="7" align="center" | ''[[MCS-51|एमसीएस-51]] अनुदेश सेट आर्किटेक्चर पर आधारित''
| colspan="7" align="center" | ''[[MCS-51|एमसीएस-51]] इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [http://www.microcorelabs.com एमसीएल51]
| [http://www.microcorelabs.com एमसीएल51]
Line 148: Line 146:
|अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसेक्वेंसर-आधारित 8051 कोर
|अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसेक्वेंसर-आधारित 8051 कोर
|312 आर्टिक्स-7 एलयूटी। क्वाड-कोर 8051 संस्करण 1227 एलयूटी है।
|312 आर्टिक्स-7 एलयूटी। क्वाड-कोर 8051 संस्करण 1227 एलयूटी है।
| [http://www.microcorelabs.com MCL51 Core]
| [http://www.microcorelabs.com एमसीएल51 कोर]
|
|
|-
|-
| [https://web.archive.org/web/20131008041359/http://wiki.altium.com/display/ADOH/TSK51x+MCU TSK51/52]
| [https://web.archive.org/web/20131008041359/http://wiki.altium.com/display/ADOH/TSK51x+MCU टीएसके51/52]
| [[Altium|अल्टिम]]
| [[Altium|अल्टिम]]
| {{no|Royalty-free}}
| {{no|Royalty-free}}
Line 159: Line 157:
|
|
|-
|-
| colspan="7" align="center" |  ''[[MIPS architecture|एमआईपीएस]] अनुदेश सेट आर्किटेक्चर पर आधारित''  
| colspan="7" align="center" |  ''[[MIPS architecture|एमआईपीएस]] इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ बेरी]
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ बेरी]
Line 173: Line 171:
| {{yes|CC BY-NC 3.0, except ''commercial applicants have to pay a licence fee''.}}
| {{yes|CC BY-NC 3.0, except ''commercial applicants have to pay a licence fee''.}}
|पाइपलाइन वाली बस
|पाइपलाइन वाली बस
|एमआईपीएस I अनुदेश सेट पाइपलाइन चरण
|एमआईपीएस I इन्सट्रक्शन सेट पाइपलाइन चरण
|  [http://www.dossmatik.de/mais-cpu.html डॉस मैटिक]
|  [http://www.dossmatik.de/mais-cpu.html डॉस मैटिक]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://web.archive.org/web/20131020113429/http://wiki.altium.com/display/ADOH/TSK3000A TSK3000A]
| [https://web.archive.org/web/20131020113429/http://wiki.altium.com/display/ADOH/TSK3000A टीएसके3000ए]
| [[Altium|अल्टिम]]
| [[Altium|अल्टिम]]
| {{no|Royalty-free}}
| {{no|Royalty-free}}
Line 185: Line 183:
|
|
|-
|-
| colspan="7" align="center" | ''based on the [[PicoBlaze]] instruction set architecture''
| colspan="7" align="center" | ''[[PicoBlaze|पिकोब्लेज़]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [[PacoBlaze]]
| [[PacoBlaze|पैको ब्लेज]]  
| Pablo Bleyer
| पैब्लो ब्लेयर
| {{yes}}
| {{yes}}
|
|
| Compatible with the PicoBlaze processors
|पिकोब्लेज़ प्रोसेसर के साथ संगत
| [http://bleyer.org/pacoblaze PacoBlaze]
| [http://bleyer.org/pacoblaze पैको ब्लेज]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[PicoBlaze]]
| [[PicoBlaze|पिको ब्लेज]]
| [[Xilinx]]
| [[Xilinx|जिलिनक्स]]  
| {{no}}
| {{no}}
|
|
|
|
| [https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ Xilinx PicoBlaze]
| [https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ जिलिनक्स]  
{| class="wikitable sortable"
|-
|  [https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ पिको ब्लेज]
|}
| वीएचडीएल, वेरीलॉग
| वीएचडीएल, वेरीलॉग
|-
|-
| colspan="7" align="center" | ''based on the [[RISC-V|आरआईएससी-V]] instruction set architecture''
| colspan="7" align="center" | ''[[RISC-V|आरआईएससी-V]] इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [https://github.com/f32c/f32c f32c]
| [https://github.com/f32c/f32c f32c]
| University of Zagreb
|ज़ाग्रेब विश्वविद्यालय
| {{yes|BSD}}
| {{yes|BSD}}
| AXI, SDRAM, SRAM
|एक्सआई, एसडीआरएएम, एसआरएएम
| 32-bit, आरआईएससी-V / MIPS ISA subsets (retargetable), GCC toolchain
|32-बिट, आरटीआईसी-वी / एमआईपीएस आईएसए सबसेट (रीटार्गेटेबल), जीसीसी टूलचेन
| [https://github.com/f32c/f32c f32c]
| [https://github.com/f32c/f32c f32c]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://github.com/stnolting/neorv32 NEORV32]
| [https://github.com/stnolting/neorv32 एनइओआरवी32]
| Stephan Nolting
|स्टीफ़न नोल्टिंग
| {{yes|BSD}}
| {{yes|BSD}}
| विशबोन b4, AXI4
| विशबोन बी4, एएक्सआई4
| rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरआईएससी-V-compliant, CPU & SoC available, highly customizable, GCC toolchain
|rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-कम्प्लेंट, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन
| [https://github.com/stnolting/neorv32 GitHub] [https://opencores.org/projects/neorv32 OpenCores]
| [https://github.com/stnolting/neorv32 गिटहब] [https://opencores.org/projects/neorv32 ओपनकोर्स]
| वीएचडीएल
| वीएचडीएल
|-
|-
| Vexआरआईएससीv
|वेक्स रिस्कव
| SpinalHDL|SpinalHDL
| SpinalHDL|स्पाइनलएचडीएल
| {{Yes}}
| {{Yes}}
| AXI4 / Avalon
|एएक्सआई4 / एवलॉन
| 32-bit, आरआईएससी-V, up to 340MHz on Artix 7. Up to 1.44DMIPS/MHz.
|32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक।
| [https://github.com/SpinalHDL/VexRiscv https://github.com/SpinalHDL/Vexआरआईएससीv]
| [https://github.com/SpinalHDL/VexRiscv https://github.com/SpinalHDL/Vexआरआईएससीv]
| वीएचडीएलवेरीलॉग (SpinalHDL)
| वीएचडीएलवेरीलॉग  
{| class="wikitable sortable"
|-
| SpinalHDL |स्पाइनलएचडीएल
|}
|-
|-
| colspan="7" align="center" | ''based on the [[SPARC]] instruction set architecture''
| colspan="7" align="center" | ''[[SPARC|स्पार्क]]इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [[LEON|LEON2(-FT)]]
| [[LEON|लिओन2(-एफटी)]]
| [[European Space Agency|ESA]]
| [[European Space Agency|ईएसए]]
| {{yes}}
| {{yes}}
| AMBA2
| एएमबीए2
| SPARC V8
| स्पार्क वी8
| [http://www.esa.int/TEC/Microelectronics/SEMUD70CYTE_0.html ESA]
| [http://www.esa.int/TEC/Microelectronics/SEMUD70CYTE_0.html ईएसए]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[LEON|LEON3/4]]
| [[LEON|लिओन3/4]]
| Aeroflex Gaisler
| एरोफ्लेक्स गैसलर
| {{yes}}
| {{yes}}
| AMBA2
| एएमबीए2
| SPARC V8
| स्पार्क वी8
| [http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=156&Itemid=104 Aeroflex Gaisler]
| [http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=156&Itemid=104 एरोफ्लेक्स गैसलर]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [http://parallel.princeton.edu/openpiton/specs.html OpenPiton]
| [http://parallel.princeton.edu/openpiton/specs.html ओपन पिटोन]
| Princeton Parallel Group
|प्रिंसटन समानांतर समूह
| {{Yes}}
| {{Yes}}
|
|
| [[Manycore processor|Manycore]] [[SPARC|SPARC V9]]
| [[Manycore processor|मैनीकोर]] [[SPARC|स्पार्क वी9]]
| [http://parallel.princeton.edu/openpiton/specs.html OpenPiton]
| [http://parallel.princeton.edu/openpiton/specs.html ओपन पिटोन]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[OpenSPARC|OpenSPARC T1]]
| [[OpenSPARC|ओपन स्पार्क टी1]]
| [[Sun Microsystems|Sun]]
| [[Sun Microsystems|सन]]
| {{yes}}
| {{yes}}
|
|
| 64-bit
| 64-बिट
| [http://www.opensparc.net/opensparc-t1/index.html OpenSPARC.net]
| [http://www.opensparc.net/opensparc-t1/index.html openSPARC.net]
| वेरीलॉग
| वेरीलॉग
|-
|-
| Tacus/PIPE5
|टैकस/पाइप5
| TemLib
| टेमलिब
| {{yes}}
| {{yes}}
| Pipelined bus
| पाइपलाइन्ड बस
| SPARC V8
| स्पार्क वी8
| [http://temlib.org TEMLIB]
| [http://temlib.org टेमलिब]
| वीएचडीएल
| वीएचडीएल
|-
|-
| colspan="7" align="center" | ''based on the [[x86]] instruction set architecture''
| colspan="7" align="center" | ''[[x86]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| CPU86
| सीपीयू86
| HT-Lab
| एचटी-लैब
| {{yes}}
| {{yes}}
|
|
| 8088-compatible CPU in वीएचडीएल
| 8088- वीएचडीएल में सीपीयू
| [http://www.ht-lab.com/cpu86.htm cpu86]
| [http://www.ht-lab.com/cpu86.htm सीपीयू86]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [http://www.microcorelabs.com MCL86]
| [http://www.microcorelabs.com एमसीए86]
| [[MicroCore Labs]]
| [[MicroCore Labs|माइक्रोकोर लैब्स]]  
| {{yes}}
| {{yes}}
| 8088 BIU provided. Others easy to create.
| 8088 बीआईयू प्रदान किया गया। दूसरों को बनाना आसान है.
| Cycle accurate 8088/8086 implemented with a microsequencer. Less than 2% utilization of Kintex-7.
|त्रुटिहीन चक्र 8088/8086 को माइक्रोसीक्वेंसर के साथ कार्यान्वित किया गया। किंटेक्स-7 का 2% से कम उपयोग।
| [http://www.microcorelabs.com MCL86 Core]
| [http://www.microcorelabs.com एमसीएल86 कोर]
|
|
|-
|-
| [https://www.jamieiles.com/80186/ s80x86]
| [https://www.jamieiles.com/80186/ एस80एक्स86]
| Jamie Iles
|जेमी आइल्स
| {{yes|GPLv3}}
| {{yes|GPLv3}}
| Custom
| कस्टम
| 80186-compatible GPLv3 core
| 80186-संगत जीपीएलवी3 कोर
| [https://www.jamieiles.com/80186/ s80x86]
| [https://www.jamieiles.com/80186/ एस80एक्स86]
| Systemवेरीलॉग
| सिस्टम वेरीलॉग
|-
|-
| [[Zet (hardware)|Zet]]
| [[Zet (hardware)|जेट]]  
| Zeus Gómez Mएआरएमolejo
|ज़ीउस गोमेज़ मार्मोलेजो
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| x86 PC clone
|एक्स86 पीसी क्लोन
| [https://archive.today/20130112150552/http://zet.aluzina.org/ Zet]
| [https://archive.today/20130112150552/http://zet.aluzina.org/ जेट]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[ao486 (hardware)|ao486]]
| [[ao486 (hardware)|एओ486]]
| Aleksander Osman
|अलेक्जेंडर उस्मान
| {{yes|3-Clause BSD}}
| {{yes|3-Clause BSD}}
| Avalon
| एवलॉन
| i486 SX compatible core
|आई486 एसएक्स संगत कोर
| [https://github.com/alfikpl/ao486 ao486]
| [https://github.com/alfikpl/ao486 एओ486]
| वेरीलॉग
| वेरीलॉग
|-
|-
| colspan="7" align="center" | ''based on the [[Power ISA|PowerPC/Power]] instruction set architecture''
| colspan="7" align="center" | ''[[Power ISA|पावरपीसी/पावर]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''                
|-
|-
| [[PowerPC 400#PowerPC 405|PowerPC 405S]]
| [[PowerPC 400#PowerPC 405|पावरपीसी 405]][[PowerPC 400#PowerPC 470|एस]]
| IBM
| आईबीएम
| {{No}}
| {{No}}
| [[CoreConnect]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit PowerPC v.2.03 Book E
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM]]
| [[IBM|आईबीएम]]                                                            
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[PowerPC 400#PowerPC 440|PowerPC 440S]]
| [[PowerPC 400#PowerPC 440|पावरपीसी 440]][[PowerPC 400#PowerPC 470|एस]]
| IBM
| आईबीएम
| {{No}}
| {{No}}
| [[CoreConnect]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit PowerPC v.2.03 Book E
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM]]
| [[IBM|आईबीएम]]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[PowerPC 400#PowerPC 470|PowerPC 470S]]
| [[PowerPC 400#PowerPC 470|पावरपीसी 470एस]]
| IBM
| आईबीएम
| {{No}}
| {{No}}
| [[CoreConnect]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit PowerPC v.2.05 Book E
| 32-बिट पावरपीसी v.2.05 बुक ई
| [[IBM]]
| [[IBM|आईबीएम]]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[OpenPower Microwatt|Microwatt]]
| [[OpenPower Microwatt|माइक्रोवाट]]
| IBM/OpenPOWER
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| {{yes|CC-BY 4.0}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| 64-bit PowerISA 3.0 proof of concept
|64-बिट पावरआईएसए 3.0 अवधारणा का प्रमाण
| [https://github.com/antonblanchard/microwatt Microwatt @ Github]
| [https://github.com/antonblanchard/microwatt माइक्रोवाट @ गिटहब]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[OpenPower Microwatt#Chiselwatt|Chiselwatt]]
| [[OpenPower Microwatt#Chiselwatt|छीसेलवाट]]
| IBM/OpenPOWER
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| {{yes|CC-BY 4.0}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| 64-bit PowerISA 3.0
|64-बिट पावरआईएसए 3.0
| [https://github.com/antonblanchard/chiselwatt Chiselwatt @ Github]
| [https://github.com/antonblanchard/chiselwatt छिसेलवाट @ गिटहब]
| Chisel
| चिसेल
|-
|-
| [[Libre-SOC]]
|[[Libre-SOC|लिब्रे-एसओसी]]
| [https://libre-soc.org Libre-SoC.org]
| [https://libre-soc.org Libre-SoC.org]
| {{yes|BSD/LGPLv2+}}
| {{yes|BSD/LGPLv2+}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| 64-bit PowerISA 3.0. CPU/GPU/VPU implementation and custom vector instructions
|64-बिट पावरआईएसए 3.0। ट्यूटोरियल/जीपीयू/वीपीयू कार्यान्वयन और कस्टम सदिस निर्देश
| [https://libre-soc.org Libre-SoC.org]
| [https://libre-soc.org Libre-SoC.org]
| python/nMigen
|पायथन/एन मिगेन
|-
|-
| [[IBM A2#A2I|A2I]]
| [[IBM A2#A2I|ए2आई]]
| IBM/OpenPOWER
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| {{yes|CC-BY 4.0}}
| Custom PBus
|कस्टम पीबस
| 64-bit PowerPC 2.6 Book E. In order core
| 64-बिट आडर कोर में पावरपीसी 2.6 बुक ई.  
| [https://github.com/openpower-cores/a2i A2I @ Github]
| [https://github.com/openpower-cores/a2i ए2आई @ गिटहब]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[IBM A2#A2O|A2O]]
| [[IBM A2#A2O|ए2ओ]]
| IBM/OpenPOWER
| आईबीएम/ओपेनपावर
| {{yes|CC-BY 4.0}}
| {{yes|CC-BY 4.0}}
| Custom PBus
|कस्टम पीबस
| 64-bit PowerPC 2.7 Book E. Out of order core
|9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के लिये
| [https://github.com/openpower-cores/a2o A2O @ Github]
| [https://github.com/openpower-cores/a2o ए2ओ @ गिटहब]
| वेरीलॉग
| वेरीलॉग
|-
|-
| colspan="7" align="center" | ''Other architectures''
| colspan="7" align="center" | अन्य आर्चिटेक्चर
|-
|-
| [[ARC (processor)|ARC]]
| [[ARC (processor)|एआरसी]]
| [[Synopsys#ARC International|ARC International]], [[Synopsys]]
| [[Synopsys|एआरसी इंटरनेशनल, सिनोप्सिस]]  
| {{no}}
| {{no}}
|
|
| 16/32/64-bit ISA आरआईएससी
| 16/32/64-बिट आईएसए आरआईएससी
| [https://www.synopsys.com/designware-ip/processor-solutions.html DesignWare ARC]
| [https://www.synopsys.com/designware-ip/processor-solutions.html डिज़ाइनवेयर एआरसी]
| वेरीलॉग
| वेरीलॉग
|-
|-
| ERIC5
|एरिक 5
| Entner Electronics
|एंटनर इलेक्ट्रॉनिक्स
| {{no}}
| {{no}}
|
|
| 9-bit आरआईएससी, very small size, C-programmable
|9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के योग्य
| [http://www.entner-electronics.com/tl/index.php/eric5.html ERIC5]
| [http://www.entner-electronics.com/tl/index.php/eric5.html एरिक 5]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://github.com/howerj/forth-cpu H2 CPU]
| [https://github.com/howerj/forth-cpu एच2 सीपीयू]
| Richard James Howe
|रिचर्ड जेम्स होवे
| {{yes | MIT}}
| {{yes | MIT}}
| Custom
| कस्टम
| 16-bit Stack Machine, designed to execute Forth directly, small
|16-बिट स्टैक मशीन, फोर्थ को सीधे एक्सीक्यूट करने के लिए डिज़ाइन की गई, छोटी
| [https://github.com/howerj/forth-cpu H2 CPU]
| [https://github.com/howerj/forth-cpu एच2 सीपीयू]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [http://www.fpga-cores.com/instant-soc/ Instant SoC]
| [http://www.fpga-cores.com/instant-soc/ इन्सटेन्ट सॉक]  
| [http://www.fpga-cores.com/ एफपीजीए Cores]
| [http://www.fpga-cores.com/ एफपीजीए कोर्स]
| {{no}}
| {{no}}
| Custom
| कस्टम
| 32-bit आरआईएससी-V M Extension, SoC defined by C++
|32-बिट आरटीआईसी-वी एम एक्सटेंशन, एसओसी सी++ द्वारा परिभाषित
| [http://www.fpga-cores.com/instant-soc/ Instant SoC]
| [http://www.fpga-cores.com/instant-soc/ इन्सटेन्ट सॉक]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[Java optimized processor|JOP]]
| [[Java optimized processor|जेओपी]]
| Martin Schoeberl
|मार्टिन शॉएबर्ल
| {{yes}}
| {{yes}}
| [[SimpCon]] / [[Wishbone (computer bus)|विशबोन]] (extension)
| [[SimpCon|सिम्पकॉन]] / [[Wishbone (computer bus)|विशबोन]] (एक्सटेन्सन)
| Stack-oriented, hard real-time support, executing [[Java bytecode]] directly
|स्टैक-ओरिएंटेड, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना
| [https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ Jop]
| [https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ जेओपी]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[LatticeMico8]]
| [[LatticeMico8|लैटिस माइको8]]
| [[Lattice Semiconductor|Lattice]]
| [[Lattice Semiconductor|लैटिस]]
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
|
|
| [http://www.latticesemi.com/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/Mico8.aspx LatticeMico8]
| [http://www.latticesemi.com/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/Mico8.aspx लैटिस माइको8]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[LatticeMico32]]
| [[LatticeMico32|लैटिस माइको32]]
| [[Lattice Semiconductor|Lattice]]
| [[Lattice Semiconductor|लैटिस]]
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
|
|
| [http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm LatticeMico32]
| [http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm लैटिस माइको32]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [https://lxp32.github.io/ LXP32]
| [https://lxp32.github.io/ एलएक्सपी32]
| Alex Kuznetsov
|एलेक्स कुज़नेत्सोव
| {{yes|MIT}}
| {{yes|MIT}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| 32-bit, 3-stage pipeline, [[register file]] based on block RAM
|32-बिट, 3-स्टेज पाइपलाइन, ब्लॉक रैम पर आधारित रजिस्टर फ़ाइल
| [https://lxp32.github.io/ lxp32]
| [https://lxp32.github.io/ lxp32]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://github.com/MicroCoreLabs/Projects MCL65]
| [https://github.com/MicroCoreLabs/Projects एमसीएल65]
| [[MicroCore Labs]]
| [[MicroCore Labs|माइक्रोकोर लैब्स]]
| {{yes}}
| {{yes}}
| Ultra-small-footprint microsequencer-based 6502 core
|अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसीक्वेंसर-आधारित 6502 कोर
| 252 Spartan-7 LUTs. Clock cycle-exact.
|252 स्पार्टन-7 एलयूटी। त्रुटिहीन क्लॉक स्टेज.
| [https://github.com/MicroCoreLabs/Projects MCL65 Core]
| [https://github.com/MicroCoreLabs/Projects एमसीएल65 कोर]
|
|
|-
|-
| [https://mrisc32.bitsnbites.eu/ Mआरआईएससी32-A1]
| [https://mrisc32.bitsnbites.eu/ एमआरआईएससी 32-ए1]
| Marcus Geelnard
|मार्कस गिलनार्ड
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]], B4/pipelined
| [[Wishbone (computer bus)|विशबोन]], बी4/पाइपलाइन
| 32-bit आरआईएससी/Vector CPU implementing the Mआरआईएससी32 ISA
|32-बिट आरटीआईसी/वेक्टर आर्किटेक्चर एम आरटीआईसी 32 आईएसए को कार्यान्वित कर रहा है
| [https://mrisc32.bitsnbites.eu/ Mआरआईएससी32]
| [https://mrisc32.bitsnbites.eu/ एमआरआईएससी32]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://github.com/stnolting/neo430 NEO430]
| [https://github.com/stnolting/neo430 निओ430]
| Stephan Nolting
|स्टीफ़न नोल्टिंग
| {{yes}}
| {{yes}}
| विशबोन (Avalon, AXI4-Lite)
|विस्बोन (एवलॉन, एएक्सआई4-लाइट)
| 16-bit MSP430 ISA-compatible, very small size, many peripherals, highly customizable
|16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, अनेक बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल
| [https://github.com/stnolting/neo430 NEO430]
| [https://github.com/stnolting/neo430 निओ430]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[Nios embedded processor|Nios]], [[Nios II]]
| [[Nios embedded processor|एनआईओएस]], [[Nios II|एनआईओएस II]]
| [[Altera]]
| [[Altera|अल्टेरा]]  
| {{no}}
| {{no}}
| Avalon
| एवलॉन
|
|
| [https://web.archive.org/web/20101225092752/http://www.altera.com/products/ip/processors/nios2/ni2-index.html Altera Nios II]
| [https://web.archive.org/web/20101225092752/http://www.altera.com/products/ip/processors/nios2/ni2-index.html अल्टेरा एनआईओएस II]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[OpenRISC|Openआरआईएससी]]
| [[OpenRISC|ओपेनआरआईएससी]]
| [[OpenCores]]
| [[OpenCores|ओपेनकोर्स]]
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| 32-bit; done in ASIC, Actel, Altera, Xilinx एफपीजीए.
|32-बिट; एएसआईसी, एक्टेल, एल्टेरा, जिलिनक्स में किया गया।
| [https://openrisc.io/]
| [https://openrisc.io/]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[SpartanMC]]
| [[SpartanMC|स्पार्टनएमसी]]
| TU Dएआरएमstadt / TU Dresden
|टीयू डार्मस्टेड / टीयू ड्रेसडेन
| {{Yes}}
| {{Yes}}
| Custom ([[Advanced eXtensible Interface|AXI]] support in development)
| कस्टम ([[Advanced eXtensible Interface|एएक्सआई]] के विकास में समर्थन
| 18-bit ISA (GNU Binutils / GCC support in development)
|18-बिट आईएसए (विकास में जीएनयू बिनुटिल्स/जीसीसी समर्थन)
| [http://www.spartanmc.de SpartanMC]
| [http://www.spartanmc.de स्पार्टनएमसी]
| वेरीलॉग
| वेरीलॉग
|-
|-
| SYNPIC12
|सिंपिक 12
| Miguel Angel Ajo Pelayo
|मिगुएल एंजेल एजो पेलायो
| {{yes|MIT}}
| {{yes|MIT}}
|
|
| PIC12F compatible, program synthesised in gates
|पीआईसी12एफ कम्पैटिबल, प्रोग्राम गेट्स में संश्लेषित
| [http://projects.nbee.es/display/IPCORES/SYNPIC12+8bit+RISC+CPU+core nbee.es]
| [http://projects.nbee.es/display/IPCORES/SYNPIC12+8bit+RISC+CPU+core nbee.es]
| वीएचडीएल
| वीएचडीएल
|-
|-
| [[xr16]]
| [[xr16|एक्सआर16]]
| Jan Gray
|जान ग्रे
| {{no}}
| {{no}}
| XSOC abstract bus
|एक्सएस ओसी एब्सट्रेक्ट बस
| 16-bit आरआईएससी CPU and SoC featured in Circuit Cellar Magazine #116-118
|परिपथ सेलर पत्रिका #116-118 में 16-बिट आरटीआइ बेसिक्स और एसओसी को प्रदर्शित किया गया
| [http://www.fpgacpu.org/xsoc/index.html XSOC/xr16]
| [http://www.fpgacpu.org/xsoc/index.html एक्सएसओसी/xr16]
| Schematic
| योजनाबद्ध
|-
|-
| [[YASEP (architecture)|YASEP]]
| [[YASEP (architecture)|यासेप]]  
| Yann Guidon
|यान गाइडन
| {{yes|AGPLv3}}
| {{yes|AGPLv3}}
| Direct SRAM
|डायरेक्ट एसआरएएम
| 16 or 32 bits, RTL in [https://web.archive.org/web/20121207045204/http://yasep.org/VHDL/ वीएचडीएल] & [http://yasep.org/#!ASM/impASM#examples/keywords.yas asm] in [[JavaScript|JS]], microcontroller subset : ready
|16 या 32 बिट्स, वीएचडीएल में आरटीएल और जेएस में एएसएम, माइक्रोकंट्रोलर सबसेट: तैयार
| [http://yasep.org yasep.org] ([http://www.mozilla.com/ Firefox] required)
| [http://yasep.org yasep.org] ([http://www.mozilla.com/ Firefox] required)
| वीएचडीएल
| वीएचडीएल
|-
|-
| [http://zipcpu.com/about/zipcpu.html ZipCPU]
| [http://zipcpu.com/about/zipcpu.html जिपसीपीयू]
| [http://zipcpu.com/about/gisselquist-technology.html Gisselquist Technology]
| [http://zipcpu.com/about/gisselquist-technology.html गिसेलक्विस्ट टेक्नोलॉजी]
| {{yes|GPLv3}}
| {{yes|GPLv3}}
| विशबोन, B4/pipelined
|विस्बोन, बी4/पाइपलाइन
| 32-bit CPU targeted for minimal एफपीजीए resource usage
|32-बिट प्रोटोटाइप न्यूनतम संसाधन उपयोग के लिए लक्षित है
| [http://zipcpu.com/about/zipcpu.html zipcpu.com]
| [http://zipcpu.com/about/zipcpu.html zipcpu.com]
| वेरीलॉग
| वेरीलॉग
|-
|-
| [[ZPU (microprocessor)|ZPU]]
| [[ZPU (microprocessor)|जेडपीयू]]
| Zylin AS
|ज़िलिन ए.एस
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
| Stack based CPU, configurable 16/32 bit datapath, [[eCos]] support
|स्टैक आधारित गेम, कॉन्फ़िगर करने योग्य 16/32 बिट डेटापथ, ईकोस समर्थन
| [http://opensource.zylin.com/zpu.htm Zylin CPU]
| [http://opensource.zylin.com/zpu.htm जाइलिल सीपीयू]
| वीएचडीएल
| वीएचडीएल
|-
|-
|आरआईएससी5
|आरआईएससी5
|Niklaus Wirth| Niklaus Wirth
|Niklaus Wirth|निकलॉस विर्थ
| {{yes}}
| {{yes}}
|Custom
|कस्टम
|Running a complete graphical Oberon System including an editor and compiler. Software can be developed and ran on the same एफपीजीए board.
|संपादक और कंपाइलर सहित एक संपूर्ण ग्राफिकल ओबेरॉन सिस्टम चलाना। सॉफ्टवेयर को एक ही चिपबोर्ड पर विकसित और चलाया जा सकता है।
|[http://www.projectoberon.com/ www.projectoberon.com/]
|[http://www.projectoberon.com/ www.projectoberon.com/]
|वेरीलॉग
|वेरीलॉग
|}
|}


 
== यह भी देखे ==
== यह भी देखें ==
** [[एक चिप पर सिस्टम|चिप पर सिस्टम]] (एसओस)
* [[एक चिप पर सिस्टम|चिप पर प्रणाली]]|प्रणाली-ऑन-ए-चिप (SoC)
*** [[एक चिप पर नेटवर्क|चिप पर नेटवर्क]] (एनओसी)
** [[एक चिप पर नेटवर्क|चिप पर नेटवर्क]]|नेटवर्क-ऑन-ए-चिप (NoC)
* [[पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग]]
* [[पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग]]
** फील्ड-प्रोग्रामेबल गेट ऐरे (एफपीजीए)
** फील्ड-प्रोग्रामेबल गेट ऐरे (एफपीजीए)
* [[वीएचडीएल]]
* [[वीएचडीएल]]
* [[ Verilog | वेरीलॉग]]  
* [[ Verilog | वेरीलॉग]]  
** प्रणाली वेरिलॉग
** सिस्टम वेरिलॉग
* [[हार्डवेयर एक्सिलरेशन]]
* [[हार्डवेयर एक्सिलरेशन]]


==संदर्भ==
==संदर्भ==
{{Reflist}}<!--added above External links/Sources by script-assisted edit-->
{{Reflist}}
 
 
== बाहरी संबंध ==
== बाहरी संबंध ==
* [https://web.archive.org/web/20091026171102/http://1-core.com/library/digital/soft-cpu-cores/ Soft CPU Cores for एफपीजीए]
* [https://web.archive.org/web/20091026171102/http://1-core.com/library/digital/soft-cpu-cores/ Soft सीपीयू Cores for एफपीजीए]
* [https://web.archive.org/web/20070615082550/http://www.ews.uiuc.edu/~pdabrows/soft_processor_comparison.html Detailed Comparison of 12 Soft Microprocessors]
* [https://web.archive.org/web/20070615082550/http://www.ews.uiuc.edu/~pdabrows/soft_processor_comparison.html Detailed Comparison of 12 Soft Microprocessors]
* [http://www.fpgacpu.org एफपीजीए CPU News]
* [http://www.fpgacpu.org एफपीजीए सीपीयू News]
* [http://f-cpu.org Freedom CPU website]
* [http://f-cpu.org Freedom सीपीयू website]
* [http://opencores.org/projects Microprocessor cores] on Opencores.org (Expand the "Processor" tab)
* [http://opencores.org/projects Microprocessor cores] on ओपेनcores.org (Expand the "Processor" tab)
* [http://www.niktech.com NikTech] 32 bit आरआईएससी Microprocessor MANIK.
* [http://www.niktech.com NikTech] 32 बिट आरआईएससी Microprocessor MANIK.
 
{{DEFAULTSORT:Soft Microprocessor}}
{{Soft microprocessors}}
{{Programmable Logic}}
{{DEFAULTSORT:Soft Microprocessor}}[[Category: सॉफ्ट माइक्रोप्रोसेसर|*]]
 
 


[[Category: Machine Translated Page]]
[[Category:CS1 British English-language sources (en-gb)]]
[[Category:Created On 08/08/2023]]
[[Category:Created On 08/08/2023|Soft Microprocessor]]
[[Category:Lua-based templates|Soft Microprocessor]]
[[Category:Machine Translated Page|Soft Microprocessor]]
[[Category:Pages with script errors|Soft Microprocessor]]
[[Category:Short description with empty Wikidata description|Soft Microprocessor]]
[[Category:Templates Vigyan Ready|Soft Microprocessor]]
[[Category:Templates that add a tracking category|Soft Microprocessor]]
[[Category:Templates that generate short descriptions|Soft Microprocessor]]
[[Category:Templates using TemplateData|Soft Microprocessor]]
[[Category:Webarchive template wayback links]]
[[Category:सॉफ्ट माइक्रोप्रोसेसर|*]]

Latest revision as of 17:07, 21 August 2023

सॉफ्ट माइक्रोप्रोसेसर (जिसे सॉफ्टकोर माइक्रोप्रोसेसर या सॉफ्ट प्रोसेसर भी कहा जाता है) माइक्रोप्रोसेसर कोर है। जिसे लॉजिक सिन्थेसिस का उपयोग करके पूर्णतः कार्यान्वित किया जा सकता है। इसे प्रोग्रामेबल लॉजिक (जैसे, विशिष्ट एकीकृत परिपथ आवेदन, क्षेत्र में प्रोग्राम की जा सकने वाली डोर श्रंखला, काम्प्लेक्स प्रोग्राम करने योग्य लॉजिक उपकरण ) वाले विभिन्न अर्धचालक उपकरणों के माध्यम से कार्यान्वित किया जा सकता है, जिसमें हाई-एंड कमोडिटी दोनों विविधताएं सम्मिलित हैं।[1]

अधिकांश सिस्टम, यदि वह किसी सॉफ्ट प्रोसेसर का उपयोग करते हैं, तब केवल एक ही सॉफ्ट प्रोसेसर का उपयोग करते हैं। चूंकि कुछ डिज़ाइनर एफपीजीए पर उतने ही सॉफ्ट कोर का प्रयोग करते हैं, जितने उपयुक्त होंगे।[2] उन मल्टी कोर सिस्टम में क्लस्टर में सभी कोर के मध्य सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।

जबकि अनेक लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर का प्रयोग करते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप मल्टी-कोर प्रोसेसर का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।[3] कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर का प्रयोग किया है।[4][5][6][7][8] यह कंप्यूटिंग में बड़े मापदंड पर समानांतर को क्रियान्वित करने का उपाय है और इसे इन-मेमोरी प्रोसेसिंग कंप्यूटिंग पर भी संचालित किया जा सकता है।

एफपीजीए में कार्यान्वित सॉफ्ट माइक्रोप्रोसेसर और इसके साथ के डिस्क्रीट प्रोसेसर की तुलना में प्रयोग न होने के प्रति कम संवेदनशील होते हैं।[9][10][11]


कोर तुलना

प्रोसेसर डेवलपर ओपन सोर्स बस सपोर्ट नोट्स प्रोजेक्ट होम डिस्क्रिप्सन लैंग्वेज
एआरएम इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
एम्बर कॉनर सैंटीफोर्ट LGPLv2.1 विशबोन एआरएमवी2ए 3-स्टेज या 5-स्टेज ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
कॉरटेक्स-एम1 एआरएम No [6] 70–200मेगाहर्टज, 32-बिट आरआईएससी [7] वेरीलॉग
ए.वी.आर इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित
नेवरे सेबेस्टियन बॉर्डेउडुक Yes डायरेक्ट एसआरएएम एटमेल ए.वी.आर-compatible 8-बिट आरआईएससी ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
पी.ए.वी.आर डोरू क्यूटुरेला Yes एटमेल ए.वी.आर- कॉम्पिटेबल 8-बिट आरआईएससी ओपनकोर्स पर प्रोजेक्ट पेज वीएचडीएल
सॉफ्ट ए.वी.आर कोर एंड्रास पाल Yes मानक ए.वी.आर. बसें (कोर-युग्मित आई/ओ, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम) एटमेल ए.वी.आर-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और एसओएस सुविधाएँ सम्मिलित हैं ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
माइक्रो ब्लेज़ इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
[8]एईएमबी शॉन टैन Yes विशबोन माइक्रोब्लेज़ ईडीके 3.2 संगत एईएमबी वेरीलॉग
माइक्रो ब्लेज़ जीलीनिक्स No पीएलबी, ओपीबी, एफएसएल, एलएमबी, एएक्सआई4 शीलाइनक्स माइक्रोब्लेज़
ओपेन फायर वर्जीनिया टेक सीसीएम लैब Yes ओपीबी, एफएसएल माइक्रोब्लेज़ के साथ बाइनरी संगत [9][12] वेरीलॉग
सीक्रेट ब्लेज एलआईआरएमएम, मोंटपेलियर विश्वविद्यालय / सीएनआरएस Yes विशबोन माइक्रोब्लेज़ आईएसए, वीएचडीएचएल सीक्रेटब्लेज़ वीएचडीएल
एमसीएस-51 इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित
एमसीएल51 माइक्रो कोर लैब Yes अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसेक्वेंसर-आधारित 8051 कोर 312 आर्टिक्स-7 एलयूटी। क्वाड-कोर 8051 संस्करण 1227 एलयूटी है। एमसीएल51 कोर
टीएसके51/52 अल्टिम Royalty-free विशबोन/इंटेल 8051 8-बिट इंटेल 8051 निर्देश सेट संगत, लोवर क्लाक साइकल विकल्प अल्टिम विकी पर एंबेडेड डिज़ाइन
एमआईपीएस इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित
बेरी यूनिवर्सिटी ऑफ कैम्ब्रिज BSD एमआईपीएस प्रोजेक्ट पेज ब्लूस्पेक
डॉस मैटिक रेने डॉस CC BY-NC 3.0, except commercial applicants have to pay a licence fee. पाइपलाइन वाली बस एमआईपीएस I इन्सट्रक्शन सेट पाइपलाइन चरण डॉस मैटिक वीएचडीएल
टीएसके3000ए अल्टिम Royalty-free विशबोन 32-बिट आर3000-स्टाइल आरटीआईसी ने हार्वर्ड-आर्किटेक्चर सीपीयू को संशोधित किया अल्टियम विकी पर एंबेडेड डिज़ाइन
पिकोब्लेज़ इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
पैको ब्लेज पैब्लो ब्लेयर Yes पिकोब्लेज़ प्रोसेसर के साथ संगत पैको ब्लेज वेरीलॉग
पिको ब्लेज जिलिनक्स No जिलिनक्स
पिको ब्लेज
वीएचडीएल, वेरीलॉग
आरआईएससी-V इन्सट्रक्शन सेट आर्किटेक्चर पर आधारित
f32c ज़ाग्रेब विश्वविद्यालय BSD एक्सआई, एसडीआरएएम, एसआरएएम 32-बिट, आरटीआईसी-वी / एमआईपीएस आईएसए सबसेट (रीटार्गेटेबल), जीसीसी टूलचेन f32c वीएचडीएल
एनइओआरवी32 स्टीफ़न नोल्टिंग BSD विशबोन बी4, एएक्सआई4 rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-कम्प्लेंट, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन गिटहब ओपनकोर्स वीएचडीएल
वेक्स रिस्कव स्पाइनलएचडीएल Yes एएक्सआई4 / एवलॉन 32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक। https://github.com/SpinalHDL/Vexआरआईएससीv वीएचडीएलवेरीलॉग
स्पाइनलएचडीएल
स्पार्कइन्सट्रक्शन सेट आर्किटेक्चर पर आधारित
लिओन2(-एफटी) ईएसए Yes एएमबीए2 स्पार्क वी8 ईएसए वीएचडीएल
लिओन3/4 एरोफ्लेक्स गैसलर Yes एएमबीए2 स्पार्क वी8 एरोफ्लेक्स गैसलर वीएचडीएल
ओपन पिटोन प्रिंसटन समानांतर समूह Yes मैनीकोर स्पार्क वी9 ओपन पिटोन वेरीलॉग
ओपन स्पार्क टी1 सन Yes 64-बिट openSPARC.net वेरीलॉग
टैकस/पाइप5 टेमलिब Yes पाइपलाइन्ड बस स्पार्क वी8 टेमलिब वीएचडीएल
x86 इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
सीपीयू86 एचटी-लैब Yes 8088- वीएचडीएल में सीपीयू सीपीयू86 वीएचडीएल
एमसीए86 माइक्रोकोर लैब्स Yes 8088 बीआईयू प्रदान किया गया। दूसरों को बनाना आसान है. त्रुटिहीन चक्र 8088/8086 को माइक्रोसीक्वेंसर के साथ कार्यान्वित किया गया। किंटेक्स-7 का 2% से कम उपयोग। एमसीएल86 कोर
एस80एक्स86 जेमी आइल्स GPLv3 कस्टम 80186-संगत जीपीएलवी3 कोर एस80एक्स86 सिस्टम वेरीलॉग
जेट ज़ीउस गोमेज़ मार्मोलेजो Yes विशबोन एक्स86 पीसी क्लोन जेट वेरीलॉग
एओ486 अलेक्जेंडर उस्मान 3-Clause BSD एवलॉन आई486 एसएक्स संगत कोर एओ486 वेरीलॉग
पावरपीसी/पावर इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
पावरपीसी 405एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.03 बुक ई आईबीएम वेरीलॉग
पावरपीसी 440एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.03 बुक ई आईबीएम वेरीलॉग
पावरपीसी 470एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.05 बुक ई आईबीएम वेरीलॉग
माइक्रोवाट आईबीएम/ओपेनपावर CC-BY 4.0 विशबोन 64-बिट पावरआईएसए 3.0 अवधारणा का प्रमाण माइक्रोवाट @ गिटहब वीएचडीएल
छीसेलवाट आईबीएम/ओपेनपावर CC-BY 4.0 विशबोन 64-बिट पावरआईएसए 3.0 छिसेलवाट @ गिटहब चिसेल
लिब्रे-एसओसी Libre-SoC.org BSD/LGPLv2+ विशबोन 64-बिट पावरआईएसए 3.0। ट्यूटोरियल/जीपीयू/वीपीयू कार्यान्वयन और कस्टम सदिस निर्देश Libre-SoC.org पायथन/एन मिगेन
ए2आई आईबीएम/ओपेनपावर CC-BY 4.0 कस्टम पीबस 64-बिट आडर कोर में पावरपीसी 2.6 बुक ई. ए2आई @ गिटहब वीएचडीएल
ए2ओ आईबीएम/ओपेनपावर CC-BY 4.0 कस्टम पीबस 9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के लिये ए2ओ @ गिटहब वेरीलॉग
अन्य आर्चिटेक्चर
एआरसी एआरसी इंटरनेशनल, सिनोप्सिस No 16/32/64-बिट आईएसए आरआईएससी डिज़ाइनवेयर एआरसी वेरीलॉग
एरिक 5 एंटनर इलेक्ट्रॉनिक्स No 9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के योग्य एरिक 5 वीएचडीएल
एच2 सीपीयू रिचर्ड जेम्स होवे MIT कस्टम 16-बिट स्टैक मशीन, फोर्थ को सीधे एक्सीक्यूट करने के लिए डिज़ाइन की गई, छोटी एच2 सीपीयू वीएचडीएल
इन्सटेन्ट सॉक एफपीजीए कोर्स No कस्टम 32-बिट आरटीआईसी-वी एम एक्सटेंशन, एसओसी सी++ द्वारा परिभाषित इन्सटेन्ट सॉक वीएचडीएल
जेओपी मार्टिन शॉएबर्ल Yes सिम्पकॉन / विशबोन (एक्सटेन्सन) स्टैक-ओरिएंटेड, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना जेओपी वीएचडीएल
लैटिस माइको8 लैटिस Yes विशबोन लैटिस माइको8 वेरीलॉग
लैटिस माइको32 लैटिस Yes विशबोन लैटिस माइको32 वेरीलॉग
एलएक्सपी32 एलेक्स कुज़नेत्सोव MIT विशबोन 32-बिट, 3-स्टेज पाइपलाइन, ब्लॉक रैम पर आधारित रजिस्टर फ़ाइल lxp32 वीएचडीएल
एमसीएल65 माइक्रोकोर लैब्स Yes अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसीक्वेंसर-आधारित 6502 कोर 252 स्पार्टन-7 एलयूटी। त्रुटिहीन क्लॉक स्टेज. एमसीएल65 कोर
एमआरआईएससी 32-ए1 मार्कस गिलनार्ड Yes विशबोन, बी4/पाइपलाइन 32-बिट आरटीआईसी/वेक्टर आर्किटेक्चर एम आरटीआईसी 32 आईएसए को कार्यान्वित कर रहा है एमआरआईएससी32 वीएचडीएल
निओ430 स्टीफ़न नोल्टिंग Yes विस्बोन (एवलॉन, एएक्सआई4-लाइट) 16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, अनेक बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल निओ430 वीएचडीएल
एनआईओएस, एनआईओएस II अल्टेरा No एवलॉन अल्टेरा एनआईओएस II वेरीलॉग
ओपेनआरआईएससी ओपेनकोर्स Yes विशबोन 32-बिट; एएसआईसी, एक्टेल, एल्टेरा, जिलिनक्स में किया गया। [10] वेरीलॉग
स्पार्टनएमसी टीयू डार्मस्टेड / टीयू ड्रेसडेन Yes कस्टम (एएक्सआई के विकास में समर्थन 18-बिट आईएसए (विकास में जीएनयू बिनुटिल्स/जीसीसी समर्थन) स्पार्टनएमसी वेरीलॉग
सिंपिक 12 मिगुएल एंजेल एजो पेलायो MIT पीआईसी12एफ कम्पैटिबल, प्रोग्राम गेट्स में संश्लेषित nbee.es वीएचडीएल
एक्सआर16 जान ग्रे No एक्सएस ओसी एब्सट्रेक्ट बस परिपथ सेलर पत्रिका #116-118 में 16-बिट आरटीआइ बेसिक्स और एसओसी को प्रदर्शित किया गया एक्सएसओसी/xr16 योजनाबद्ध
यासेप यान गाइडन AGPLv3 डायरेक्ट एसआरएएम 16 या 32 बिट्स, वीएचडीएल में आरटीएल और जेएस में एएसएम, माइक्रोकंट्रोलर सबसेट: तैयार yasep.org (Firefox required) वीएचडीएल
जिपसीपीयू गिसेलक्विस्ट टेक्नोलॉजी GPLv3 विस्बोन, बी4/पाइपलाइन 32-बिट प्रोटोटाइप न्यूनतम संसाधन उपयोग के लिए लक्षित है zipcpu.com वेरीलॉग
जेडपीयू ज़िलिन ए.एस Yes विशबोन स्टैक आधारित गेम, कॉन्फ़िगर करने योग्य 16/32 बिट डेटापथ, ईकोस समर्थन जाइलिल सीपीयू वीएचडीएल
आरआईएससी5 निकलॉस विर्थ Yes कस्टम संपादक और कंपाइलर सहित एक संपूर्ण ग्राफिकल ओबेरॉन सिस्टम चलाना। सॉफ्टवेयर को एक ही चिपबोर्ड पर विकसित और चलाया जा सकता है। www.projectoberon.com/ वेरीलॉग

यह भी देखे

संदर्भ

  1. ↑ http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html Archived 2018-10-13 at the Wayback Machine "Zet soft core running Windows 3.0" by Andrew Felch 2011
  2. ↑ "Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2". Archived from the original on 2007-10-08. Retrieved 2012-08-18. "FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
  3. ↑ MicroBlaze Soft Processor: Frequently Asked Questions Archived 2011-10-27 at the Wayback Machine
  4. ↑ István Vassányi. "Implementing processor arrays on FPGAs". 1998. [1]
  5. ↑ Zhoukun WANG and Omar HAMMAMI. "A 24 Processors System on Chip FPGA Design with Network on Chip". [2]
  6. ↑ John Kent. "Micro16 Array - A Simple CPU Array" [3]
  7. ↑ Kit Eaton. "1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer". 2011. [4]
  8. ↑ "Scientists Squeeze Over 1,000 Cores onto One Chip". 2011. [5] Archived 2012-03-05 at the Wayback Machine
  9. ↑ Joe DeLaere. ""Top 7 Reasons to Replace Your Microcontroller with a MAX 10 FPGA"" (PDF).
  10. ↑ John Swan; Tomek Krzyzak. (2008). ""Using FPGAs to avoid microprocessor obsolescence"". Archived from the original on 2016-01-30. {{cite web}}: |archive-date= / |archive-url= timestamp mismatch (help)
  11. ↑ Staff (2010-02-03). "FPGA processor IP needs to be supported". Electronics Weekly (in British English). Retrieved 2019-04-03.
  12. ↑ "Overview :: OpenFire Processor Core :: OpenCores".

बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सॉफ्ट_माइक्रोप्रोसेसर&oldid=251162’