सिग्नल ट्रांज़िशन ग्राफ़: Difference between revisions

From Vigyanwiki
No edit summary
Line 4: Line 4:
अनौपचारिक रूप से, एसटीजी एक अतुल्यकालिक परिपथ के व्यवहार का एक आलेखीय विवरण है, जहां सिग्नलिंग घटनाओं के मध्य कारण सम्बन्धी विषय में जानकारी प्रत्यक्ष रूप से अवस्थाओं पर आधारित विवरणों के विपरीत प्रस्तुत की जाती है। इस प्रकार, एसटीजी एक सर्किट के विवरण को एक निश्चित रूप देने में सहायता प्रदान करते हैं जिसे सामान्यतः काल आरेखों द्वारा दर्शाया जाता है तथा जिन्हें कभी-कभी [[तरंग]] रूप भी कहा जाता है। उत्तरार्द्ध का व्यापक रूप से इलेक्ट्रॉनिक इंजीनियरों द्वारा उपयोग किया जाता है।
अनौपचारिक रूप से, एसटीजी एक अतुल्यकालिक परिपथ के व्यवहार का एक आलेखीय विवरण है, जहां सिग्नलिंग घटनाओं के मध्य कारण सम्बन्धी विषय में जानकारी प्रत्यक्ष रूप से अवस्थाओं पर आधारित विवरणों के विपरीत प्रस्तुत की जाती है। इस प्रकार, एसटीजी एक सर्किट के विवरण को एक निश्चित रूप देने में सहायता प्रदान करते हैं जिसे सामान्यतः काल आरेखों द्वारा दर्शाया जाता है तथा जिन्हें कभी-कभी [[तरंग]] रूप भी कहा जाता है। उत्तरार्द्ध का व्यापक रूप से इलेक्ट्रॉनिक इंजीनियरों द्वारा उपयोग किया जाता है।


[[Image:VME-bus-example.png|thumb|center|upright=3|वीएमई बस नियंत्रक। ब्लॉक-आरेख, समय आरेख (ए) तथा संबंधित एसटीजी (बी)। इस उदाहरण की उत्पत्ति यहीं से हुई है.<ref name=":3">{{Cite web|title=A. Yakovlev and A. Petrov. Petri nets and parallel bus controller design. Proc. of 11th Int. Conf. on Applications and Theory of Petri Nets, Paris, France, June 1990|url=https://www.staff.ncl.ac.uk/alex.yakovlev/home.formal/AY-AP-PN90.pdf|url-status=live}}</ref>]]अधिक औपचारिक रूप से, एसटीजी एक प्रकार का व्याख्या किया गया (या लेबल किया गया) [[पेट्री नेट]] है जिसके संक्रमणों को संकेतों के मूल्यों में परिवर्तन के नाम के साथ लेबल किया जाता है (सीएफ. सिग्नल संक्रमण)। उदाहरण के लिए, लेबलिंग का विशिष्ट मामला वह मामला है जहां सिग्नल बाइनरी होते हैं, इसलिए संक्रमण को सर्किट में [[संकेत किनारा]] सिग्नल किनारे के रूप में व्याख्या किया जाता है।
[[Image:VME-bus-example.png|thumb|center|upright=3|वीएमई बस नियंत्रक। ब्लॉक-आरेख, समय आरेख (ए) तथा संबंधित एसटीजी (बी)। इस उदाहरण की उत्पत्ति यहीं से हुई है.<ref name=":3">{{Cite web|title=A. Yakovlev and A. Petrov. Petri nets and parallel bus controller design. Proc. of 11th Int. Conf. on Applications and Theory of Petri Nets, Paris, France, June 1990|url=https://www.staff.ncl.ac.uk/alex.yakovlev/home.formal/AY-AP-PN90.pdf|url-status=live}}</ref>]]अधिक औपचारिक रूप से, एसटीजी एक प्रकार का व्याख्या किया गया (या लेबल किया गया) [[पेट्री नेट]] है जिसके संक्रमणों को संकेतों के मानों में परिवर्तित नाम के साथ लेबल किया जाता है (सीएफ. सिग्नल ट्रांजीशन)। उदाहरण के लिए, लेबलिंग का विशिष्ट स्थिति वह स्थिति है जहां सिग्नल बाइनरी होते हैं, इसलिए संक्रमण की व्याख्या सर्किट में सिग्नल के बढ़ते तथा गिरती तीव्रता के रूप में की जाती है।


एसटीजी आमतौर पर राज्य ग्राफ़ की तुलना में अतुल्यकालिक सर्किट के व्यवहार का अधिक संक्षिप्त विवरण देते हैं। एक सर्किट के एसटीजी विनिर्देश की जटिलता आम तौर पर सर्किट में संकेतों की संख्या में रैखिक होती है, जबकि एक राज्य ग्राफ की जटिलता तेजी से बढ़ सकती है, इस तथ्य के कारण कि अतुल्यकालिक सर्किट में उच्च स्तर की समवर्तीता होती है। एसटीजी में समवर्ती घटनाओं को कारण-अनुक्रम संबंधों (सीएफ. सच्ची संगामिति) के माध्यम से दर्शाया जाता है, जबकि राज्य ग्राफ़ में समवर्ती घटनाओं को इंटरलीविंग के माध्यम से दर्शाया जाता है।
एसटीजी आमतौर पर राज्य ग्राफ़ की तुलना में अतुल्यकालिक सर्किट के व्यवहार का अधिक संक्षिप्त विवरण देते हैं। एक सर्किट के एसटीजी विनिर्देश की जटिलता आम तौर पर सर्किट में संकेतों की संख्या में रैखिक होती है, जबकि एक राज्य ग्राफ की जटिलता तेजी से बढ़ सकती है, इस तथ्य के कारण कि अतुल्यकालिक सर्किट में उच्च स्तर की समवर्तीता होती है। एसटीजी में समवर्ती घटनाओं को कारण-अनुक्रम संबंधों (सीएफ. सच्ची संगामिति) के माध्यम से दर्शाया जाता है, जबकि राज्य ग्राफ़ में समवर्ती घटनाओं को इंटरलीविंग के माध्यम से दर्शाया जाता है।
Line 18: Line 18:
एसिंक्रोनी और इंटरप्ट को एक कॉम्पैक्ट रूप में पकड़ने के लिए बुनियादी अंतर्निहित पेट्री नेट मॉडल के विशेष एक्सटेंशन, प्लेस चार्ट नेट में पेश किए गए थे।<ref>{{Cite journal|last1=Kishinevsky|first1=Michael|last2=Cortadella|first2=Jordi|author2-link=Jordi Cortadella|last3=Kondratyev|first3=Alex|last4=Lavagno|first4=Luciano|last5=Taubin|first5=Alexander|last6=Yakovlev|first6=Alex|date=1997|editor-last=Azéma|editor-first=Pierre|editor2-last=Balbo|editor2-first=Gianfranco|title=Coupling asynchrony and interrupts: Place Chart Nets|url=https://link.springer.com/chapter/10.1007/3-540-63139-9_44|journal=Application and Theory of Petri Nets 1997|series=Lecture Notes in Computer Science|volume=1248 |language=en|location=Berlin, Heidelberg|publisher=Springer|pages=328–347|doi=10.1007/3-540-63139-9_44|isbn=978-3-540-69187-7}}</ref> एसिंक्रोनस सर्किट के राज्य-आधारित मॉडल और पेट्री नेट-आधारित मॉडल (इंक. एसटीजी) के बीच एक महत्वपूर्ण संबंध स्थापित किया गया है<ref>{{Cite journal|last1=Cortadella|first1=J.|author1-link=Jordi Cortadella|last2=Kishinevsky|first2=M.|last3=Lavagno|first3=L.|last4=Yakovlev|first4=A.|date=August 1998|title=परिमित संक्रमण प्रणालियों से पेट्री जाल प्राप्त करना|url=https://ieeexplore.ieee.org/document/707587|journal=IEEE Transactions on Computers|volume=47|issue=8|pages=859–882|doi=10.1109/12.707587|hdl=2117/125784|s2cid=2128502 |hdl-access=free}}</ref> क्षेत्रों के सिद्धांत का उपयोग करना (cf.<ref>{{Citation|last1=Badouel|first1=Eric|title=Theory of regions|date=1998|url=https://doi.org/10.1007/3-540-65306-6_22|work=Lectures on Petri Nets I: Basic Models: Advances in Petri Nets|pages=529–586|editor-last=Reisig|editor-first=Wolfgang|series=Lecture Notes in Computer Science|place=Berlin, Heidelberg|publisher=Springer|language=en|doi=10.1007/3-540-65306-6_22|isbn=978-3-540-49442-3|access-date=2021-07-31|last2=Darondeau|first2=Philippe|editor2-last=Rozenberg|editor2-first=Grzegorz}}</ref>). क्षेत्रों के सिद्धांत का उपयोग एसटीजी मॉडल और उसके सर्किट कार्यान्वयन को प्राप्त करने के लिए किया गया था<ref>{{Cite journal|last=Yakovlev|first=Alexandre|date=1998-01-01|title=पेट्री नेट का उपयोग करके काउंटरफ्लो पाइपलाइन प्रोसेसर के लिए नियंत्रण तर्क डिजाइन करना|url=https://doi.org/10.1023/A:1008649930696|journal=Formal Methods in System Design|language=en|volume=12|issue=1|pages=39–71|doi=10.1023/A:1008649930696|s2cid=14497213 |issn=1572-8102}}</ref> [[बॉब स्प्राउल]], [[इवान सदरलैंड]] और [[चार्ल्स मोल्नार]] के कारण काउंटरफ़्लो पाइपलाइन प्रोसेसर के लिए।<ref>{{Cite journal|last1=Sproull|first1=R.F.|last2=Sutherland|first2=I.E.|last3=Molnar|first3=C.E.|date=Autumn 1994|title=काउंटरफ़्लो पाइपलाइन प्रोसेसर आर्किटेक्चर|url=https://ieeexplore.ieee.org/document/303847|journal=IEEE Design & Test of Computers|volume=11|issue=3|pages=48–|doi=10.1109/MDT.1994.303847|s2cid=26434994 |issn=1558-1918}}</ref>
एसिंक्रोनी और इंटरप्ट को एक कॉम्पैक्ट रूप में पकड़ने के लिए बुनियादी अंतर्निहित पेट्री नेट मॉडल के विशेष एक्सटेंशन, प्लेस चार्ट नेट में पेश किए गए थे।<ref>{{Cite journal|last1=Kishinevsky|first1=Michael|last2=Cortadella|first2=Jordi|author2-link=Jordi Cortadella|last3=Kondratyev|first3=Alex|last4=Lavagno|first4=Luciano|last5=Taubin|first5=Alexander|last6=Yakovlev|first6=Alex|date=1997|editor-last=Azéma|editor-first=Pierre|editor2-last=Balbo|editor2-first=Gianfranco|title=Coupling asynchrony and interrupts: Place Chart Nets|url=https://link.springer.com/chapter/10.1007/3-540-63139-9_44|journal=Application and Theory of Petri Nets 1997|series=Lecture Notes in Computer Science|volume=1248 |language=en|location=Berlin, Heidelberg|publisher=Springer|pages=328–347|doi=10.1007/3-540-63139-9_44|isbn=978-3-540-69187-7}}</ref> एसिंक्रोनस सर्किट के राज्य-आधारित मॉडल और पेट्री नेट-आधारित मॉडल (इंक. एसटीजी) के बीच एक महत्वपूर्ण संबंध स्थापित किया गया है<ref>{{Cite journal|last1=Cortadella|first1=J.|author1-link=Jordi Cortadella|last2=Kishinevsky|first2=M.|last3=Lavagno|first3=L.|last4=Yakovlev|first4=A.|date=August 1998|title=परिमित संक्रमण प्रणालियों से पेट्री जाल प्राप्त करना|url=https://ieeexplore.ieee.org/document/707587|journal=IEEE Transactions on Computers|volume=47|issue=8|pages=859–882|doi=10.1109/12.707587|hdl=2117/125784|s2cid=2128502 |hdl-access=free}}</ref> क्षेत्रों के सिद्धांत का उपयोग करना (cf.<ref>{{Citation|last1=Badouel|first1=Eric|title=Theory of regions|date=1998|url=https://doi.org/10.1007/3-540-65306-6_22|work=Lectures on Petri Nets I: Basic Models: Advances in Petri Nets|pages=529–586|editor-last=Reisig|editor-first=Wolfgang|series=Lecture Notes in Computer Science|place=Berlin, Heidelberg|publisher=Springer|language=en|doi=10.1007/3-540-65306-6_22|isbn=978-3-540-49442-3|access-date=2021-07-31|last2=Darondeau|first2=Philippe|editor2-last=Rozenberg|editor2-first=Grzegorz}}</ref>). क्षेत्रों के सिद्धांत का उपयोग एसटीजी मॉडल और उसके सर्किट कार्यान्वयन को प्राप्त करने के लिए किया गया था<ref>{{Cite journal|last=Yakovlev|first=Alexandre|date=1998-01-01|title=पेट्री नेट का उपयोग करके काउंटरफ्लो पाइपलाइन प्रोसेसर के लिए नियंत्रण तर्क डिजाइन करना|url=https://doi.org/10.1023/A:1008649930696|journal=Formal Methods in System Design|language=en|volume=12|issue=1|pages=39–71|doi=10.1023/A:1008649930696|s2cid=14497213 |issn=1572-8102}}</ref> [[बॉब स्प्राउल]], [[इवान सदरलैंड]] और [[चार्ल्स मोल्नार]] के कारण काउंटरफ़्लो पाइपलाइन प्रोसेसर के लिए।<ref>{{Cite journal|last1=Sproull|first1=R.F.|last2=Sutherland|first2=I.E.|last3=Molnar|first3=C.E.|date=Autumn 1994|title=काउंटरफ़्लो पाइपलाइन प्रोसेसर आर्किटेक्चर|url=https://ieeexplore.ieee.org/document/303847|journal=IEEE Design & Test of Computers|volume=11|issue=3|pages=48–|doi=10.1109/MDT.1994.303847|s2cid=26434994 |issn=1558-1918}}</ref>
एसटीजी से निकटता से संबंधित मॉडलों में से एक चेंज डायग्राम्स है, जिसे माइकल किशिनेव्स्की, एलेक्स कोंद्रतयेव, अलेक्जेंडर तौबिन और विक्टर वार्शव्स्की द्वारा प्रस्तावित किया गया है।<ref>{{Cite book|url=https://www.worldcat.org/oclc/28889359|title=Concurrent hardware : the theory and practice of self-timed design|date=1994|publisher=Wiley|others=M. A. Kishinevskiĭ|isbn=0-471-93536-0|location=Chichester|oclc=28889359}}</ref> परिवर्तन आरेखों में AND और OR कार्य-कारण दोनों को एक संक्षिप्त तरीके से मॉडल करने में सक्षम होने का लाभ है। लेकिन चयन के मामले में उनमें वर्णनात्मक शक्ति का अभाव है। पेट्री नेट और परिवर्तन आरेखों के बीच उनकी वर्णनात्मक शक्ति और कॉज़ल लॉजिक नेट के रूप में उनके एकीकरण के संदर्भ में तुलना प्रस्तुत की गई है।<ref>{{Cite journal|last1=Yakovlev|first1=Alexandre|last2=Kishinevsky|first2=Michael|last3=Kondratyev|first3=Alex|last4=Lavagno|first4=Luciano|last5=Pietkiewicz-Koutny|first5=Marta|date=1996-11-01|title=OR कार्य-कारण के साथ अतुल्यकालिक सर्किट व्यवहार के लिए मॉडल पर|url=https://doi.org/10.1007/BF00122082|journal=Formal Methods in System Design|language=en|volume=9|issue=3|pages=189–233|doi=10.1007/BF00122082|s2cid=7456859 |issn=1572-8102}}</ref>
एसटीजी से निकटता से संबंधित मॉडलों में से एक चेंज डायग्राम्स है, जिसे माइकल किशिनेव्स्की, एलेक्स कोंद्रतयेव, अलेक्जेंडर तौबिन और विक्टर वार्शव्स्की द्वारा प्रस्तावित किया गया है।<ref>{{Cite book|url=https://www.worldcat.org/oclc/28889359|title=Concurrent hardware : the theory and practice of self-timed design|date=1994|publisher=Wiley|others=M. A. Kishinevskiĭ|isbn=0-471-93536-0|location=Chichester|oclc=28889359}}</ref> परिवर्तन आरेखों में AND और OR कार्य-कारण दोनों को एक संक्षिप्त तरीके से मॉडल करने में सक्षम होने का लाभ है। लेकिन चयन के मामले में उनमें वर्णनात्मक शक्ति का अभाव है। पेट्री नेट और परिवर्तन आरेखों के बीच उनकी वर्णनात्मक शक्ति और कॉज़ल लॉजिक नेट के रूप में उनके एकीकरण के संदर्भ में तुलना प्रस्तुत की गई है।<ref>{{Cite journal|last1=Yakovlev|first1=Alexandre|last2=Kishinevsky|first2=Michael|last3=Kondratyev|first3=Alex|last4=Lavagno|first4=Luciano|last5=Pietkiewicz-Koutny|first5=Marta|date=1996-11-01|title=OR कार्य-कारण के साथ अतुल्यकालिक सर्किट व्यवहार के लिए मॉडल पर|url=https://doi.org/10.1007/BF00122082|journal=Formal Methods in System Design|language=en|volume=9|issue=3|pages=189–233|doi=10.1007/BF00122082|s2cid=7456859 |issn=1572-8102}}</ref>
== हार्डवेयर विवरण भाषाओं के साथ लिंक ==
== हार्डवेयर विवरण भाषाओं के साथ लिंक ==
एसटीजी को विभिन्न एचडीएल के साथ इंटरफेस किया गया है, उदाहरण के लिए वीएचडीएल के साथ लिंक देखें<ref>{{Cite web |last=Starodubtsev, N., Yakovlev, A., Petrov, S. |date= |title=एसिंक्रोनस सर्किट के इंटरैक्टिव संश्लेषण के लिए वीएचडीएल पर्यावरण का उपयोग|url=https://eprints.ncl.ac.uk/file_store/production/160502/C2EDAB40-31DB-4A53-94BA-4C8F93BB8372.pdf |publication-place=Published in Proceedings of VHDL Forum in Europe Spring Working Conference, 1996, Dresden, Germany}}</ref> (1996) और वेरिलोग<ref>{{Citation |last1=Blunno |first1=Ivan |title=Deriving Signal Transition Graphs from Behavioral Verilog HDL |date=2000 |url=http://link.springer.com/10.1007/978-1-4757-3143-9_8 |work=Hardware Design and Petri Nets |pages=151–170 |editor-last=Yakovlev |editor-first=Alex |place=Boston, MA |publisher=Springer US |language=en |doi=10.1007/978-1-4757-3143-9_8 |isbn=978-1-4419-4969-1 |access-date=2022-05-30 |last2=Lavagno |first2=Luciano |editor2-last=Gomes |editor2-first=Luis |editor3-last=Lavagno |editor3-first=Luciano}}</ref> (2000) अतुल्यकालिक डिज़ाइन का समर्थन करने के उद्देश्य से। वीएचडीएल से संश्लेषण प्रवाह में रखे गए, एसटीजी और पेट्री नेट को सहायक दिखाया गया है,<ref>{{Cite journal |last1=Shang |first1=D. |last2=Burns |first2=F. |last3=Koelmans |first3=A. |last4=Yakovlev |first4=A. |last5=Xia |first5=F. |date=2004-05-01 |title=वीएचडीएल और पेट्री नेट का उपयोग करके प्रत्यक्ष मानचित्रण पर आधारित अतुल्यकालिक प्रणाली संश्लेषण|url=https://digital-library.theiet.org/content/journals/10.1049/ip-cdt_20040525 |journal=IEE Proceedings - Computers and Digital Techniques |language=en |volume=151 |issue=3 |pages=209–220 |doi=10.1049/ip-cdt:20040525 |s2cid=62708582 |issn=1359-7027}}</ref> और इसी तरह वेरिलॉग के साथ,<ref>{{Cite book |last1=Burns |first1=F. |last2=Shang |first2=D. |last3=Koelmans |first3=A. |last4=Yakovlev |first4=A. |title=यूरोप सम्मेलन और प्रदर्शनी में कार्यवाही डिजाइन, स्वचालन और परीक्षण|chapter=An asynchronous synthesis toolset using Verilog |date=2004 |chapter-url=https://ieeexplore.ieee.org/document/1268948 |location=Paris, France |publisher=IEEE Comput. Soc |pages=724–725 |doi=10.1109/DATE.2004.1268948 |isbn=978-0-7695-2085-8|s2cid=9219686 }}</ref> जहां एक उपकरण VERISYN विकसित किया गया था।<ref>{{Cite web |title=अतुल्यकालिक उच्च स्तरीय संश्लेषण उपकरण (VERISYN)|url=http://async.org.uk/besst/verisyn/}}</ref>
एसटीजी को विभिन्न एचडीएल के साथ इंटरफेस किया गया है, उदाहरण के लिए वीएचडीएल के साथ लिंक देखें<ref>{{Cite web |last=Starodubtsev, N., Yakovlev, A., Petrov, S. |date= |title=एसिंक्रोनस सर्किट के इंटरैक्टिव संश्लेषण के लिए वीएचडीएल पर्यावरण का उपयोग|url=https://eprints.ncl.ac.uk/file_store/production/160502/C2EDAB40-31DB-4A53-94BA-4C8F93BB8372.pdf |publication-place=Published in Proceedings of VHDL Forum in Europe Spring Working Conference, 1996, Dresden, Germany}}</ref> (1996) और वेरिलोग<ref>{{Citation |last1=Blunno |first1=Ivan |title=Deriving Signal Transition Graphs from Behavioral Verilog HDL |date=2000 |url=http://link.springer.com/10.1007/978-1-4757-3143-9_8 |work=Hardware Design and Petri Nets |pages=151–170 |editor-last=Yakovlev |editor-first=Alex |place=Boston, MA |publisher=Springer US |language=en |doi=10.1007/978-1-4757-3143-9_8 |isbn=978-1-4419-4969-1 |access-date=2022-05-30 |last2=Lavagno |first2=Luciano |editor2-last=Gomes |editor2-first=Luis |editor3-last=Lavagno |editor3-first=Luciano}}</ref> (2000) अतुल्यकालिक डिज़ाइन का समर्थन करने के उद्देश्य से। वीएचडीएल से संश्लेषण प्रवाह में रखे गए, एसटीजी और पेट्री नेट को सहायक दिखाया गया है,<ref>{{Cite journal |last1=Shang |first1=D. |last2=Burns |first2=F. |last3=Koelmans |first3=A. |last4=Yakovlev |first4=A. |last5=Xia |first5=F. |date=2004-05-01 |title=वीएचडीएल और पेट्री नेट का उपयोग करके प्रत्यक्ष मानचित्रण पर आधारित अतुल्यकालिक प्रणाली संश्लेषण|url=https://digital-library.theiet.org/content/journals/10.1049/ip-cdt_20040525 |journal=IEE Proceedings - Computers and Digital Techniques |language=en |volume=151 |issue=3 |pages=209–220 |doi=10.1049/ip-cdt:20040525 |s2cid=62708582 |issn=1359-7027}}</ref> और इसी तरह वेरिलॉग के साथ,<ref>{{Cite book |last1=Burns |first1=F. |last2=Shang |first2=D. |last3=Koelmans |first3=A. |last4=Yakovlev |first4=A. |title=यूरोप सम्मेलन और प्रदर्शनी में कार्यवाही डिजाइन, स्वचालन और परीक्षण|chapter=An asynchronous synthesis toolset using Verilog |date=2004 |chapter-url=https://ieeexplore.ieee.org/document/1268948 |location=Paris, France |publisher=IEEE Comput. Soc |pages=724–725 |doi=10.1109/DATE.2004.1268948 |isbn=978-0-7695-2085-8|s2cid=9219686 }}</ref> जहां एक उपकरण VERISYN विकसित किया गया था।<ref>{{Cite web |title=अतुल्यकालिक उच्च स्तरीय संश्लेषण उपकरण (VERISYN)|url=http://async.org.uk/besst/verisyn/}}</ref>
हाल ही में एसटीजी को ऐसे नोटेशन के साथ जोड़ा गया है जो व्यावहारिक हार्डवेयर डिजाइनरों के लिए आसान माना जाता है, इसलिए तरंग-संक्रमण ग्राफ़ (डब्ल्यूटीजी) के मॉडल का उद्भव हुआ।<ref>{{Cite book |last1=Cortadella |first1=Jordi |author1-link=Jordi Cortadella|last2=Moreno |first2=Alberto |last3=Sokolov |first3=Danil |last4=Yakovlev |first4=Alex |last5=Lloyd |first5=David |title=2017 23rd IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC) |chapter=Waveform Transition Graphs: A Designer-Friendly Formalism for Asynchronous Behaviours |chapter-url=https://ieeexplore.ieee.org/document/8097387 |year=2017 |location= |publisher=IEEE |pages=73–74 |doi=10.1109/ASYNC.2017.24 |hdl=2117/114897 |isbn=978-1-5386-2749-5|s2cid=5836204 |hdl-access=free }}</ref> इसी तरह, यह महसूस करते हुए कि डिजाइनरों के लिए परिमित राज्य मशीन (एफएसएम) के मॉडल को संभालना आसान हो सकता है, उदाहरण के लिए, पेट्री नेट या एसटीजी, बर्स्ट मोड एफएसएम के साथ एक लिंक<ref>{{Cite web |last=Nowick |first=Steve |title=बर्स्ट-मोड एसिंक्रोनस नियंत्रकों का स्वचालित संश्लेषण (पीएचडी थीसिस)|url=http://i.stanford.edu/pub/cstr/reports/csl/tr/95/686/CSL-TR-95-686.pdf |archive-date=1993}}</ref> एक फ्रंट-एंड के रूप में विकसित किया गया है।<ref>{{Cite journal |last1=Chan |first1=Alex |last2=Sokolov |first2=Danil |last3=Khomenko |first3=Victor |last4=Lloyd |first4=David |last5=Yakovlev |first5=Alex |date=2021-02-01 |title=बर्स्ट-मोड विनिर्देशों से एसआई सर्किट का संश्लेषण|url=https://ieeexplore.ieee.org/document/9474117 |journal=2021 Design, Automation & Test in Europe Conference & Exhibition (DATE) |location=Grenoble, France |publisher=IEEE |pages=366–369 |doi=10.23919/DATE51398.2021.9474117 |isbn=978-3-9819263-5-4|s2cid=236150734 }}</ref>
हाल ही में एसटीजी को ऐसे नोटेशन के साथ जोड़ा गया है जो व्यावहारिक हार्डवेयर डिजाइनरों के लिए आसान माना जाता है, इसलिए तरंग-संक्रमण ग्राफ़ (डब्ल्यूटीजी) के मॉडल का उद्भव हुआ।<ref>{{Cite book |last1=Cortadella |first1=Jordi |author1-link=Jordi Cortadella|last2=Moreno |first2=Alberto |last3=Sokolov |first3=Danil |last4=Yakovlev |first4=Alex |last5=Lloyd |first5=David |title=2017 23rd IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC) |chapter=Waveform Transition Graphs: A Designer-Friendly Formalism for Asynchronous Behaviours |chapter-url=https://ieeexplore.ieee.org/document/8097387 |year=2017 |location= |publisher=IEEE |pages=73–74 |doi=10.1109/ASYNC.2017.24 |hdl=2117/114897 |isbn=978-1-5386-2749-5|s2cid=5836204 |hdl-access=free }}</ref> इसी तरह, यह महसूस करते हुए कि डिजाइनरों के लिए परिमित राज्य मशीन (एफएसएम) के मॉडल को संभालना आसान हो सकता है, उदाहरण के लिए, पेट्री नेट या एसटीजी, बर्स्ट मोड एफएसएम के साथ एक लिंक<ref>{{Cite web |last=Nowick |first=Steve |title=बर्स्ट-मोड एसिंक्रोनस नियंत्रकों का स्वचालित संश्लेषण (पीएचडी थीसिस)|url=http://i.stanford.edu/pub/cstr/reports/csl/tr/95/686/CSL-TR-95-686.pdf |archive-date=1993}}</ref> एक फ्रंट-एंड के रूप में विकसित किया गया है।<ref>{{Cite journal |last1=Chan |first1=Alex |last2=Sokolov |first2=Danil |last3=Khomenko |first3=Victor |last4=Lloyd |first4=David |last5=Yakovlev |first5=Alex |date=2021-02-01 |title=बर्स्ट-मोड विनिर्देशों से एसआई सर्किट का संश्लेषण|url=https://ieeexplore.ieee.org/document/9474117 |journal=2021 Design, Automation & Test in Europe Conference & Exhibition (DATE) |location=Grenoble, France |publisher=IEEE |pages=366–369 |doi=10.23919/DATE51398.2021.9474117 |isbn=978-3-9819263-5-4|s2cid=236150734 }}</ref>
== विश्लेषण विधियाँ ==
== विश्लेषण विधियाँ ==
फिलहाल, अतुल्यकालिक सर्किट के विश्लेषण और संश्लेषण के लिए यकीनन सबसे कुशल तरीके [[पेट्री नेट खुलासा]] पर आधारित हैं - इनका अध्ययन विक्टर खोमेंको ने अपनी पीएचडी थीसिस में किया था।<ref name=":7">{{Cite book|last=Khomenko|first=Victor|title=पेट्री नेट अनफोल्डिंग्स, पीएचडी थीसिस के उपसर्गों के आधार पर मॉडल जांच|publisher=Newcastle University|year=2003|url=http://homepages.cs.ncl.ac.uk/victor.khomenko/home.formal/papers/thesis.pdf}}</ref> इन्हें वर्कक्राफ्ट के तहत क्रियान्वित किया जाता है।<ref name=":1" />
फिलहाल, अतुल्यकालिक सर्किट के विश्लेषण और संश्लेषण के लिए यकीनन सबसे कुशल तरीके [[पेट्री नेट खुलासा]] पर आधारित हैं - इनका अध्ययन विक्टर खोमेंको ने अपनी पीएचडी थीसिस में किया था।<ref name=":7">{{Cite book|last=Khomenko|first=Victor|title=पेट्री नेट अनफोल्डिंग्स, पीएचडी थीसिस के उपसर्गों के आधार पर मॉडल जांच|publisher=Newcastle University|year=2003|url=http://homepages.cs.ncl.ac.uk/victor.khomenko/home.formal/papers/thesis.pdf}}</ref> इन्हें वर्कक्राफ्ट के तहत क्रियान्वित किया जाता है।<ref name=":1" />


एसिंक्रोनस सर्किट के पेट्री नेट मॉडल के कुछ उपवर्गों के प्रदर्शन विश्लेषण की जांच ऐगुओ ज़ी और पीटर बीरेल द्वारा की गई है।<ref>{{Citation|last1=Xie|first1=Aiguo|title=Performance Analysis of Asynchronous Circuits and Systems Using Stochastic Timed Petri Nets|date=2000|url=https://doi.org/10.1007/978-1-4757-3143-9_13|work=Hardware Design and Petri Nets|pages=239–268|editor-last=Yakovlev|editor-first=Alex|place=Boston, MA|publisher=Springer US|language=en|doi=10.1007/978-1-4757-3143-9_13|isbn=978-1-4757-3143-9|access-date=2021-08-01|last2=Beerel|first2=Peter A.|editor2-last=Gomes|editor2-first=Luis|editor3-last=Lavagno|editor3-first=Luciano}}</ref>
एसिंक्रोनस सर्किट के पेट्री नेट मॉडल के कुछ उपवर्गों के प्रदर्शन विश्लेषण की जांच ऐगुओ ज़ी और पीटर बीरेल द्वारा की गई है।<ref>{{Citation|last1=Xie|first1=Aiguo|title=Performance Analysis of Asynchronous Circuits and Systems Using Stochastic Timed Petri Nets|date=2000|url=https://doi.org/10.1007/978-1-4757-3143-9_13|work=Hardware Design and Petri Nets|pages=239–268|editor-last=Yakovlev|editor-first=Alex|place=Boston, MA|publisher=Springer US|language=en|doi=10.1007/978-1-4757-3143-9_13|isbn=978-1-4757-3143-9|access-date=2021-08-01|last2=Beerel|first2=Peter A.|editor2-last=Gomes|editor2-first=Luis|editor3-last=Lavagno|editor3-first=Luciano}}</ref>
== अतुल्यकालिक सर्किट संश्लेषण ==
== अतुल्यकालिक सर्किट संश्लेषण ==
एसटीजी विनिर्देश से अतुल्यकालिक सर्किट के संश्लेषण में विभिन्न समस्याओं की जांच की गई है। उनके वर्गीकरण का एक तरीका एसटीजी विनिर्देश के राज्य स्थान का प्रतिनिधित्व करने के लिए उपयोग किए जाने वाले विश्लेषण दृष्टिकोण पर आधारित है, जैसे स्पष्ट राज्य स्थान, अंतर्निहित पेट्री नेट का खुलासा, पेट्री नेट का संरचनात्मक विश्लेषण और प्रत्यक्ष मानचित्रण (वाक्यविन्यास-प्रत्यक्ष अनुवाद) ) एसटीजी का. ये दृष्टिकोण आमतौर पर संश्लेषण के एल्गोरिदम की जटिलता से जुड़े होते हैं और इसलिए, उपकरणों के रन-टाइम से जुड़े होते हैं। दूसरी ओर, इनमें से कुछ तकनीकें पेट्री नेट के वर्ग पर कुछ बाधाएँ लगाती हैं। उदाहरण के लिए, स्पष्ट राज्य अंतरिक्ष आधारित विधियां आम तौर पर एक मनमाना पेट्री नेट प्रकार के लिए काम करती हैं, जबकि कुछ संरचनात्मक तरीकों के लिए आवश्यक है कि अंतर्निहित पेट्री नेट एक चिह्नित ग्राफ़ या एक फ्री-चॉइस नेट हो।
एसटीजी विनिर्देश से अतुल्यकालिक सर्किट के संश्लेषण में विभिन्न समस्याओं की जांच की गई है। उनके वर्गीकरण का एक तरीका एसटीजी विनिर्देश के राज्य स्थान का प्रतिनिधित्व करने के लिए उपयोग किए जाने वाले विश्लेषण दृष्टिकोण पर आधारित है, जैसे स्पष्ट राज्य स्थान, अंतर्निहित पेट्री नेट का खुलासा, पेट्री नेट का संरचनात्मक विश्लेषण और प्रत्यक्ष मानचित्रण (वाक्यविन्यास-प्रत्यक्ष अनुवाद) ) एसटीजी का. ये दृष्टिकोण आमतौर पर संश्लेषण के एल्गोरिदम की जटिलता से जुड़े होते हैं और इसलिए, उपकरणों के रन-टाइम से जुड़े होते हैं। दूसरी ओर, इनमें से कुछ तकनीकें पेट्री नेट के वर्ग पर कुछ बाधाएँ लगाती हैं। उदाहरण के लिए, स्पष्ट राज्य अंतरिक्ष आधारित विधियां आम तौर पर एक मनमाना पेट्री नेट प्रकार के लिए काम करती हैं, जबकि कुछ संरचनात्मक तरीकों के लिए आवश्यक है कि अंतर्निहित पेट्री नेट एक चिह्नित ग्राफ़ या एक फ्री-चॉइस नेट हो।
Line 39: Line 33:


एसटीजी-आधारित संश्लेषण के लिए संरचनात्मक एन्कोडिंग विधियाँ जोसेप कार्मोना द्वारा विकसित की गई हैं।<ref>{{Cite book|last1=Carmona|first1=J.|last2=Cortadella|first2=J.|author2-link=Jordi Cortadella|last3=Pastor|first3=E.|title=सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही|chapter=A structural encoding technique for the synthesis of asynchronous circuits |date=2001|chapter-url=https://ieeexplore.ieee.org/document/981773|location=Newcastle upon Tyne, UK|publisher=IEEE Comput. Soc|pages=157–166|doi=10.1109/CSD.2001.981773|isbn=978-0-7695-1071-2|hdl=2117/133434|s2cid=16280258 |hdl-access=free}}</ref>
एसटीजी-आधारित संश्लेषण के लिए संरचनात्मक एन्कोडिंग विधियाँ जोसेप कार्मोना द्वारा विकसित की गई हैं।<ref>{{Cite book|last1=Carmona|first1=J.|last2=Cortadella|first2=J.|author2-link=Jordi Cortadella|last3=Pastor|first3=E.|title=सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही|chapter=A structural encoding technique for the synthesis of asynchronous circuits |date=2001|chapter-url=https://ieeexplore.ieee.org/document/981773|location=Newcastle upon Tyne, UK|publisher=IEEE Comput. Soc|pages=157–166|doi=10.1109/CSD.2001.981773|isbn=978-0-7695-1071-2|hdl=2117/133434|s2cid=16280258 |hdl-access=free}}</ref>
=== प्रतिबंधित तर्क आधारों में संश्लेषण ===
=== प्रतिबंधित तर्क आधारों में संश्लेषण ===
[[ गति स्वतंत्र ]]|स्पीड-इंडिपेंडेंट (या समतुल्य [[अर्ध-विलंब-असंवेदनशील सर्किट]]|अर्ध-विलंब-असंवेदनशील - क्यूडीआई) सर्किट के संश्लेषण में एक महत्वपूर्ण समस्या प्रतिबंधित तार्किक आधार के भीतर संश्लेषण है, उदाहरण के लिए, केवल प्रतिबंधित आधार लॉजिक गेट्स का उपयोग करना जैसे और और या - उदाहरण के लिए, एलेक्स याकोवलेव का काम देखें,<ref>{{Cite book |last=Yakovlev |first=A.V. |title=वीएलएसआई डिज़ाइन पर छठा अंतर्राष्ट्रीय सम्मेलन|chapter=Synthesis of Hazard-free Asynchronous Circuits from Generalized Signal-Transition Graphs |date=1993 |chapter-url=https://ieeexplore.ieee.org/document/669629 |location=Bombay, India |publisher=IEEE |pages=21–24 |doi=10.1109/ICVD.1993.669629 |isbn=978-0-8186-3180-1|s2cid=10434495 }}</ref> जहां कार्यान्वयन में जोखिम-मुक्ति सुनिश्चित करने के लिए ई (उत्तेजना)-स्थिरता की स्थिति पेश की गई थी, जिसमें उत्तेजना कार्यों के लिए दो-स्तरीय सम-ऑफ-प्रोडक्ट्स (एसओपी) तर्क और किसी दिए गए एसटीजी के मुख्य आउटपुट संकेतों के लिए एसआर-लैच शामिल थे। विशिष्टता. बाद में, एलेक्स कोंडरायेव एट अल का काम <ref>{{Cite book|last1=Kondratyev|first1=Alex|last2=Kishinevsky|first2=Michael|last3=Lin|first3=Bill|last4=Vanbekbergen|first4=Peter|last5=Yakovlev|first5=Alex|title=Proceedings of the 31st annual conference on Design automation conference - DAC '94 |chapter=Basic gate implementation of speed-independent circuits |date=1994-06-06|series=DAC '94|location=New York, NY, USA|publisher=Association for Computing Machinery|pages=56–62|doi=10.1145/196244.196275|isbn=978-0-89791-653-0|s2cid=10431976 |doi-access=free}}</ref> इस स्थिति को मोनोटोनिक कवर की धारणा में सामान्यीकृत किया गया, जिसका एहसास सॉफ्टवेयर टूल्स में हुआ।<ref name=":10" /><ref name=":1" />नकारात्मक गेट बेस, NAND और NOR में संश्लेषण की समस्या अधिक चुनौतीपूर्ण है। इसके लिए कई तरीके विकसित किए गए हैं, जिनका नेतृत्व ज्यादातर निकोले स्ट्रोडौबत्सेव ने किया है।<ref>{{Cite book|last1=Starodoubtsev|first1=N.|last2=Bystrov|first2=S.|last3=Goncharov|first3=M.|last4=Klotchkov|first4=I.|last5=Smirnov|first5=A.|title=सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही|chapter=Towards synthesis of monotonic asynchronous circuits from signal transition graphs |date=2001|chapter-url=https://ieeexplore.ieee.org/document/981775|location=Newcastle upon Tyne, UK|publisher=IEEE Comput. Soc|pages=179–188|doi=10.1109/CSD.2001.981775|isbn=978-0-7695-1071-2|s2cid=39407927 }}</ref><ref>{{Cite book|last1=Starodoubtsev|first1=N.|last2=Bystrov|first2=S.|last3=Yakovlev|first3=A.|title=Ninth International Symposium on Asynchronous Circuits and Systems, 2003. Proceedings. |chapter=Monotonic circuits with complete acknowledgement |date=2003|chapter-url=https://ieeexplore.ieee.org/document/1199170|location=Vancouver, BC, Canada|publisher=IEEE Comput. Soc|pages=98–108|doi=10.1109/ASYNC.2003.1199170|isbn=978-0-7695-1898-5|s2cid=704120 }}</ref>
[[ गति स्वतंत्र ]]|स्पीड-इंडिपेंडेंट (या समतुल्य [[अर्ध-विलंब-असंवेदनशील सर्किट]]|अर्ध-विलंब-असंवेदनशील - क्यूडीआई) सर्किट के संश्लेषण में एक महत्वपूर्ण समस्या प्रतिबंधित तार्किक आधार के भीतर संश्लेषण है, उदाहरण के लिए, केवल प्रतिबंधित आधार लॉजिक गेट्स का उपयोग करना जैसे और और या - उदाहरण के लिए, एलेक्स याकोवलेव का काम देखें,<ref>{{Cite book |last=Yakovlev |first=A.V. |title=वीएलएसआई डिज़ाइन पर छठा अंतर्राष्ट्रीय सम्मेलन|chapter=Synthesis of Hazard-free Asynchronous Circuits from Generalized Signal-Transition Graphs |date=1993 |chapter-url=https://ieeexplore.ieee.org/document/669629 |location=Bombay, India |publisher=IEEE |pages=21–24 |doi=10.1109/ICVD.1993.669629 |isbn=978-0-8186-3180-1|s2cid=10434495 }}</ref> जहां कार्यान्वयन में जोखिम-मुक्ति सुनिश्चित करने के लिए ई (उत्तेजना)-स्थिरता की स्थिति पेश की गई थी, जिसमें उत्तेजना कार्यों के लिए दो-स्तरीय सम-ऑफ-प्रोडक्ट्स (एसओपी) तर्क और किसी दिए गए एसटीजी के मुख्य आउटपुट संकेतों के लिए एसआर-लैच शामिल थे। विशिष्टता. बाद में, एलेक्स कोंडरायेव एट अल का काम <ref>{{Cite book|last1=Kondratyev|first1=Alex|last2=Kishinevsky|first2=Michael|last3=Lin|first3=Bill|last4=Vanbekbergen|first4=Peter|last5=Yakovlev|first5=Alex|title=Proceedings of the 31st annual conference on Design automation conference - DAC '94 |chapter=Basic gate implementation of speed-independent circuits |date=1994-06-06|series=DAC '94|location=New York, NY, USA|publisher=Association for Computing Machinery|pages=56–62|doi=10.1145/196244.196275|isbn=978-0-89791-653-0|s2cid=10431976 |doi-access=free}}</ref> इस स्थिति को मोनोटोनिक कवर की धारणा में सामान्यीकृत किया गया, जिसका एहसास सॉफ्टवेयर टूल्स में हुआ।<ref name=":10" /><ref name=":1" />नकारात्मक गेट बेस, NAND और NOR में संश्लेषण की समस्या अधिक चुनौतीपूर्ण है। इसके लिए कई तरीके विकसित किए गए हैं, जिनका नेतृत्व ज्यादातर निकोले स्ट्रोडौबत्सेव ने किया है।<ref>{{Cite book|last1=Starodoubtsev|first1=N.|last2=Bystrov|first2=S.|last3=Goncharov|first3=M.|last4=Klotchkov|first4=I.|last5=Smirnov|first5=A.|title=सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही|chapter=Towards synthesis of monotonic asynchronous circuits from signal transition graphs |date=2001|chapter-url=https://ieeexplore.ieee.org/document/981775|location=Newcastle upon Tyne, UK|publisher=IEEE Comput. Soc|pages=179–188|doi=10.1109/CSD.2001.981775|isbn=978-0-7695-1071-2|s2cid=39407927 }}</ref><ref>{{Cite book|last1=Starodoubtsev|first1=N.|last2=Bystrov|first2=S.|last3=Yakovlev|first3=A.|title=Ninth International Symposium on Asynchronous Circuits and Systems, 2003. Proceedings. |chapter=Monotonic circuits with complete acknowledgement |date=2003|chapter-url=https://ieeexplore.ieee.org/document/1199170|location=Vancouver, BC, Canada|publisher=IEEE Comput. Soc|pages=98–108|doi=10.1109/ASYNC.2003.1199170|isbn=978-0-7695-1898-5|s2cid=704120 }}</ref>
=== संश्लेषण के लिए एसटीजी का अपघटन ===
=== संश्लेषण के लिए एसटीजी का अपघटन ===
बड़े आकार के एसटीजी के लिए संश्लेषण की स्केलेबिलिटी की समस्या, और राज्य अंतरिक्ष विस्फोट को कम करने की आवश्यकता को अंतर्निहित पेट्री नेट के संरचनात्मक गुणों के संबंध में एसटीजी के संकुचन के आधार पर तरीकों से निपटाया गया है - जैसे कि फ्री-चॉइस पेट्री नेट को विभाजित करने के तरीके राज्य मशीनों या चिह्नित ग्राफ़ में<ref name=":8" />- साथ ही फैन-इन सिग्नल सबसेट (सिग्नल के लिए ट्रिगर इवेंट)।<ref>{{Cite journal|last1=Khomenko|first1=Victor|last2=Schaefer|first2=Mark|last3=Vogler|first3=Walter|last4=Wollowski|first4=Ralf|date=2009-10-01|title=खुलासा के साथ संयोजन में एसटीजी अपघटन रणनीतियाँ|url=https://doi.org/10.1007/s00236-009-0102-y|journal=Acta Informatica|language=en|volume=46|issue=6|pages=433–474|doi=10.1007/s00236-009-0102-y|s2cid=9955410 |issn=1432-0525}}</ref>
बड़े आकार के एसटीजी के लिए संश्लेषण की स्केलेबिलिटी की समस्या, और राज्य अंतरिक्ष विस्फोट को कम करने की आवश्यकता को अंतर्निहित पेट्री नेट के संरचनात्मक गुणों के संबंध में एसटीजी के संकुचन के आधार पर तरीकों से निपटाया गया है - जैसे कि फ्री-चॉइस पेट्री नेट को विभाजित करने के तरीके राज्य मशीनों या चिह्नित ग्राफ़ में<ref name=":8" />- साथ ही फैन-इन सिग्नल सबसेट (सिग्नल के लिए ट्रिगर इवेंट)।<ref>{{Cite journal|last1=Khomenko|first1=Victor|last2=Schaefer|first2=Mark|last3=Vogler|first3=Walter|last4=Wollowski|first4=Ralf|date=2009-10-01|title=खुलासा के साथ संयोजन में एसटीजी अपघटन रणनीतियाँ|url=https://doi.org/10.1007/s00236-009-0102-y|journal=Acta Informatica|language=en|volume=46|issue=6|pages=433–474|doi=10.1007/s00236-009-0102-y|s2cid=9955410 |issn=1432-0525}}</ref>
स्केलेबिलिटी से निपटने का एक अन्य तरीका एसटीजी की एसिंक्रोनस सर्किट में सीधी मैपिंग के माध्यम से है जिसकी जांच डैनिल सोकोलोव द्वारा की गई है।<ref name=":9">{{Cite journal|last1=Sokolov|first1=Danil|last2=Bystrov|first2=Alexander|last3=Yakovlev|first3=Alex|date=June 2007|title=एसटीजी से कम-विलंबता अतुल्यकालिक नियंत्रकों की सीधी मैपिंग|url=https://ieeexplore.ieee.org/document/4167995|journal=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems|volume=26|issue=6|pages=993–1009|doi=10.1109/TCAD.2006.884416|s2cid=6811851 |issn=0278-0070}}</ref>
स्केलेबिलिटी से निपटने का एक अन्य तरीका एसटीजी की एसिंक्रोनस सर्किट में सीधी मैपिंग के माध्यम से है जिसकी जांच डैनिल सोकोलोव द्वारा की गई है।<ref name=":9">{{Cite journal|last1=Sokolov|first1=Danil|last2=Bystrov|first2=Alexander|last3=Yakovlev|first3=Alex|date=June 2007|title=एसटीजी से कम-विलंबता अतुल्यकालिक नियंत्रकों की सीधी मैपिंग|url=https://ieeexplore.ieee.org/document/4167995|journal=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems|volume=26|issue=6|pages=993–1009|doi=10.1109/TCAD.2006.884416|s2cid=6811851 |issn=0278-0070}}</ref>
=== मध्यस्थता के साथ एसटीजी से संश्लेषण ===
=== मध्यस्थता के साथ एसटीजी से संश्लेषण ===
एक विशेष रूप से चुनौतीपूर्ण समस्या मध्यस्थों के लिए अतुल्यकालिक सर्किट को स्वचालित रूप से संश्लेषित करना है, क्योंकि उनके एसटीजी विनिर्देश में उनके अंतर्निहित पेट्री नेट में व्यवहारिक संघर्ष शामिल होंगे। व्यवहार संबंधी संघर्ष ऐसे परिवर्तनों के अस्तित्व को दर्शाते हैं जो गैर-निरंतर हैं। सामान्य तौर पर, ऐसे एसटीजी के तर्क आधारित कार्यान्वयन से सर्किट खतरों से ग्रस्त हो जाएगा। मूल विनिर्देश को संरक्षित करते हुए पारस्परिक बहिष्करण सिग्नल संक्रमणों की अर्ध-स्वचालित प्रविष्टि जैसी विशेष तकनीकें विकसित की गई हैं<ref>{{Cite book|last1=Cortadella|first1=J.|author1-link=Jordi Cortadella|last2=Lavagno|first2=L.|last3=Vanbekbergen|first3=P.|last4=Yakovlev|first4=A.|title=Proceedings of 1994 IEEE Symposium on Advanced Research in Asynchronous Circuits and Systems |chapter=Designing asynchronous circuits from behavioural specifications with internal conflicts |date=1994|chapter-url=https://ieeexplore.ieee.org/document/656296|location=Salt Lake City, UT, USA|publisher=IEEE Comput. Soc. Press|pages=106–115|doi=10.1109/ASYNC.1994.656296|hdl=2117/128605 |isbn=978-0-8186-6210-2|s2cid=14524732 |hdl-access=free}}</ref><ref>{{Cite web|last=Low, K-S. and Yakovlev, A.|date=1995|title=Token Ring Arbiters: An Exercise in Asynchronous Logic Design with Petri-Nets|url=https://eprints.ncl.ac.uk/file_store/production/160499/E8A2B49F-411C-4B9A-BB2E-21169D582D9A.pdf|url-status=live}}</ref> और वर्कक्राफ्ट में लागू किया गया।<ref name=":1" /><ref>{{Cite book |last1=Sokolov |first1=Danil |last2=Khomenko |first2=Victor |last3=Yakovlev |first3=Alex |last4=Lloyd |first4=David |title=2018 24th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC) |chapter=Design and Verification of Speed-Independent Circuits with Arbitration in Workcraft |date=May 2018 |chapter-url=https://ieeexplore.ieee.org/document/8589980 |pages=30–31 |doi=10.1109/ASYNC.2018.00017|isbn=978-1-5386-5883-3 |s2cid=57192066 |url=https://eprint.ncl.ac.uk/fulltext.aspx?url=254289/D23F047C-AE13-404C-8607-919D799BA645.pdf&pub_id=254289 }}</ref>
एक विशेष रूप से चुनौतीपूर्ण समस्या मध्यस्थों के लिए अतुल्यकालिक सर्किट को स्वचालित रूप से संश्लेषित करना है, क्योंकि उनके एसटीजी विनिर्देश में उनके अंतर्निहित पेट्री नेट में व्यवहारिक संघर्ष शामिल होंगे। व्यवहार संबंधी संघर्ष ऐसे परिवर्तनों के अस्तित्व को दर्शाते हैं जो गैर-निरंतर हैं। सामान्य तौर पर, ऐसे एसटीजी के तर्क आधारित कार्यान्वयन से सर्किट खतरों से ग्रस्त हो जाएगा। मूल विनिर्देश को संरक्षित करते हुए पारस्परिक बहिष्करण सिग्नल संक्रमणों की अर्ध-स्वचालित प्रविष्टि जैसी विशेष तकनीकें विकसित की गई हैं<ref>{{Cite book|last1=Cortadella|first1=J.|author1-link=Jordi Cortadella|last2=Lavagno|first2=L.|last3=Vanbekbergen|first3=P.|last4=Yakovlev|first4=A.|title=Proceedings of 1994 IEEE Symposium on Advanced Research in Asynchronous Circuits and Systems |chapter=Designing asynchronous circuits from behavioural specifications with internal conflicts |date=1994|chapter-url=https://ieeexplore.ieee.org/document/656296|location=Salt Lake City, UT, USA|publisher=IEEE Comput. Soc. Press|pages=106–115|doi=10.1109/ASYNC.1994.656296|hdl=2117/128605 |isbn=978-0-8186-6210-2|s2cid=14524732 |hdl-access=free}}</ref><ref>{{Cite web|last=Low, K-S. and Yakovlev, A.|date=1995|title=Token Ring Arbiters: An Exercise in Asynchronous Logic Design with Petri-Nets|url=https://eprints.ncl.ac.uk/file_store/production/160499/E8A2B49F-411C-4B9A-BB2E-21169D582D9A.pdf|url-status=live}}</ref> और वर्कक्राफ्ट में लागू किया गया।<ref name=":1" /><ref>{{Cite book |last1=Sokolov |first1=Danil |last2=Khomenko |first2=Victor |last3=Yakovlev |first3=Alex |last4=Lloyd |first4=David |title=2018 24th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC) |chapter=Design and Verification of Speed-Independent Circuits with Arbitration in Workcraft |date=May 2018 |chapter-url=https://ieeexplore.ieee.org/document/8589980 |pages=30–31 |doi=10.1109/ASYNC.2018.00017|isbn=978-1-5386-5883-3 |s2cid=57192066 |url=https://eprint.ncl.ac.uk/fulltext.aspx?url=254289/D23F047C-AE13-404C-8607-919D799BA645.pdf&pub_id=254289 }}</ref>
== संदर्भ ==
== संदर्भ ==
<references />
<references />

Revision as of 20:28, 20 September 2023

सिग्नल ट्रांज़िशन ग्राफ़ (एसटीजी) का उपयोग सामान्यतः इलेक्ट्रॉनिक इंजीनियरिंग और कंप्यूटर इंजीनियरिंग में उनके विश्लेषण या संकलन के प्रयोजनों के लिए अतुल्यकालिक परिपथ के सक्रिय गतिविधि का वर्णन करने के लिए किया जाता है।

मुख्य परिभाषाएँ और अनुप्रयोग

अनौपचारिक रूप से, एसटीजी एक अतुल्यकालिक परिपथ के व्यवहार का एक आलेखीय विवरण है, जहां सिग्नलिंग घटनाओं के मध्य कारण सम्बन्धी विषय में जानकारी प्रत्यक्ष रूप से अवस्थाओं पर आधारित विवरणों के विपरीत प्रस्तुत की जाती है। इस प्रकार, एसटीजी एक सर्किट के विवरण को एक निश्चित रूप देने में सहायता प्रदान करते हैं जिसे सामान्यतः काल आरेखों द्वारा दर्शाया जाता है तथा जिन्हें कभी-कभी तरंग रूप भी कहा जाता है। उत्तरार्द्ध का व्यापक रूप से इलेक्ट्रॉनिक इंजीनियरों द्वारा उपयोग किया जाता है।

वीएमई बस नियंत्रक। ब्लॉक-आरेख, समय आरेख (ए) तथा संबंधित एसटीजी (बी)। इस उदाहरण की उत्पत्ति यहीं से हुई है.[1]

अधिक औपचारिक रूप से, एसटीजी एक प्रकार का व्याख्या किया गया (या लेबल किया गया) पेट्री नेट है जिसके संक्रमणों को संकेतों के मानों में परिवर्तित नाम के साथ लेबल किया जाता है (सीएफ. सिग्नल ट्रांजीशन)। उदाहरण के लिए, लेबलिंग का विशिष्ट स्थिति वह स्थिति है जहां सिग्नल बाइनरी होते हैं, इसलिए संक्रमण की व्याख्या सर्किट में सिग्नल के बढ़ते तथा गिरती तीव्रता के रूप में की जाती है।

एसटीजी आमतौर पर राज्य ग्राफ़ की तुलना में अतुल्यकालिक सर्किट के व्यवहार का अधिक संक्षिप्त विवरण देते हैं। एक सर्किट के एसटीजी विनिर्देश की जटिलता आम तौर पर सर्किट में संकेतों की संख्या में रैखिक होती है, जबकि एक राज्य ग्राफ की जटिलता तेजी से बढ़ सकती है, इस तथ्य के कारण कि अतुल्यकालिक सर्किट में उच्च स्तर की समवर्तीता होती है। एसटीजी में समवर्ती घटनाओं को कारण-अनुक्रम संबंधों (सीएफ. सच्ची संगामिति) के माध्यम से दर्शाया जाता है, जबकि राज्य ग्राफ़ में समवर्ती घटनाओं को इंटरलीविंग के माध्यम से दर्शाया जाता है।

एसटीजी को पहली बार 1981 में लियोनिद रोसेनब्लम (रूसी में) द्वारा सिग्नल ग्राफ़ नाम के तहत प्रस्तावित किया गया था।[2] उनका अधिक औपचारिक रूप से अध्ययन किया गया और 1982 में एलेक्स याकोवलेव द्वारा अपनी पीएचडी थीसिस में अतुल्यकालिक इंटरफेस के डिजाइन पर लागू किया गया। [3] (रूसी में)। इन्हें बाद में 1985 में अंग्रेजी में दो स्वतंत्र स्रोतों में प्रस्तुत किया गया, एक रोसेनब्लम और याकोवलेव द्वारा।[4] और दूसरा ताम-अन्ह चू द्वारा [5] (एक पुराना संस्करण ICCD'85 पर प्रस्तुत किया गया था)। तब से, एसटीजी का सिद्धांत और व्यवहार में बड़े पैमाने पर अध्ययन किया गया है,[6][7][8][9][10][11][12] जिसके कारण एसिंक्रोनस नियंत्रण सर्किट के विश्लेषण और संश्लेषण के लिए लोकप्रिय सॉफ्टवेयर टूल का विकास हुआ है, जैसे कि पेट्रीफाई[13] (मुख्य डेवलपर: जोर्डी कोरटाडेला) और वर्कक्राफ्ट (न्यूकैसल विश्वविद्यालय से एक टूलकिट)।[14] एसिंक्रोनस सर्किट को डिजाइन करने में एसटीजी का उपयोग करने के विभिन्न उदाहरणों में से, सबसे प्रसिद्ध एसिंक्रोनस इंटरफेस, नियंत्रक, मध्यस्थ और एनालॉग-मिश्रित सिग्नल सर्किट के क्षेत्र में हैं, सीएफ।[15][9][16][17][18][19] हाल ही में एसटीजी को कैपेसिटिव कपलिंग द्वारा मध्यस्थता वाले कार्य-कारण व्यवहार को मॉडल करने के लिए विस्तारित किया गया है, जैसे कि स्विच्ड कैपेसिटर कन्वर्टर्स (एससीसी) में उपयोग किया जाता है।[20][21]

एक्सटेंशन और संबंधित मॉडल

बाइनरी सिग्नल पर आधारित एसटीजी के अलावा, प्रतीकात्मक एसटीजी भी हैं,[22] जहां सिग्नल बहु-मूल्यवान हो सकते हैं।

समय (विलंब) सूचना एनोटेशन के साथ एसटीजी पहली बार पेश किए गए थे,[4]और बाद में,[23] जहां समय की कमी के साथ सर्किट के व्यवहार के विश्लेषण के विचार,[24] जिसे बाद में रिलेटिव टाइमिंग कहा गया,[25] भी पहली बार पेश किए गए थे।

एसिंक्रोनी और इंटरप्ट को एक कॉम्पैक्ट रूप में पकड़ने के लिए बुनियादी अंतर्निहित पेट्री नेट मॉडल के विशेष एक्सटेंशन, प्लेस चार्ट नेट में पेश किए गए थे।[26] एसिंक्रोनस सर्किट के राज्य-आधारित मॉडल और पेट्री नेट-आधारित मॉडल (इंक. एसटीजी) के बीच एक महत्वपूर्ण संबंध स्थापित किया गया है[27] क्षेत्रों के सिद्धांत का उपयोग करना (cf.[28]). क्षेत्रों के सिद्धांत का उपयोग एसटीजी मॉडल और उसके सर्किट कार्यान्वयन को प्राप्त करने के लिए किया गया था[29] बॉब स्प्राउल, इवान सदरलैंड और चार्ल्स मोल्नार के कारण काउंटरफ़्लो पाइपलाइन प्रोसेसर के लिए।[30] एसटीजी से निकटता से संबंधित मॉडलों में से एक चेंज डायग्राम्स है, जिसे माइकल किशिनेव्स्की, एलेक्स कोंद्रतयेव, अलेक्जेंडर तौबिन और विक्टर वार्शव्स्की द्वारा प्रस्तावित किया गया है।[31] परिवर्तन आरेखों में AND और OR कार्य-कारण दोनों को एक संक्षिप्त तरीके से मॉडल करने में सक्षम होने का लाभ है। लेकिन चयन के मामले में उनमें वर्णनात्मक शक्ति का अभाव है। पेट्री नेट और परिवर्तन आरेखों के बीच उनकी वर्णनात्मक शक्ति और कॉज़ल लॉजिक नेट के रूप में उनके एकीकरण के संदर्भ में तुलना प्रस्तुत की गई है।[32]

हार्डवेयर विवरण भाषाओं के साथ लिंक

एसटीजी को विभिन्न एचडीएल के साथ इंटरफेस किया गया है, उदाहरण के लिए वीएचडीएल के साथ लिंक देखें[33] (1996) और वेरिलोग[34] (2000) अतुल्यकालिक डिज़ाइन का समर्थन करने के उद्देश्य से। वीएचडीएल से संश्लेषण प्रवाह में रखे गए, एसटीजी और पेट्री नेट को सहायक दिखाया गया है,[35] और इसी तरह वेरिलॉग के साथ,[36] जहां एक उपकरण VERISYN विकसित किया गया था।[37] हाल ही में एसटीजी को ऐसे नोटेशन के साथ जोड़ा गया है जो व्यावहारिक हार्डवेयर डिजाइनरों के लिए आसान माना जाता है, इसलिए तरंग-संक्रमण ग्राफ़ (डब्ल्यूटीजी) के मॉडल का उद्भव हुआ।[38] इसी तरह, यह महसूस करते हुए कि डिजाइनरों के लिए परिमित राज्य मशीन (एफएसएम) के मॉडल को संभालना आसान हो सकता है, उदाहरण के लिए, पेट्री नेट या एसटीजी, बर्स्ट मोड एफएसएम के साथ एक लिंक[39] एक फ्रंट-एंड के रूप में विकसित किया गया है।[40]

विश्लेषण विधियाँ

फिलहाल, अतुल्यकालिक सर्किट के विश्लेषण और संश्लेषण के लिए यकीनन सबसे कुशल तरीके पेट्री नेट खुलासा पर आधारित हैं - इनका अध्ययन विक्टर खोमेंको ने अपनी पीएचडी थीसिस में किया था।[41] इन्हें वर्कक्राफ्ट के तहत क्रियान्वित किया जाता है।[14]

एसिंक्रोनस सर्किट के पेट्री नेट मॉडल के कुछ उपवर्गों के प्रदर्शन विश्लेषण की जांच ऐगुओ ज़ी और पीटर बीरेल द्वारा की गई है।[42]

अतुल्यकालिक सर्किट संश्लेषण

एसटीजी विनिर्देश से अतुल्यकालिक सर्किट के संश्लेषण में विभिन्न समस्याओं की जांच की गई है। उनके वर्गीकरण का एक तरीका एसटीजी विनिर्देश के राज्य स्थान का प्रतिनिधित्व करने के लिए उपयोग किए जाने वाले विश्लेषण दृष्टिकोण पर आधारित है, जैसे स्पष्ट राज्य स्थान, अंतर्निहित पेट्री नेट का खुलासा, पेट्री नेट का संरचनात्मक विश्लेषण और प्रत्यक्ष मानचित्रण (वाक्यविन्यास-प्रत्यक्ष अनुवाद) ) एसटीजी का. ये दृष्टिकोण आमतौर पर संश्लेषण के एल्गोरिदम की जटिलता से जुड़े होते हैं और इसलिए, उपकरणों के रन-टाइम से जुड़े होते हैं। दूसरी ओर, इनमें से कुछ तकनीकें पेट्री नेट के वर्ग पर कुछ बाधाएँ लगाती हैं। उदाहरण के लिए, स्पष्ट राज्य अंतरिक्ष आधारित विधियां आम तौर पर एक मनमाना पेट्री नेट प्रकार के लिए काम करती हैं, जबकि कुछ संरचनात्मक तरीकों के लिए आवश्यक है कि अंतर्निहित पेट्री नेट एक चिह्नित ग्राफ़ या एक फ्री-चॉइस नेट हो।

पूर्ण राज्य कोडिंग समस्या

सर्किट कार्यान्वयन के संश्लेषण में प्रमुख प्रसिद्ध समस्याओं में से एक पूर्ण राज्य कोडिंग (सीएससी) है। इस समस्या से निपटने के लिए विभिन्न तरीके विकसित किये गये हैं।[6][43][44][11]सीएससी संतुष्टि के लिए विश्लेषण करने का एक विशेष रूप से मूल तरीका युग्मित संबंध या, समकक्ष, लॉक रिलेशन की धारणा पर आधारित है, जिसे एलेक्स याकोवलेव द्वारा स्वतंत्र रूप से विकसित किया गया है।[3][1]और पीटर वानबेकबर्गेन।[45][46] एक अन्य विधि ने क्षेत्रों के सिद्धांत का शोषण किया जो पेट्री नेट के तत्वों को राज्य ग्राफ़ में राज्यों के क्षेत्रों से जोड़ता है।[47] आंशिक ऑर्डर और पेट्री नेट अनफोल्डिंग के आधार पर सीएससी का पता लगाने और रिज़ॉल्यूशन के लिए संश्लेषण विधियां एलेक्स सेमेनोव द्वारा विकसित की गई हैं[48][49] और विटस्टोर खोमेंको।[41][50] इन विधियों ने सीएससी कोर के आधार पर सीएससी समस्याओं के प्रभावी विज़ुअलाइज़ेशन के लिए एक विधि को औपचारिक बनाने और कार्यान्वित करने में मदद की है,[51] वर्कक्राफ्ट में लागू किया गया।[14]

एसटीजी-आधारित संश्लेषण के लिए संरचनात्मक एन्कोडिंग विधियाँ जोसेप कार्मोना द्वारा विकसित की गई हैं।[52]

प्रतिबंधित तर्क आधारों में संश्लेषण

गति स्वतंत्र |स्पीड-इंडिपेंडेंट (या समतुल्य अर्ध-विलंब-असंवेदनशील सर्किट|अर्ध-विलंब-असंवेदनशील - क्यूडीआई) सर्किट के संश्लेषण में एक महत्वपूर्ण समस्या प्रतिबंधित तार्किक आधार के भीतर संश्लेषण है, उदाहरण के लिए, केवल प्रतिबंधित आधार लॉजिक गेट्स का उपयोग करना जैसे और और या - उदाहरण के लिए, एलेक्स याकोवलेव का काम देखें,[53] जहां कार्यान्वयन में जोखिम-मुक्ति सुनिश्चित करने के लिए ई (उत्तेजना)-स्थिरता की स्थिति पेश की गई थी, जिसमें उत्तेजना कार्यों के लिए दो-स्तरीय सम-ऑफ-प्रोडक्ट्स (एसओपी) तर्क और किसी दिए गए एसटीजी के मुख्य आउटपुट संकेतों के लिए एसआर-लैच शामिल थे। विशिष्टता. बाद में, एलेक्स कोंडरायेव एट अल का काम [54] इस स्थिति को मोनोटोनिक कवर की धारणा में सामान्यीकृत किया गया, जिसका एहसास सॉफ्टवेयर टूल्स में हुआ।[13][14]नकारात्मक गेट बेस, NAND और NOR में संश्लेषण की समस्या अधिक चुनौतीपूर्ण है। इसके लिए कई तरीके विकसित किए गए हैं, जिनका नेतृत्व ज्यादातर निकोले स्ट्रोडौबत्सेव ने किया है।[55][56]

संश्लेषण के लिए एसटीजी का अपघटन

बड़े आकार के एसटीजी के लिए संश्लेषण की स्केलेबिलिटी की समस्या, और राज्य अंतरिक्ष विस्फोट को कम करने की आवश्यकता को अंतर्निहित पेट्री नेट के संरचनात्मक गुणों के संबंध में एसटीजी के संकुचन के आधार पर तरीकों से निपटाया गया है - जैसे कि फ्री-चॉइस पेट्री नेट को विभाजित करने के तरीके राज्य मशीनों या चिह्नित ग्राफ़ में[5]- साथ ही फैन-इन सिग्नल सबसेट (सिग्नल के लिए ट्रिगर इवेंट)।[57] स्केलेबिलिटी से निपटने का एक अन्य तरीका एसटीजी की एसिंक्रोनस सर्किट में सीधी मैपिंग के माध्यम से है जिसकी जांच डैनिल सोकोलोव द्वारा की गई है।[58]

मध्यस्थता के साथ एसटीजी से संश्लेषण

एक विशेष रूप से चुनौतीपूर्ण समस्या मध्यस्थों के लिए अतुल्यकालिक सर्किट को स्वचालित रूप से संश्लेषित करना है, क्योंकि उनके एसटीजी विनिर्देश में उनके अंतर्निहित पेट्री नेट में व्यवहारिक संघर्ष शामिल होंगे। व्यवहार संबंधी संघर्ष ऐसे परिवर्तनों के अस्तित्व को दर्शाते हैं जो गैर-निरंतर हैं। सामान्य तौर पर, ऐसे एसटीजी के तर्क आधारित कार्यान्वयन से सर्किट खतरों से ग्रस्त हो जाएगा। मूल विनिर्देश को संरक्षित करते हुए पारस्परिक बहिष्करण सिग्नल संक्रमणों की अर्ध-स्वचालित प्रविष्टि जैसी विशेष तकनीकें विकसित की गई हैं[59][60] और वर्कक्राफ्ट में लागू किया गया।[14][61]

संदर्भ

  1. ↑ 1.0 1.1 "A. Yakovlev and A. Petrov. Petri nets and parallel bus controller design. Proc. of 11th Int. Conf. on Applications and Theory of Petri Nets, Paris, France, June 1990" (PDF).{{cite web}}: CS1 maint: url-status (link)
  2. ↑ Л. Я. Розенблюм. "Язык сигнальных графов и его использование для моделирования протоколов информационного обмена и апериодических схем" (PDF). Всесоюзный семинар Моделирование дискретных управляющих и вычислительных систем, стр. 22-24, 1981.
  3. ↑ 3.0 3.1 Yakovlev, Alex. "Design and Implementation of Asynchronous Communication Protocols in Systems Interfaces" (Проектирование и реализация протоколов асинхронного обмена информацией в межмодульном интерфейсе), PhD thesis (in Russian), 1982".
  4. ↑ 4.0 4.1 Rosenblum, L.Ya. and Yakovlev, A.V. "Signal Graphs: from Self-timed to Timed ones" (PDF). Proceedings of International Workshop on Timed Petri Nets, Torino, Italy, July 1985, IEEE CS Press, Pp. 199-207.{{cite journal}}: CS1 maint: multiple names: authors list (link)
  5. ↑ 5.0 5.1 Chu, T.-A. (1986-06-01). "वीएलएसआई एसिंक्रोनस डिजिटल सिस्टम डिजाइन करने के मॉडल पर". Integration (in English). 4 (2): 99–113. doi:10.1016/S0167-9260(86)80002-5. ISSN 0167-9260.
  6. ↑ 6.0 6.1 Chu, Tam-Anh (1987). ग्राफ-सैद्धांतिक विशिष्टताओं से स्व-समयबद्ध वीएलएसआई सर्किट का संश्लेषण (Thesis thesis). Massachusetts Institute of Technology. hdl:1721.1/14794.
  7. ↑ Yakovlev, A.V. (1992). "On limitations and extensions of STG model for designing asynchronous control circuits". Proceedings 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, MA, USA: IEEE Comput. Soc. Press. pp. 396–400. doi:10.1109/ICCD.1992.276300. ISBN 978-0-8186-3110-8. S2CID 47325879.
  8. ↑ Yakovlev, Alex; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano (1994). Valette, Robert (ed.). "OR causality: Modelling and hardware implementation". Application and Theory of Petri Nets 1994. Lecture Notes in Computer Science (in English). Berlin, Heidelberg: Springer. 815: 568–587. doi:10.1007/3-540-58152-9_31. ISBN 978-3-540-48462-2.
  9. ↑ 9.0 9.1 Yakovlev, A.V.; Koelmans, A.M.; Lavagno, L. (1995). "High-level modeling and design of asynchronous interface logic (21/1995)". IEEE Design & Test of Computers. 12 (1): 32–40. doi:10.1109/54.350688.
  10. ↑ Yakovlev, Alexandre; Lavagno, Luciano; Sangiovanni-Vincentelli, Alberto (November 1996). "अतुल्यकालिक नियंत्रण सर्किट संश्लेषण के लिए एक एकीकृत सिग्नल संक्रमण ग्राफ मॉडल". Formal Methods in System Design (in English). 9 (3): 139–188. doi:10.1007/BF00122081. ISSN 0925-9856.
  11. ↑ 11.0 11.1 Cortadella, J.; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (2002). अतुल्यकालिक नियंत्रकों और इंटरफेस के लिए तर्क संश्लेषण. Springer Series in Advanced Microelectronics (in English). Vol. 8. Berlin, Heidelberg: Springer Berlin Heidelberg. doi:10.1007/978-3-642-55989-1. ISBN 978-3-642-62776-7.
  12. ↑ Lavagno, Luciano; Sangiovanni-Vincentelli, Alberto (1993). अतुल्यकालिक सर्किट के संश्लेषण और परीक्षण के लिए एल्गोरिदम (in British English). doi:10.1007/978-1-4615-3212-5. ISBN 978-1-4613-6410-8.
  13. ↑ 13.0 13.1 "Petrify: Related publications".{{cite web}}: CS1 maint: url-status (link)
  14. ↑ 14.0 14.1 14.2 14.3 14.4 "वर्कक्राफ्ट".{{cite web}}: CS1 maint: url-status (link)
  15. ↑ Yakovlev, Alex. "Designing arbiters using Petri nets. Proceedings of the 1995 Israel Workshop on Asynchronous VLSI, Nof Genossar, Israel, March 1995, VLSI Systems Research Center, Technion, Haifa, Israel, pp. 178-201" (PDF).{{cite web}}: CS1 maint: url-status (link)
  16. ↑ Yakovlev, A.V.; Koelmans, A.M.; Semenov, A.; Kinniment, D.J. (1996-12-01). "पेट्री नेट का उपयोग करके अतुल्यकालिक नियंत्रण सर्किट की मॉडलिंग, विश्लेषण और संश्लेषण". Integration (in English). 21 (3): 143–170. doi:10.1016/S0167-9260(96)00010-7. ISSN 0167-9260.
  17. ↑ Yakovlev, A.; Furber, S.; Krenz, R.; Bystrov, A. (July 2004). "स्व-समयबद्ध डुप्लेक्स संचार प्रणाली का डिज़ाइन और विश्लेषण". IEEE Transactions on Computers. 53 (7): 798–814. doi:10.1109/TC.2004.26. ISSN 1557-9956. S2CID 27216794.
  18. ↑ Sokolov, Danil; Khomenko, Victor; Mokhov, Andrey; Dubikhin, Vladimir; Lloyd, David; Yakovlev, Alex (May 2020). "एएमएस इलेक्ट्रॉनिक्स के लिए एसिंक्रोनस लॉजिक कंट्रोल के डिज़ाइन को स्वचालित करना". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 39 (5): 952–965. doi:10.1109/TCAD.2019.2907905. ISSN 1937-4151. S2CID 133188921.
  19. ↑ Golubcovs, Stanislavs; Mokhov, Andrey; Bystrov, Alex; Sokolov, Danil; Yakovlev, Alex (June 2019). "Generalised Asynchronous Arbiter". 2019 19th International Conference on Application of Concurrency to System Design (ACSD). pp. 3–12. doi:10.1109/ACSD.2019.00005. ISBN 978-1-7281-3843-5. S2CID 148566115.
  20. ↑ Mileiko, Sergey (2020). "मजबूत व्यापक IoT अनुप्रयोगों के लिए पावर-कंप्यूट सह-डिज़ाइन, पीएचडी थीसिस, न्यूकैसल विश्वविद्यालय।" (PDF).{{cite web}}: CS1 maint: url-status (link)
  21. ↑ Li, Danhui (2021). "असतत इवेंट मॉडल, पीएचडी थीसिस, न्यूकैसल विश्वविद्यालय के साथ स्विच्ड-कैपेसिटर डीसी-डीसी कन्वर्टर्स का विश्लेषण और डिजाइन" (PDF).{{cite web}}: CS1 maint: url-status (link)
  22. ↑ A. Yakovlev and A. Petrov and L. Rosenblum (1993). "Synthesis of Asynchronous Control Circuits from Symbolic Signal Transition Graphs, Asynchronous Design Methodologies, 1993" (PDF).{{cite web}}: CS1 maint: url-status (link)
  23. ↑ Vanbekbergen, P.; Goossens, G.; De Man, H. (1992). "Specification and analysis of timing constraints in signal transition graphs". [1992] Proceedings the European Conference on Design Automation. Brussels, Belgium: IEEE Comput. Soc. Press. pp. 302–306. doi:10.1109/EDAC.1992.205943. ISBN 978-0-8186-2645-6. S2CID 61935560.
  24. ↑ Cortadella, Jordi; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano; Taubin, Alexander; Yakovlev, Alex (1998). "Lazy transition systems". Proceedings of the 1998 IEEE/ACM international conference on Computer-aided design - ICCAD '98 (in English). San Jose, California, United States: ACM Press. pp. 324–331. doi:10.1145/288548.288633. hdl:2117/133832. ISBN 978-1-58113-008-9. S2CID 12302564.
  25. ↑ Stevens, K.; Ginosar, R.; Rotem, S. (1999). "Relative timing". कार्यवाही. एसिंक्रोनस सर्किट और सिस्टम में उन्नत अनुसंधान पर पांचवीं अंतर्राष्ट्रीय संगोष्ठी. Barcelona, Spain: IEEE Comput. Soc. pp. 208–218. doi:10.1109/ASYNC.1999.761535. ISBN 978-0-7695-0031-7. S2CID 195352018.
  26. ↑ Kishinevsky, Michael; Cortadella, Jordi; Kondratyev, Alex; Lavagno, Luciano; Taubin, Alexander; Yakovlev, Alex (1997). Azéma, Pierre; Balbo, Gianfranco (eds.). "Coupling asynchrony and interrupts: Place Chart Nets". Application and Theory of Petri Nets 1997. Lecture Notes in Computer Science (in English). Berlin, Heidelberg: Springer. 1248: 328–347. doi:10.1007/3-540-63139-9_44. ISBN 978-3-540-69187-7.
  27. ↑ Cortadella, J.; Kishinevsky, M.; Lavagno, L.; Yakovlev, A. (August 1998). "परिमित संक्रमण प्रणालियों से पेट्री जाल प्राप्त करना". IEEE Transactions on Computers. 47 (8): 859–882. doi:10.1109/12.707587. hdl:2117/125784. S2CID 2128502.
  28. ↑ Badouel, Eric; Darondeau, Philippe (1998), Reisig, Wolfgang; Rozenberg, Grzegorz (eds.), "Theory of regions", Lectures on Petri Nets I: Basic Models: Advances in Petri Nets, Lecture Notes in Computer Science (in English), Berlin, Heidelberg: Springer, pp. 529–586, doi:10.1007/3-540-65306-6_22, ISBN 978-3-540-49442-3, retrieved 2021-07-31
  29. ↑ Yakovlev, Alexandre (1998-01-01). "पेट्री नेट का उपयोग करके काउंटरफ्लो पाइपलाइन प्रोसेसर के लिए नियंत्रण तर्क डिजाइन करना". Formal Methods in System Design (in English). 12 (1): 39–71. doi:10.1023/A:1008649930696. ISSN 1572-8102. S2CID 14497213.
  30. ↑ Sproull, R.F.; Sutherland, I.E.; Molnar, C.E. (Autumn 1994). "काउंटरफ़्लो पाइपलाइन प्रोसेसर आर्किटेक्चर". IEEE Design & Test of Computers. 11 (3): 48–. doi:10.1109/MDT.1994.303847. ISSN 1558-1918. S2CID 26434994.
  31. ↑ Concurrent hardware : the theory and practice of self-timed design. M. A. Kishinevskiĭ. Chichester: Wiley. 1994. ISBN 0-471-93536-0. OCLC 28889359.{{cite book}}: CS1 maint: others (link)
  32. ↑ Yakovlev, Alexandre; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano; Pietkiewicz-Koutny, Marta (1996-11-01). "OR कार्य-कारण के साथ अतुल्यकालिक सर्किट व्यवहार के लिए मॉडल पर". Formal Methods in System Design (in English). 9 (3): 189–233. doi:10.1007/BF00122082. ISSN 1572-8102. S2CID 7456859.
  33. ↑ Starodubtsev, N., Yakovlev, A., Petrov, S. "एसिंक्रोनस सर्किट के इंटरैक्टिव संश्लेषण के लिए वीएचडीएल पर्यावरण का उपयोग" (PDF). Published in Proceedings of VHDL Forum in Europe Spring Working Conference, 1996, Dresden, Germany.{{cite web}}: CS1 maint: location (link) CS1 maint: multiple names: authors list (link)
  34. ↑ Blunno, Ivan; Lavagno, Luciano (2000), Yakovlev, Alex; Gomes, Luis; Lavagno, Luciano (eds.), "Deriving Signal Transition Graphs from Behavioral Verilog HDL", Hardware Design and Petri Nets (in English), Boston, MA: Springer US, pp. 151–170, doi:10.1007/978-1-4757-3143-9_8, ISBN 978-1-4419-4969-1, retrieved 2022-05-30
  35. ↑ Shang, D.; Burns, F.; Koelmans, A.; Yakovlev, A.; Xia, F. (2004-05-01). "वीएचडीएल और पेट्री नेट का उपयोग करके प्रत्यक्ष मानचित्रण पर आधारित अतुल्यकालिक प्रणाली संश्लेषण". IEE Proceedings - Computers and Digital Techniques (in English). 151 (3): 209–220. doi:10.1049/ip-cdt:20040525. ISSN 1359-7027. S2CID 62708582.
  36. ↑ Burns, F.; Shang, D.; Koelmans, A.; Yakovlev, A. (2004). "An asynchronous synthesis toolset using Verilog". यूरोप सम्मेलन और प्रदर्शनी में कार्यवाही डिजाइन, स्वचालन और परीक्षण. Paris, France: IEEE Comput. Soc. pp. 724–725. doi:10.1109/DATE.2004.1268948. ISBN 978-0-7695-2085-8. S2CID 9219686.
  37. ↑ "अतुल्यकालिक उच्च स्तरीय संश्लेषण उपकरण (VERISYN)".
  38. ↑ Cortadella, Jordi; Moreno, Alberto; Sokolov, Danil; Yakovlev, Alex; Lloyd, David (2017). "Waveform Transition Graphs: A Designer-Friendly Formalism for Asynchronous Behaviours". 2017 23rd IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC). IEEE. pp. 73–74. doi:10.1109/ASYNC.2017.24. hdl:2117/114897. ISBN 978-1-5386-2749-5. S2CID 5836204.
  39. ↑ Nowick, Steve. "बर्स्ट-मोड एसिंक्रोनस नियंत्रकों का स्वचालित संश्लेषण (पीएचडी थीसिस)" (PDF). {{cite web}}: |archive-date= requires |archive-url= (help); Check date values in: |archive-date= (help)
  40. ↑ Chan, Alex; Sokolov, Danil; Khomenko, Victor; Lloyd, David; Yakovlev, Alex (2021-02-01). "बर्स्ट-मोड विनिर्देशों से एसआई सर्किट का संश्लेषण". 2021 Design, Automation & Test in Europe Conference & Exhibition (DATE). Grenoble, France: IEEE: 366–369. doi:10.23919/DATE51398.2021.9474117. ISBN 978-3-9819263-5-4. S2CID 236150734.
  41. ↑ 41.0 41.1 Khomenko, Victor (2003). पेट्री नेट अनफोल्डिंग्स, पीएचडी थीसिस के उपसर्गों के आधार पर मॉडल जांच (PDF). Newcastle University.
  42. ↑ Xie, Aiguo; Beerel, Peter A. (2000), Yakovlev, Alex; Gomes, Luis; Lavagno, Luciano (eds.), "Performance Analysis of Asynchronous Circuits and Systems Using Stochastic Timed Petri Nets", Hardware Design and Petri Nets (in English), Boston, MA: Springer US, pp. 239–268, doi:10.1007/978-1-4757-3143-9_13, ISBN 978-1-4757-3143-9, retrieved 2021-08-01
  43. ↑ Lavagno, L.; Moon, C.W.; Brayton, R.K.; Sangiovanni-Vincentelli, A. (1992). "Solving the state assignment problem for signal transition graphs". [1992] Proceedings 29th ACM/IEEE Design Automation Conference. Anaheim, CA, USA: IEEE Comput. Soc. Press. pp. 568–572. doi:10.1109/DAC.1992.227821. ISBN 978-0-8186-2822-1. S2CID 17410812.
  44. ↑ Vanbekbergen, Peter; Lin, Bill; Goossens, Gert; De Man, Hugo (1994), Meng, Teresa H.; Malik, Sharad (eds.), "A Generalized State Assignment Theory for Transformations on Signal Transition Graphs", Asynchronous Circuit Design for VLSI Signal Processing (in English), Boston, MA: Springer US, pp. 101–115, doi:10.1007/978-1-4615-2794-7_8, ISBN 978-1-4615-2794-7, retrieved 2021-08-12
  45. ↑ Vanbekbergen, P.; Catthoor, F.; Goossens, G.; De Man, H. (1990). "Optimized synthesis of asynchronous control circuits from graph-theoretic specifications". 1990 IEEE International Conference on Computer-Aided Design. Digest of Technical Papers. Santa Clara, CA, USA: IEEE Comput. Soc. Press. pp. 184–187. doi:10.1109/ICCAD.1990.129875. ISBN 978-0-8186-2055-3.
  46. ↑ Vanbekbergen, P.; Goossens, G.; Catthoor, F.; De Man, H.J. (November 1992). "ग्राफ़-सैद्धांतिक विशिष्टताओं से अतुल्यकालिक नियंत्रण सर्किट का अनुकूलित संश्लेषण". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 11 (11): 1426–1438. doi:10.1109/43.177405. S2CID 32318274.
  47. ↑ Cortadella, J.; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (August 1997). "गति-स्वतंत्र सर्किट में राज्य असाइनमेंट के लिए एक क्षेत्र-आधारित सिद्धांत". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 16 (8): 793–812. doi:10.1109/43.644602. hdl:2117/125782.
  48. ↑ Semenov, A.; Yakovlev, A.; Pastor, E.; Pena, M.A.; Cortadella, J.; Lavagno, L. (1997). "Partial order based approach to synthesis of speed-independent circuits". एसिंक्रोनस सर्किट और सिस्टम में उन्नत अनुसंधान पर तीसरी अंतर्राष्ट्रीय संगोष्ठी की कार्यवाही. Eindhoven, Netherlands: IEEE Comput. Soc. Press. pp. 254–265. doi:10.1109/ASYNC.1997.587179. hdl:2117/129959. ISBN 978-0-8186-7922-3. S2CID 7883418.
  49. ↑ Semenov., Alexei (1997). पेट्री नेट अनफोल्डिंग का उपयोग करके अतुल्यकालिक नियंत्रण सर्किट का सत्यापन और संश्लेषण (Thesis thesis) (in English). Newcastle University.
  50. ↑ Khomenko, Victor (July 2009). "एसटीजी अनफोल्डिंग का उपयोग करके एन्कोडिंग संघर्षों का कुशल स्वचालित समाधान". IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 17 (7): 855–868. doi:10.1109/TVLSI.2008.2012156. ISSN 1063-8210. S2CID 62773126.
  51. ↑ Madalinski, A.; Bystrov, A.; Khomenko, V.; Yakovlev, A. (2003). "एसिंक्रोनस सर्किट डिज़ाइन में एन्कोडिंग संघर्षों का विज़ुअलाइज़ेशन और समाधान". IEE Proceedings - Computers and Digital Techniques (in English). 150 (5): 285. doi:10.1049/ip-cdt:20030831.
  52. ↑ Carmona, J.; Cortadella, J.; Pastor, E. (2001). "A structural encoding technique for the synthesis of asynchronous circuits". सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही. Newcastle upon Tyne, UK: IEEE Comput. Soc. pp. 157–166. doi:10.1109/CSD.2001.981773. hdl:2117/133434. ISBN 978-0-7695-1071-2. S2CID 16280258.
  53. ↑ Yakovlev, A.V. (1993). "Synthesis of Hazard-free Asynchronous Circuits from Generalized Signal-Transition Graphs". वीएलएसआई डिज़ाइन पर छठा अंतर्राष्ट्रीय सम्मेलन. Bombay, India: IEEE. pp. 21–24. doi:10.1109/ICVD.1993.669629. ISBN 978-0-8186-3180-1. S2CID 10434495.
  54. ↑ Kondratyev, Alex; Kishinevsky, Michael; Lin, Bill; Vanbekbergen, Peter; Yakovlev, Alex (1994-06-06). "Basic gate implementation of speed-independent circuits". Proceedings of the 31st annual conference on Design automation conference - DAC '94. DAC '94. New York, NY, USA: Association for Computing Machinery. pp. 56–62. doi:10.1145/196244.196275. ISBN 978-0-89791-653-0. S2CID 10431976.
  55. ↑ Starodoubtsev, N.; Bystrov, S.; Goncharov, M.; Klotchkov, I.; Smirnov, A. (2001). "Towards synthesis of monotonic asynchronous circuits from signal transition graphs". सिस्टम डिज़ाइन में समवर्ती अनुप्रयोग पर दूसरे अंतर्राष्ट्रीय सम्मेलन की कार्यवाही. Newcastle upon Tyne, UK: IEEE Comput. Soc. pp. 179–188. doi:10.1109/CSD.2001.981775. ISBN 978-0-7695-1071-2. S2CID 39407927.
  56. ↑ Starodoubtsev, N.; Bystrov, S.; Yakovlev, A. (2003). "Monotonic circuits with complete acknowledgement". Ninth International Symposium on Asynchronous Circuits and Systems, 2003. Proceedings. Vancouver, BC, Canada: IEEE Comput. Soc. pp. 98–108. doi:10.1109/ASYNC.2003.1199170. ISBN 978-0-7695-1898-5. S2CID 704120.
  57. ↑ Khomenko, Victor; Schaefer, Mark; Vogler, Walter; Wollowski, Ralf (2009-10-01). "खुलासा के साथ संयोजन में एसटीजी अपघटन रणनीतियाँ". Acta Informatica (in English). 46 (6): 433–474. doi:10.1007/s00236-009-0102-y. ISSN 1432-0525. S2CID 9955410.
  58. ↑ Sokolov, Danil; Bystrov, Alexander; Yakovlev, Alex (June 2007). "एसटीजी से कम-विलंबता अतुल्यकालिक नियंत्रकों की सीधी मैपिंग". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 26 (6): 993–1009. doi:10.1109/TCAD.2006.884416. ISSN 0278-0070. S2CID 6811851.
  59. ↑ Cortadella, J.; Lavagno, L.; Vanbekbergen, P.; Yakovlev, A. (1994). "Designing asynchronous circuits from behavioural specifications with internal conflicts". Proceedings of 1994 IEEE Symposium on Advanced Research in Asynchronous Circuits and Systems. Salt Lake City, UT, USA: IEEE Comput. Soc. Press. pp. 106–115. doi:10.1109/ASYNC.1994.656296. hdl:2117/128605. ISBN 978-0-8186-6210-2. S2CID 14524732.
  60. ↑ Low, K-S. and Yakovlev, A. (1995). "Token Ring Arbiters: An Exercise in Asynchronous Logic Design with Petri-Nets" (PDF).{{cite web}}: CS1 maint: multiple names: authors list (link) CS1 maint: url-status (link)
  61. ↑ Sokolov, Danil; Khomenko, Victor; Yakovlev, Alex; Lloyd, David (May 2018). "Design and Verification of Speed-Independent Circuits with Arbitration in Workcraft". 2018 24th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC). pp. 30–31. doi:10.1109/ASYNC.2018.00017. ISBN 978-1-5386-5883-3. S2CID 57192066.


अग्रिम पठन

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सिग्नल_ट्रांज़िशन_ग्राफ़&oldid=268067’