डीडीआर5 एसडीआरएएम: Difference between revisions

From Vigyanwiki
 
(10 intermediate revisions by 5 users not shown)
Line 1: Line 1:
{{Short description|Fifth generation of double-data-rate synchronous dynamic random-access memory}}
{{Short description|Fifth generation of double-data-rate synchronous dynamic random-access memory}}'''डबल डेटा रेट 5 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर5 एसडीआरएएम)''' एक प्रकार की सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी है। अपने पूर्ववर्ती डीडीआर4 एसडीआरएएम की तुलना में, डीडीआर5 को बैंडविड्थ (कंप्यूटिंग) को दोगुना करते हुए, बिजली के उपयोग को कम करने की योजना बनाई गई थी।<ref>{{cite news|last=Manion |first=Wayne |title=DDR5 बैंडविड्थ और कम बिजली की खपत को बढ़ावा देगा|url=https://techreport.com/news/31673/ddr5-will-boost-bandwidth-and-lower-power-consumption|access-date= April 1, 2017 |publisher= Tech Report |date= March 31, 2017}}</ref> मूल रूप से 2018 के लिए लक्षित मानक,<ref>{{cite news |last=Cunningham |first=Andrew |title=अगली पीढ़ी का DDR5 RAM 2018 में DDR4 की गति को दोगुना कर देगा|url=https://arstechnica.com/gadgets/2017/03/next-generation-ddr5-ram-will-double-the-speed-of-ddr4-in-2018/ |access-date=January 15, 2018 |publisher=Ars Technica |date=March 31, 2017}}</ref> 14 जुलाई 2020 को जारी किया गया था।
{{About |डीडीआर5 एसडीआरएएम|ग्राफिक्स DDR5, DDR3 पर आधारित है|जीडीडीआर5 एसडीआरएएम}}
{{Cleanup bare URLs|date=September 2022}}
{{Use mdy dates|date=October 2019}}
{{Infobox memory
| abbr      = DDR5 SDRAM
| name      = Double Data Rate 5 Synchronous Dynamic Random-Access Memory
| image      = File:DDR5 SDRAM IMGP6304 smial wp.jpg
| caption    = 16&nbsp;[[Gigabyte|GiB]]{{binpre|first}} DDR5-4800 1.1&nbsp;V [[UDIMM]]
| developer  = [[JEDEC]]
| type      = [[Synchronous dynamic random-access memory]]
| generation = 5th generation
| release    = {{start date|2020|07|14}}<ref name="anandtech-ddr5">{{cite web|url=https://www.anandtech.com/show/15912/ddr5-specification-released-setting-the-stage-for-ddr56400-and-beyond|title=DDR5 Memory Specification Released: Setting the Stage for DDR5-6400 And Beyond|last=Smith|first=Ryan|date=2020-07-14|website=AnandTech|access-date=2020-07-15}}</ref>
| standards  = {{Unbulleted list|DDR5-4400 (PC5-35200)|DDR5-4800 (PC5-38400)|DDR5-5200 (PC5-41600)|DDR5-5600 (PC5-44800)|DDR5-6000 (PC5-48000)|DDR5-6200 (PC5-49600)|DDR5-6400 (PC5-51200)|DDR5-6600 (PC5-52800)|DDR5-6800 (PC5-54400)|DDR5-7000 (PC5-56000)|DDR5-7200 (PC5-57600)|DDR5-7600 (PC5-60800)}}<ref name="gskill-ddr5">https://www.gskill.com/product/165/374/1665644764/F5-7600J3646G16GX2-TZ5RK</ref>
| clock_rate = 2200–3800 MHz
| cycle_time =
| prefetch  = 4n
| bus_clock_rate =
| transfer_rate  = in the magnitude of 5 gigatransfers/second
| bandwidth = in the magnitude of 40 Gbps
| voltage  = 1.1 V nominal (actual levels are regulated by on-the-module regulators)
| predecessor = [[DDR4 SDRAM]] (2014)|successor=[[DDR6 SDRAM]] (2024+)}}
डबल डेटा रेट 5 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर5 एसडीआरएएम) एक प्रकार की सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी है। अपने पूर्ववर्ती डीडीआर4 एसडीआरएएम की तुलना में, डीडीआर5 को बैंडविड्थ (कंप्यूटिंग) को दोगुना करते हुए, बिजली की उपयोग को कम करने की योजना बनाई गई थी।<ref>{{cite news|last=Manion |first=Wayne |title=DDR5 बैंडविड्थ और कम बिजली की खपत को बढ़ावा देगा|url=https://techreport.com/news/31673/ddr5-will-boost-bandwidth-and-lower-power-consumption|access-date= April 1, 2017 |publisher= Tech Report |date= March 31, 2017}}</ref> मूल रूप से 2018 के लिए लक्षित मानक,<ref>{{cite news |last=Cunningham |first=Andrew |title=अगली पीढ़ी का DDR5 RAM 2018 में DDR4 की गति को दोगुना कर देगा|url=https://arstechnica.com/gadgets/2017/03/next-generation-ddr5-ram-will-double-the-speed-of-ddr4-in-2018/ |access-date=January 15, 2018 |publisher=Ars Technica |date=March 31, 2017}}</ref> 14 जुलाई 2020 को जारी किया गया था।<ref name="anandtech-ddr5"/>


डिसीजन फीडबैक इक्वलाइजेशन (डीएफई) नामक एक नई सुविधा उच्च बैंडविड्थ और प्रदर्शन में सुधार के लिए आई/ओ स्पीड स्केलेबिलिटी को सक्षम बनाती है। डीडीआर5 अपने पूर्ववर्ती, डीडीआर4 एसडीआरएएम की तुलना में अधिक बैंडविड्थ (कंप्यूटिंग) का समर्थन करता है, जिसमें 4.8 गीगाबिट्स प्रति सेकंड संभव है, लेकिन लॉन्च के समय शिपिंग नहीं।<ref>{{Cite web|title=नया DDR5 SDRAM मानक DDR4 की दोगुनी बैंडविड्थ का समर्थन करता है|url=https://appleinsider.com/articles/20/07/15/new-ddr5-sdram-standard-supports-double-the-bandwidth-of-ddr4|access-date=2020-07-21|website=AppleInsider|language=en}}</ref> डीडीआर5 में डीडीआर4 और डीडीआर3 के समान मेमोरी टाइमिंग है।<ref>{{cite web|url=https://www.anandtech.com/show/16143/insights-into-ddr5-subtimings-and-latencies|title=DDR5 उप-समय और विलंबता में अंतर्दृष्टि|author=Dr. Ian Cutress |publisher=Anandtech}}</ref> डीडीआर5 अधिकतम डीआईएमएम क्षमता को 64 GB से 512 GB तक ऑक्टूप करता है।<ref>{{cite web|url= https://www.rambus.com/blogs/get-ready-for-ddr5-dimm-chipsets/| title=DDR5 बनाम DDR4 - सभी डिज़ाइन चुनौतियाँ और लाभ
डिसीजन फीडबैक इक्वलाइजेशन (डीएफई) नामक एक नई सुविधा उच्च बैंडविड्थ और प्रदर्शन में सुधार के लिए आई/ओ स्पीड स्केलेबिलिटी को सक्षम बनाती है। डीडीआर5 अपने पूर्ववर्ती, डीडीआर4 एसडीआरएएम की तुलना में अधिक बैंडविड्थ (कंप्यूटिंग) का समर्थन करता है, जिसमें 4.8 गीगाबिट्स प्रति सेकंड संभव है, लेकिन लॉन्च के समय शिपिंग नहीं संभव है।<ref>{{Cite web|title=नया DDR5 SDRAM मानक DDR4 की दोगुनी बैंडविड्थ का समर्थन करता है|url=https://appleinsider.com/articles/20/07/15/new-ddr5-sdram-standard-supports-double-the-bandwidth-of-ddr4|access-date=2020-07-21|website=AppleInsider|language=en}}</ref> डीडीआर5 में डीडीआर4 और डीडीआर3 के समान मेमोरी टाइमिंग है।<ref>{{cite web|url=https://www.anandtech.com/show/16143/insights-into-ddr5-subtimings-and-latencies|title=DDR5 उप-समय और विलंबता में अंतर्दृष्टि|author=Dr. Ian Cutress |publisher=Anandtech}}</ref> डीडीआर5 अधिकतम डीआईएमएम क्षमता को 64 GB से 512 GB तक ऑक्टूप करता है।<ref>{{cite web|url= https://www.rambus.com/blogs/get-ready-for-ddr5-dimm-chipsets/| title=DDR5 बनाम DDR4 - सभी डिज़ाइन चुनौतियाँ और लाभ
}}</रेफ><ref name="gskill-ddr5"/>DDR5 में DDR4 की तुलना में उच्च आवृत्तियाँ भी हैं।
}}</रेफ>DDR5 में DDR4 की तुलना में उच्च आवृत्तियाँ भी हैं।


रामबस ने सितंबर 2017 में एक कार्यशील DDR5 DIMM की घोषणा की।<ref name=pcgamer>{{cite news|last1=Lilly|first1=Paul|title=DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है|url=http://www.pcgamer.com/ddr5-memory-is-twice-as-fast-as-ddr4-and-slated-for-2019/|access-date=15 January 2018|publisher=PC Gamer|date=22 September 2017}}</ref><ref name=hexus/>15 नवंबर, 2018 को, SK Hynix ने अपनी पहली डीडीआर5 RAM चिप को पूरा करने की घोषणा की; यह 5200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस पर 1.1 वी पर चलता है।<ref>{{Cite web|url=https://www.techquila.co.in/sk-hynix-develops-first-16-gb-ddr5-5200-memory-chip/|title=एसके हाइनिक्स ने पहली 16 जीबी डीडीआर5-5200 मेमोरी चिप विकसित की|first=Abhishek|last=Malakar|date=November 18, 2018|access-date=November 18, 2018|archive-url=https://web.archive.org/web/20190331053909/https://www.techquila.co.in/sk-hynix-develops-first-16-gb-ddr5-5200-memory-chip/|archive-date=March 31, 2019|url-status=dead}}</ref> फरवरी 2019 में, SK Hynix ने 6400 MT/s चिप की घोषणा की, जो प्रारंभिक डीडीआर5 मानक द्वारा निर्दिष्ट उच्चतम गति है।<ref>{{Cite web|url=https://www.anandtech.com/show/13999/sk-hynix-details-its-ddr56400-dram-chip|title=SK Hynix विवरण DDR5-6400|first=Anton|last=Shilov|website=www.anandtech.com}}</ref> कुछ कंपनियां 2019 के अंत तक पहला उत्पाद बाजार में लाने की योजना बना रही थीं।<ref>{{Cite web|url=https://www.tomshardware.com/news/sk-hynix-samsung-ddr5-products-2019,38677.html|title=SK Hynix, Samsung ने इस वर्ष आने वाले DDR5 उत्पादों का विवरण दिया|date=February 23, 2019|website=Tom's Hardware}}</ref> दुनिया की पहली डीडीआर5 DRAM चिप को आधिकारिक तौर पर SK Hynix द्वारा 6 अक्टूबर, 2020 को लॉन्च किया गया था।<ref>{{Cite web|url=https://www.hpcwire.com/off-the-wire/sk-hynix-launches-worlds-first-ddr5-dram/|title=SK हाइनिक्स ने दुनिया का पहला DDR5 DRAM लॉन्च किया|website=www.hpcwire.com}}</ref><ref>{{Cite web|url=http://www.businesskorea.co.kr/news/articleView.html?idxno=52858|title=एसके हाइनिक्स: डीडीआर5 डीआरएएम लॉन्च|website=businesskorea.co.kr|date=October 7, 2020}}</ref> लैपटॉप और स्मार्टफोन के लिए अलग JEDEC मानक LPडीडीआर5 (लो पावर डबल डेटा रेट 5), फरवरी 2019 में जारी किया गया था।<ref>{{cite press release |url=https://www.jedec.org/news/pressreleases/jedec-updates-standard-low-power-memory-devices-lpddr5 |title=JEDEC अद्यतन कम पावर मेमोरी उपकरणों के लिए मानक: LPDDR5|publisher=[[JEDEC]] |date=19 February 2019}}</ref>
रामबस ने सितंबर 2017 में एक कार्यशील DDR5 DIMM की घोषणा की।<nowiki><ref name=pcgamer></nowiki>{{cite news|last1=Lilly|first1=Paul|title=DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है|url=http://www.pcgamer.com/ddr5-memory-is-twice-as-fast-as-ddr4-and-slated-for-2019/|access-date=15 January 2018|publisher=PC Gamer|date=22 September 2017}}</ref><ref name="hexus" /> 15 नवंबर, 2018 को, SK Hynix ने अपनी पहली डीडीआर5 RAM चिप को पूरा करने की घोषणा की; यह 5200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस पर 1.1 वी पर चलता है।<ref>{{Cite web|url=https://www.techquila.co.in/sk-hynix-develops-first-16-gb-ddr5-5200-memory-chip/|title=एसके हाइनिक्स ने पहली 16 जीबी डीडीआर5-5200 मेमोरी चिप विकसित की|first=Abhishek|last=Malakar|date=November 18, 2018|access-date=November 18, 2018|archive-url=https://web.archive.org/web/20190331053909/https://www.techquila.co.in/sk-hynix-develops-first-16-gb-ddr5-5200-memory-chip/|archive-date=March 31, 2019|url-status=dead}}</ref> फरवरी 2019 में, SK Hynix ने 6400 MT/s चिप की घोषणा की, जो प्रारंभिक डीडीआर5 मानक द्वारा निर्दिष्ट उच्चतम गति है।<ref>{{Cite web|url=https://www.anandtech.com/show/13999/sk-hynix-details-its-ddr56400-dram-chip|title=SK Hynix विवरण DDR5-6400|first=Anton|last=Shilov|website=www.anandtech.com}}</ref> कुछ कंपनियां 2019 के अंत तक पहला उत्पाद बाजार में लाने की योजना बना रही थीं।<ref>{{Cite web|url=https://www.tomshardware.com/news/sk-hynix-samsung-ddr5-products-2019,38677.html|title=SK Hynix, Samsung ने इस वर्ष आने वाले DDR5 उत्पादों का विवरण दिया|date=February 23, 2019|website=Tom's Hardware}}</ref> दुनिया की पहली डीडीआर5 DRAM चिप को आधिकारिक तौर पर SK Hynix द्वारा 6 अक्टूबर, 2020 को लॉन्च किया गया था।<ref>{{Cite web|url=https://www.hpcwire.com/off-the-wire/sk-hynix-launches-worlds-first-ddr5-dram/|title=SK हाइनिक्स ने दुनिया का पहला DDR5 DRAM लॉन्च किया|website=www.hpcwire.com}}</ref><ref>{{Cite web|url=http://www.businesskorea.co.kr/news/articleView.html?idxno=52858|title=एसके हाइनिक्स: डीडीआर5 डीआरएएम लॉन्च|website=businesskorea.co.kr|date=October 7, 2020}}</ref> लैपटॉप और स्मार्टफोन के लिए भिन्न JEDEC मानक एलपीडीडीआर5 (लो पावर डबल डेटा रेट 5), फरवरी 2019 में जारी किया गया था।<ref>{{cite press release |url=https://www.jedec.org/news/pressreleases/jedec-updates-standard-low-power-memory-devices-lpddr5 |title=JEDEC अद्यतन कम पावर मेमोरी उपकरणों के लिए मानक: LPDDR5|publisher=[[JEDEC]] |date=19 February 2019}}</ref>
डीडीआर4 की तुलना में, डीडीआर5 मेमोरी वोल्टेज को 1.1 V तक कम कर देता है, जिससे बिजली की उपयोग कम हो जाती है। डीडीआर5 मॉड्यूल उच्च गति तक पहुँचने के लिए ऑन-बोर्ड वोल्टेज नियामकों को सम्मिलित करते हैं।<ref name=hexus>{{Cite web |url=https://hexus.net/tech/news/ram/110387-rambus-announces-industrys-first-fully-functional-ddr5-dimm/ |title=Rambus उद्योग की पहली पूरी तरह कार्यात्मक DDR5 DIMM - RAM - समाचार की घोषणा की|website=hexus.net |first=Mark |last=Tyson |date=22 September 2017 }}</ref> डीडीआर5 प्रति मॉड्यूल 51.2 GB/s की गति का समर्थन करता है<ref>{{Cite web|url=https://www.pcgamer.com/ddr5-memory-is-twice-as-fast-as-ddr4-and-slated-for-2019/|title=DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है|first=Paul|last=Lilly|website=PC Gamer|date=September 22, 2017}}</ref> और प्रति मॉड्यूल 2 मेमोरी चैनल।<ref name="TomsWhatWeKnow">{{Cite web|url=https://www.tomshardware.com/news/what-we-know-ddr5-ram,39079.html|title=DDR5 के बारे में अब तक हम जो जानते हैं|date=June 7, 2019|website=Tom's Hardware}}</ref><ref>{{Cite web|url=https://www.eteknix.com/ddr5-the-definitive-guide/|title=DDR5 - निश्चित गाइड!|date=April 27, 2019}}</ref>
 
एक सामान्य अपेक्षा है कि वर्तमान में डीडीआर4 का उपयोग करने वाले अधिकांश उपयोग-मामले अंततः डीडीआर5 में माइग्रेट हो जाएंगे।
डीडीआर4 की तुलना में, डीडीआर5 मेमोरी वोल्टेज को 1.1 V तक कम कर देता है, जिससे बिजली का उपयोग कम हो जाता है। डीडीआर5 मॉड्यूल उच्च गति तक पहुँचने के लिए ऑन-बोर्ड वोल्टेज नियामकों को सम्मिलित करते हैं।<ref name="hexus">{{Cite web |url=https://hexus.net/tech/news/ram/110387-rambus-announces-industrys-first-fully-functional-ddr5-dimm/ |title=Rambus उद्योग की पहली पूरी तरह कार्यात्मक DDR5 DIMM - RAM - समाचार की घोषणा की|website=hexus.net |first=Mark |last=Tyson |date=22 September 2017 }}</ref> डीडीआर5 प्रति मॉड्यूल 51.2 GB/s की गति और प्रति मॉड्यूल 2 मेमोरी चैनल<ref name="TomsWhatWeKnow">{{Cite web|url=https://www.tomshardware.com/news/what-we-know-ddr5-ram,39079.html|title=DDR5 के बारे में अब तक हम जो जानते हैं|date=June 7, 2019|website=Tom's Hardware}}</ref><ref>{{Cite web|url=https://www.eteknix.com/ddr5-the-definitive-guide/|title=DDR5 - निश्चित गाइड!|date=April 27, 2019}}</ref> का समर्थन करता है।<ref>{{Cite web|url=https://www.pcgamer.com/ddr5-memory-is-twice-as-fast-as-ddr4-and-slated-for-2019/|title=DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है|first=Paul|last=Lilly|website=PC Gamer|date=September 22, 2017}}</ref>
 
एक सामान्य अपेक्षा है कि वर्तमान में डीडीआर4 का उपयोग करने वाले अधिकांश उपयोग अंततः डीडीआर5 में माइग्रेट हो जाएंगे।


अगस्त 2021 में, सैमसंग ने 512 जीबी 7200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस रैम डीआईएमएम का खुलासा किया।
अगस्त 2021 में, सैमसंग ने 512 जीबी 7200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस रैम डीआईएमएम का खुलासा किया।


== डीआईएमएम बनाम मेमोरी चिप्स ==
== डीआईएमएम बनाम मेमोरी चिप्स ==
जबकि पिछली एसडीआरएएम पीढ़ियों ने असंबद्ध डीआईएमएम की अनुमति दी थी जिसमें मेमोरी चिप्स और पैसिव वायरिंग (प्लस एक छोटी सीरियल उपस्थिति का पता लगाने वाली रोम) सम्मिलित थी, डीडीआर5 डीआईएमएम को अतिरिक्त सक्रिय सर्किटरी की आवश्यकता होती है, जिससे डीआईएमएम के लिए इंटरफ़ेस स्वयं रैम चिप्स के इंटरफ़ेस से अलग हो जाता है।
जबकि पिछली एसडीआरएएम पीढ़ियों ने असंबद्ध डीआईएमएम की अनुमति दी थी, जिसमें मेमोरी चिप्स और पैसिव वायरिंग (प्लस एक छोटी सीरियल उपस्थिति का पता लगाने वाली रोम) सम्मिलित थी, डीडीआर5 डीआईएमएम को अतिरिक्त सक्रिय सर्किटरी की आवश्यकता होती है, जिससे डीआईएमएम के लिए इंटरफ़ेस स्वयं रैम चिप्स के इंटरफ़ेस से भिन्न हो जाता है।


डीडीआर5 (L) RDIMMs 12V का उपयोग करते हैं और UDIMMs 5V इनपुट का उपयोग करते हैं। डीडीआर5 डीआईएमएम को 3.3V पर प्रबंधन इंटरफ़ेस शक्ति प्रदान की जाती है,<ref>{{cite web |title=DDR5 RDIMM और LRDIMM के लिए P8900 PMIC|url=https://www.idt.com/us/en/products/power-management/power-management-ics-pmic-and-pmus/p8900-pmic-ddr5-rdimms-and-lrdimms |publisher=[[Renesas]] |access-date=2020-07-19}}<br />{{cite web |title=P8911 PMIC for Client DDR5 Memory Modules |url=https://www.idt.com/us/en/products/power-management/power-management-ics-pmic-and-pmus/p8911-pmic-client-ddr5-memory-modules |publisher=[[Renesas]] |access-date=2020-07-19}}</ref><ref>{{cite web |author1-link=SK Hynix |title=DDR5 SDRAM RDIMM 16Gb M-die पर आधारित है|url=https://mis-prod-koce-producthomepage-cdn-01-blob-ep.azureedge.net/web/TR-20210526195932644.pdf |website=SK Hynix |access-date=2021-10-29 |archive-url=https://web.archive.org/web/20211029163115/https://mis-prod-koce-producthomepage-cdn-01-blob-ep.azureedge.net/web/TR-20210526195932644.pdf |archive-date=2021-10-29 |page=7 |quote=VIN_BULK[:] PMIC को 12 V पावर इनपुट सप्लाई पिन। VIN_MGMT[:] VOUT_1.8V और VOUT_1.0V LDO आउटपुट के लिए PMIC को 3.3 V पावर इनपुट सप्लाई पिन, साइड बैंड मैनेजमेंट एक्सेस, इंटरनल मेमोरी रीड ऑपरेशन।}}</ref> और ऑन-बोर्ड सर्किटरी (एक पावर मैनेजमेंट इंटीग्रेटेड सर्किट) का उपयोग करें<ref>{{cite patent
डीडीआर5 (L) RDIMMs 12V का उपयोग करते हैं और UDIMMs 5V इनपुट का उपयोग करते हैं। डीडीआर5 डीआईएमएम को 3.3V पर प्रबंधन इंटरफ़ेस शक्ति प्रदान की जाती है, <ref>{{cite web |title=DDR5 RDIMM और LRDIMM के लिए P8900 PMIC|url=https://www.idt.com/us/en/products/power-management/power-management-ics-pmic-and-pmus/p8900-pmic-ddr5-rdimms-and-lrdimms |publisher=[[Renesas]] |access-date=2020-07-19}}<br />{{cite web |title=P8911 PMIC for Client DDR5 Memory Modules |url=https://www.idt.com/us/en/products/power-management/power-management-ics-pmic-and-pmus/p8911-pmic-client-ddr5-memory-modules |publisher=[[Renesas]] |access-date=2020-07-19}}</ref><ref>{{cite web |author1-link=SK Hynix |title=DDR5 SDRAM RDIMM 16Gb M-die पर आधारित है|url=https://mis-prod-koce-producthomepage-cdn-01-blob-ep.azureedge.net/web/TR-20210526195932644.pdf |website=SK Hynix |access-date=2021-10-29 |archive-url=https://web.archive.org/web/20211029163115/https://mis-prod-koce-producthomepage-cdn-01-blob-ep.azureedge.net/web/TR-20210526195932644.pdf |archive-date=2021-10-29 |page=7 |quote=VIN_BULK[:] PMIC को 12 V पावर इनपुट सप्लाई पिन। VIN_MGMT[:] VOUT_1.8V और VOUT_1.0V LDO आउटपुट के लिए PMIC को 3.3 V पावर इनपुट सप्लाई पिन, साइड बैंड मैनेजमेंट एक्सेस, इंटरनल मेमोरी रीड ऑपरेशन।}}</ref> और ऑन-बोर्ड सर्किटरी (एक पावर मैनेजमेंट इंटीग्रेटेड सर्किट) का उपयोग करें <ref>{{cite patent
  |country=US |number=10769082 |status=patent
  |country=US |number=10769082 |status=patent
  |title=DDR5 PMIC इंटरफ़ेस प्रोटोकॉल और ऑपरेशन|pubdate=2019-11-07
  |title=DDR5 PMIC इंटरफ़ेस प्रोटोकॉल और ऑपरेशन|pubdate=2019-11-07
Line 45: Line 25:
  |invent4=Chenxiao Ren, Alejandro F.Gonzalez
  |invent4=Chenxiao Ren, Alejandro F.Gonzalez
  |assign1=[[Integrated Device Technology]], Inc.  
  |assign1=[[Integrated Device Technology]], Inc.  
}}</ref> और संबंधित निष्क्रिय घटक) मेमोरी चिप्स द्वारा आवश्यक कम वोल्टेज में परिवर्तित करने के लिए। उपयोग के बिंदु के करीब अंतिम वोल्टेज विनियमन अधिक स्थिर शक्ति प्रदान करता है, और सीपीयू बिजली की आपूर्ति के लिए वोल्टेज नियामक मॉड्यूल के विकास को दर्शाता है।
}}</ref> और संबंधित निष्क्रिय घटक मेमोरी चिप्स द्वारा आवश्यक कम वोल्टेज में परिवर्तित करने के लिए उपयोग के बिंदु के करीब अंतिम वोल्टेज विनियमन अधिक स्थिर शक्ति प्रदान करता है, और सीपीयू बिजली की आपूर्ति के लिए वोल्टेज नियामक मॉड्यूल के विकास को दर्शाता है।


डीडीआर4 के विपरीत, सभी डीडीआर5 चिप्स में ऑन-डाई एरर-करेक्शन कोड होता है, जहां सीपीयू को डेटा भेजने से पहले त्रुटियों का पता लगाया जाता है और उन्हें ठीक किया जाता है। चूंकि, यह मेमोरी मॉड्यूल पर अतिरिक्त डेटा सुधार चिप के साथ वास्तविक ईसीसी मेमोरी के समान नहीं है। डीडीआर5 का ऑन-डाई त्रुटि सुधार विश्वसनीयता में सुधार करने और सघन रैम चिप्स की अनुमति देने के लिए है जो प्रति-चिप दोष दर को कम करता है। अभी भी गैर-ईसीसी और ईसीसी डीडीआर5 डीआईएमएम संस्करण उपस्थित हैं; ECC वेरिएंट में त्रुटि-पहचान डेटा भेजने के लिए CPU में अतिरिक्त डेटा लाइनें होती हैं, जिससे CPU को पारगमन में होने वाली त्रुटियों का पता लगाने और उन्हें ठीक करने में मदद मिलती है।<ref>{{Citation|last=Cutress|first=Ian|title=Why DDR5 does NOT have ECC (by default)|url=https://www.youtube.com/watch?v=XGwcPzBJCh0|language=en|access-date=2021-08-07}}</ref>
डीडीआर4 के विपरीत, सभी डीडीआर5 चिप्स में ऑन-डाई एरर-करेक्शन कोड होता है, जहां सीपीयू को डेटा भेजने से पहले त्रुटियों का पता लगाया जाता है और उन्हें ठीक किया जाता है। चूंकि, यह मेमोरी मॉड्यूल पर अतिरिक्त डेटा सुधार चिप के साथ वास्तविक ईसीसी मेमोरी के समान नहीं है। डीडीआर5 का ऑन-डाई त्रुटि सुधार विश्वसनीयता में सुधार करने और सघन रैम चिप्स की अनुमति देने के लिए है जो प्रति-चिप दोष दर को कम करता है। अभी भी गैर-ईसीसी और ईसीसी डीडीआर5 डीआईएमएम संस्करण उपस्थित हैं; ECC वेरिएंट में त्रुटि-पहचान डेटा भेजने के लिए CPU में अतिरिक्त डेटा लाइनें होती हैं, जिससे CPU को पारगमन में होने वाली त्रुटियों का पता लगाने और उन्हें ठीक करने में मदद मिलती है।<ref>{{Citation|last=Cutress|first=Ian|title=Why DDR5 does NOT have ECC (by default)|url=https://www.youtube.com/watch?v=XGwcPzBJCh0|language=en|access-date=2021-08-07}}</ref>
प्रत्येक डीआईएमएम में दो स्वतंत्र चैनल होते हैं। जबकि पहले एसडीआरएएम पीढ़ियों में 64 (गैर-ईसीसी के लिए) या 72 (ईसीसी के लिए) डेटा लाइनों को नियंत्रित करने वाली एक सीए (कमांड/एड्रेस) बस थी, प्रत्येक डीडीआर5 डीआईएमएम में 32 (गैर-ईसीसी) या 40 (ईसीसी) डेटा को नियंत्रित करने वाली दो सीए बसें हैं। कुल 64 या 80 डेटा लाइनों के लिए प्रत्येक लाइन। यह चार-बाइट बस चौड़ाई 16 की दोगुनी न्यूनतम फट लंबाई 64 बाइट्स के न्यूनतम पहुंच आकार को संरक्षित करती है, जो x86 माइक्रोप्रोसेसरों द्वारा उपयोग किए जाने वाले कैश लाइन आकार से मेल खाती है।{{citation needed|date=May 2021}}
प्रत्येक डीआईएमएम में दो स्वतंत्र चैनल होते हैं। जबकि पहले एसडीआरएएम पीढ़ियों में 64 (गैर-ईसीसी के लिए) या 72 (ईसीसी के लिए) डेटा लाइनों को नियंत्रित करने वाली एक सीए (कमांड/एड्रेस) बस थी, प्रत्येक डीडीआर5 डीआईएमएम में 32 (गैर-ईसीसी) या 40 (ईसीसी) डेटा को नियंत्रित करने वाली दो सीए बसें हैं। कुल 64 या 80 डेटा लाइनों के लिए प्रत्येक लाइन। यह चार-बाइट बस चौड़ाई 16 की दोगुनी न्यूनतम बर्स्ट लंबाई 64 बाइट्स के न्यूनतम पहुंच आकार को संरक्षित करती है, जो x86 माइक्रोप्रोसेसरों द्वारा उपयोग किए जाने वाले कैश लाइन आकार से मेल खाती है।{{citation needed|date=May 2021}}




== ऑपरेशन ==
== ऑपरेशन ==
मानक डीडीआर5 मेमोरी स्पीड 4400 से 7600 मिलियन ट्रांसफर प्रति सेकंड (PC5-35200 से PC5-60800) तक होती है।<ref name="gskill-ddr5"/>उच्च गति बाद में जोड़ी जा सकती है, जैसा कि पिछली पीढ़ियों के साथ हुआ था।
मानक डीडीआर5 मेमोरी स्पीड 4400 से 7600 मिलियन ट्रांसफर प्रति सेकंड (PC5-35200 से PC5-60800) तक होती है। उच्च गति बाद में जोड़ी जा सकती है, जैसा कि पिछली पीढ़ियों के साथ हुआ था।


डीडीआर4 एसडीआरएएम की तुलना में, न्यूनतम बर्स्ट लंबाई को दोगुना करके 16 कर दिया गया, जिसमें आठ ट्रांसफर के बाद बर्स्ट चॉप का विकल्प था। एड्रेसिंग रेंज को भी थोड़ा बढ़ाया गया है:
डीडीआर4 एसडीआरएएम की तुलना में, न्यूनतम बर्स्ट लंबाई को दोगुना करके 16 कर दिया गया, जिसमें आठ ट्रांसफर के बाद बर्स्ट चॉप का विकल्प था। एड्रेसिंग रेंज को भी थोड़ा बढ़ाया गया है:
Line 61: Line 41:
* अधिकतम 128K पंक्तियों के लिए पंक्ति पता बिट्स की संख्या 17 पर बनी हुई है।
* अधिकतम 128K पंक्तियों के लिए पंक्ति पता बिट्स की संख्या 17 पर बनी हुई है।
*एक और कॉलम एड्रेस बिट (C10) जोड़ा गया है, जिससे ×4 चिप्स में 8192 कॉलम (1 KB पेज) तक की अनुमति मिलती है।
*एक और कॉलम एड्रेस बिट (C10) जोड़ा गया है, जिससे ×4 चिप्स में 8192 कॉलम (1 KB पेज) तक की अनुमति मिलती है।
*न्यूनतम-महत्वपूर्ण तीन कॉलम पता बिट्स (C0, C1, C2) हटा दिए जाते हैं; सभी पठन और लेखन एक कॉलम पते से शुरू होना चाहिए जो कि आठ का एक गुणक है।
*न्यूनतम-महत्वपूर्ण तीन कॉलम पता बिट्स (C0, C1, C2) हटा दिए जाते हैं; सभी पठन और लेखन एक कॉलम पते से प्रारंभ होना चाहिए जो कि आठ का एक गुणक है।
*एक बिट चौथी चिप आईडी बिट (CID3) या एक अतिरिक्त पंक्ति पता बिट (R17) के रूप में विस्तार को संबोधित करने के लिए आरक्षित है।
*एक बिट चौथी चिप आईडी बिट (CID3) या एक अतिरिक्त पंक्ति पता बिट (R17) के रूप में विस्तार को संबोधित करने के लिए आरक्षित है।


=== कमांड एन्कोडिंग ===
=== कमांड एन्कोडिंग ===
{| class="wikitable plainrowheaders floatright" style= "text-align: center; font-size: 95%;"
{| class="wikitable plainrowheaders floatright" style= "text-align: center; font-size: 95%;"
|+डीडीआर5 कमांड एन्कोडिंग<ref name="draft0.1">{{Cite web |title=DDR5 Full Spec Draft Rev0.1 |date=4 December 2017 |url=http://softnology.biz/pdf/JESD79-5%20Proposed%20Rev0.1.pdf |publisher=JEDEC committee JC42.3 |access-date=2020-07-19}}</ref>{{Verify source|date=July 2020|type=final standard}}
|+डीडीआर5 कमांड एन्कोडिंग<ref name="draft0.1">{{Cite web |title=DDR5 Full Spec Draft Rev0.1 |date=4 December 2017 |url=http://softnology.biz/pdf/JESD79-5%20Proposed%20Rev0.1.pdf |publisher=JEDEC committee JC42.3 |access-date=2020-07-19}}</ref>
!rowspan=2| कमांड !! rowspan="2" | {{overline|CS}} !!colspan=14| कमांड/aडीडीआरess (CA) bits
!rowspan=2| कमांड !! rowspan="2" | {{overline|CS}} !!colspan=14| कमांड/aडीडीआरess (CA) bits
|-
|-
Line 172: Line 152:
}}</small>
}}</small>
|}
|}
कमांड एन्कोडिंग को महत्वपूर्ण रूप से पुनर्व्यवस्थित किया गया था और यह LPडीडीआर#LPडीडीआर4 से प्रेरणा लेता है; आदेश 14-बिट बस के साथ या तो एक या दो चक्रों का उपयोग करके भेजे जाते हैं। कुछ सरल आदेश (जैसे प्रीचार्ज) एक चक्र लेते हैं, जबकि कोई भी जिसमें एक पता सम्मिलित होता है (सक्रिय करें, पढ़ें, लिखें) जानकारी के 28 बिट्स को सम्मिलित करने के लिए दो चक्रों का उपयोग करें।
कमांड एन्कोडिंग को महत्वपूर्ण रूप से पुनर्व्यवस्थित किया गया था और यह एलपीडीडीआर4 से प्रेरणा लेता है; आदेश 14-बिट बस के साथ या तो एक या दो चक्रों का उपयोग करके भेजे जाते हैं। कुछ सरल आदेश (जैसे प्रीचार्ज) एक चक्र लेते हैं, जबकि कोई भी जिसमें एक पता सम्मिलित होता है (सक्रिय करें, पढ़ें, लिखें) जानकारी के 28 बिट्स को सम्मिलित करने के लिए दो चक्रों का उपयोग करें।


एलपीडीडीआर की तरह, आठ 13-बिट रजिस्टरों के बजाय अब 256 आठ-बिट मोड रजिस्टर हैं। साथ ही, पंजीकृत क्लॉक ड्राइवर चिप द्वारा उपयोग के लिए आरक्षित एक रजिस्टर (MR7) के बजाय, मोड रजिस्टरों का एक पूरा दूसरा बैंक परिभाषित किया गया है (CW बिट का उपयोग करके चुना गया)।
एलपीडीडीआर की तरह, आठ 13-बिट रजिस्टरों के बजाय अब 256 आठ-बिट मोड रजिस्टर हैं। साथ ही, पंजीकृत क्लॉक ड्राइवर चिप द्वारा उपयोग के लिए आरक्षित एक रजिस्टर (MR7) के अतिरिक्त, मोड रजिस्टरों का एक पूरा दूसरा बैंक परिभाषित किया गया है। (CW बिट का उपयोग करके चुना गया)।


डीडीआर5 के लिए राइट पैटर्न कमांड नया है; यह एक राइट कमांड के समान है, लेकिन रेंज अलग-अलग डेटा के अतिरिक्त एक-बाइट मोड रजिस्टर (जो सभी-शून्य के लिए डिफ़ॉल्ट है) की प्रतियों से भरी हुई है। चूंकि इसमें सामान्य रूप से लिखने में उतना ही समय लगता है, जितना समय लगता है, डेटा लाइनों को न चलाने से ऊर्जा की बचत होती है। इसके अतिरिक्त, कई बैंकों को लिखा जा सकता है कि कमांड बस पहले से मुक्त हो जाने के कारण अधिक बारीकी से लिखा जा सकता है।
डीडीआर5 के लिए राइट पैटर्न कमांड नया है; यह एक राइट कमांड के समान है, लेकिन रेंज भिन्न-भिन्न डेटा के अतिरिक्त एक-बाइट मोड रजिस्टर (जो सभी-शून्य के लिए डिफ़ॉल्ट है) की प्रतियों से भरी हुई है। चूंकि इसमें सामान्य रूप से लिखने में उतना ही समय लगता है, जितना समय लगता है, डेटा लाइनों को न चलाने से ऊर्जा की बचत होती है। इसके अतिरिक्त, कई बैंकों को लिखा जा सकता है कि कमांड बस पहले से मुक्त हो जाने के कारण अधिक ध्यान से लिखा जा सकता है।


बहुउद्देश्यीय कमांड में डेटा बस के प्रशिक्षण और अंशांकन के लिए विभिन्न उप-आदेश सम्मिलित हैं।
बहुउद्देश्यीय कमांड में डेटा बस के प्रशिक्षण और अंशांकन के लिए विभिन्न उप-आदेश सम्मिलित हैं।
Line 183: Line 163:


=== इंटेल ===
=== इंटेल ===
12वीं पीढ़ी की एल्डर झील और 13वीं पीढ़ी के रैप्टर झील सीपीयू डीडीआर5 और डीडीआर4 दोनों का समर्थन करते हैं, लेकिन आमतौर पर, मदरबोर्ड पर एक या दूसरे के लिए केवल डीआईएमएम सॉकेट होते हैं। इंटेल के H610 चिपसेट के साथ कुछ मेनबोर्ड जो डीडीआर4 और डीडीआर5 दोनों का समर्थन करते हैं, लेकिन एक साथ नहीं।<ref>{{cite web | url=https://www.computerbase.de/2022-03/intel-h610-ddr4-ddr5-speicher/ | title=DDR4 और DDR5: H610 मेनबोर्ड दोनों मेमोरी जेनरेशन को जोड़ता है}}</ref>
12वीं पीढ़ी की एल्डर झील और 13वीं पीढ़ी के रैप्टर झील सीपीयू डीडीआर5 और डीडीआर4 दोनों का समर्थन करते हैं, लेकिन अधिकांशतः, मदरबोर्ड पर एक या दूसरे के लिए केवल डीआईएमएम सॉकेट होते हैं। इंटेल के H610 चिपसेट के साथ कुछ मेनबोर्ड जो डीडीआर4 और डीडीआर5 दोनों का समर्थन करते हैं, लेकिन एक साथ नहीं। <ref>{{cite web | url=https://www.computerbase.de/2022-03/intel-h610-ddr4-ddr5-speicher/ | title=DDR4 और DDR5: H610 मेनबोर्ड दोनों मेमोरी जेनरेशन को जोड़ता है}}</ref>         एक लीक स्लाइड इंटेल के 2022 नीलम रैपिड्स प्रोसेसर पर नियोजित डीडीआर5 समर्थन दिखाती है।<ref>{{Cite web|last=Verheyde 2019-05-22T16:50:03Z|first=Arne|date=May 22, 2019|title=लीक हुआ इंटेल सर्वर रोडमैप 2021 में DDR5, PCIe 5.0, 2022 में ग्रेनाइट रैपिड्स दिखाता है|url=https://www.tomshardware.com/news/intel-server-ddr5-pcie-5.0-roadmap-leaked-granite-rapids,39403.html|website=Tom's Hardware}}</ref>
एक लीक स्लाइड इंटेल के 2022 नीलम रैपिड्स प्रोसेसर पर नियोजित डीडीआर5 समर्थन दिखाती है।<ref>{{Cite web|last=Verheyde 2019-05-22T16:50:03Z|first=Arne|date=May 22, 2019|title=लीक हुआ इंटेल सर्वर रोडमैप 2021 में DDR5, PCIe 5.0, 2022 में ग्रेनाइट रैपिड्स दिखाता है|url=https://www.tomshardware.com/news/intel-server-ddr5-pcie-5.0-roadmap-leaked-granite-rapids,39403.html|website=Tom's Hardware}}</ref>




=== एएमडी ===
=== एएमडी ===
डीडीआर5 और LPडीडीआर5 को एएमडी के रायजेन लिस्ट के एएमडी रायजेन प्रोसेसर#Zen 3+ आधारित सीरीज मोबाइल APUs द्वारा समर्थित किया गया है, जो उनके Zen 3|Zen 3+ आर्किटेक्चर द्वारा संचालित है। एएमडी ने अब अपने एएमडी रायजेन 7000 सीरीज प्रोसेसर भी जारी किए हैं, जो सभी डीडीआर5 मेमोरी को मानक के रूप में सपोर्ट करते हैं।<ref>{{cite web |author1=Toby H |date=2022-09-28 |title= एएमडी रेजेन 7000|url=https://en.wikipedia.org/wiki/Ryzen#Ryzen_7000 |access-date=2022-09-28 |website=Wikipedia |language=en}}</ref>
डीडीआर5 और एलपीडीडीआर को एएमडी के रायजेन लिस्ट के एएमडी रायजेन प्रोसेसर#Zen 3+ आधारित सीरीज मोबाइल APUs द्वारा समर्थित किया गया है, जो उनके Zen 3|Zen 3+ आर्किटेक्चर द्वारा संचालित है। एएमडी ने अब अपने एएमडी रायजेन 7000 सीरीज प्रोसेसर भी जारी किए हैं, जो सभी डीडीआर5 मेमोरी को मानक के रूप में सपोर्ट करते हैं। <ref>{{cite web |author1=Toby H |date=2022-09-28 |title= एएमडी रेजेन 7000|url=https://en.wikipedia.org/wiki/Ryzen#Ryzen_7000 |access-date=2022-09-28 |website=Wikipedia |language=en}}</ref>                                                                                       सॉकेट SP5 सॉकेट पर 12-चैनल डीडीआर5 का समर्थन करने के लिए उन्नत माइक्रो डिवाइसेस द्वारा आगामी एपिक जेनोआ और बर्गमो सीपीयू की पुष्टि की गई है।<ref>{{Cite web |author1=Anton Shilov |date=2021-12-09 |title=एएमडी ने जेन 4 ईपीवाईसी सीपीयू के लिए बारह डीडीआर5 मेमोरी चैनल की पुष्टि की|url=https://www.tomshardware.com/news/amd-confirms-12-ddr5-memory-channels-on-genoa |access-date=2022-05-03 |website=Tom's Hardware |language=en}}</ref> एएमडी ने यह भी पुष्टि की है कि Zen 4 कंज्यूमर सेंट्रल प्रोसेसिंग यूनिट नए सॉकेट AM5 पर डीडीआर5 को सपोर्ट करेगी।<ref>{{Cite web |last=Killian |first=Zak |date=2022-04-27 |title=AMD Ryzen 7000 Zen 4 ने लॉन्च के समय DDR5-5200 मेमोरी स्पीड को सपोर्ट करने की पुष्टि की|url=https://hothardware.com/news/amd-zen-4-confirmed-to-support-ddr5-5200 |access-date=2022-05-03 |website=HotHardware |language=en-us}}</ref>
सॉकेट SP5 सॉकेट पर 12-चैनल डीडीआर5 का समर्थन करने के लिए उन्नत माइक्रो डिवाइसेस द्वारा आगामी एपिक जेनोआ और बर्गमो सीपीयू की पुष्टि की गई है।<ref>{{Cite web |author1=Anton Shilov |date=2021-12-09 |title=एएमडी ने जेन 4 ईपीवाईसी सीपीयू के लिए बारह डीडीआर5 मेमोरी चैनल की पुष्टि की|url=https://www.tomshardware.com/news/amd-confirms-12-ddr5-memory-channels-on-genoa |access-date=2022-05-03 |website=Tom's Hardware |language=en}}</ref> एएमडी ने यह भी पुष्टि की है कि Zen 4 कंज्यूमर सेंट्रल प्रोसेसिंग यूनिट नए सॉकेट AM5 पर डीडीआर5 को सपोर्ट करेगी।<ref>{{Cite web |last=Killian |first=Zak |date=2022-04-27 |title=AMD Ryzen 7000 Zen 4 ने लॉन्च के समय DDR5-5200 मेमोरी स्पीड को सपोर्ट करने की पुष्टि की|url=https://hothardware.com/news/amd-zen-4-confirmed-to-support-ddr5-5200 |access-date=2022-05-03 |website=HotHardware |language=en-us}}</ref>




Line 195: Line 173:
Apple के Apple M1 Pro, M1 Max, M1 Ultra और Apple M2 सभी LPडीडीआर5 को सपोर्ट करते हैं।
Apple के Apple M1 Pro, M1 Max, M1 Ultra और Apple M2 सभी LPडीडीआर5 को सपोर्ट करते हैं।


{{Clear|right}}




Line 202: Line 179:




==इस पेज में लापता आंतरिक लिंक की सूची==


==बाहरी कड़ियाँ==
==बाहरी कड़ियाँ==
Line 209: Line 184:
*[http://www.softnology.biz/pdf/JESD79-5%20Proposed%20Rev0.1.pdf डीडीआर5 Full Spec Draft Rev0.1]{{snd}} unfinished draft of the डीडीआर5 standard
*[http://www.softnology.biz/pdf/JESD79-5%20Proposed%20Rev0.1.pdf डीडीआर5 Full Spec Draft Rev0.1]{{snd}} unfinished draft of the डीडीआर5 standard


{{DRAM}}
[[Category:All articles with unsourced statements]]
[[श्रेणी: एसडीआरएएम]]
[[Category:All pages needing factual verification]]
 
[[Category:Articles with hatnote templates targeting a nonexistent page]]
[[डी:डीडीआर-एसडीआरएएम#डीडीआर5-एसडीआरएएम]]
[[Category:Articles with short description]]
 
[[Category:Articles with unsourced statements from May 2021]]
 
[[Category:CS1 English-language sources (en)]]
[[Category: Machine Translated Page]]
[[Category:CS1 français-language sources (fr)]]
[[Category:CS1 maint]]
[[Category:CS1 Ελληνικά-language sources (el)]]
[[Category:Citation Style 1 templates|W]]
[[Category:Collapse templates]]
[[Category:Created On 18/12/2022]]
[[Category:Created On 18/12/2022]]
[[Category:Machine Translated Page]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with reference errors]]
[[Category:Pages with script errors]]
[[Category:Short description with empty Wikidata description]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates based on the Citation/CS1 Lua module]]
[[Category:Templates generating COinS|Cite web]]
[[Category:Templates generating microformats]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates used by AutoWikiBrowser|Cite web]]
[[Category:Templates using TemplateData]]
[[Category:Wikipedia articles needing factual verification from July 2020]]
[[Category:Wikipedia fully protected templates|Cite web]]
[[Category:Wikipedia metatemplates]]

Latest revision as of 12:13, 2 November 2023

डबल डेटा रेट 5 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर5 एसडीआरएएम) एक प्रकार की सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी है। अपने पूर्ववर्ती डीडीआर4 एसडीआरएएम की तुलना में, डीडीआर5 को बैंडविड्थ (कंप्यूटिंग) को दोगुना करते हुए, बिजली के उपयोग को कम करने की योजना बनाई गई थी।[1] मूल रूप से 2018 के लिए लक्षित मानक,[2] 14 जुलाई 2020 को जारी किया गया था।

डिसीजन फीडबैक इक्वलाइजेशन (डीएफई) नामक एक नई सुविधा उच्च बैंडविड्थ और प्रदर्शन में सुधार के लिए आई/ओ स्पीड स्केलेबिलिटी को सक्षम बनाती है। डीडीआर5 अपने पूर्ववर्ती, डीडीआर4 एसडीआरएएम की तुलना में अधिक बैंडविड्थ (कंप्यूटिंग) का समर्थन करता है, जिसमें 4.8 गीगाबिट्स प्रति सेकंड संभव है, लेकिन लॉन्च के समय शिपिंग नहीं संभव है।[3] डीडीआर5 में डीडीआर4 और डीडीआर3 के समान मेमोरी टाइमिंग है।[4] डीडीआर5 अधिकतम डीआईएमएम क्षमता को 64 GB से 512 GB तक ऑक्टूप करता है।[5][6] 15 नवंबर, 2018 को, SK Hynix ने अपनी पहली डीडीआर5 RAM चिप को पूरा करने की घोषणा की; यह 5200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस पर 1.1 वी पर चलता है।[7] फरवरी 2019 में, SK Hynix ने 6400 MT/s चिप की घोषणा की, जो प्रारंभिक डीडीआर5 मानक द्वारा निर्दिष्ट उच्चतम गति है।[8] कुछ कंपनियां 2019 के अंत तक पहला उत्पाद बाजार में लाने की योजना बना रही थीं।[9] दुनिया की पहली डीडीआर5 DRAM चिप को आधिकारिक तौर पर SK Hynix द्वारा 6 अक्टूबर, 2020 को लॉन्च किया गया था।[10][11] लैपटॉप और स्मार्टफोन के लिए भिन्न JEDEC मानक एलपीडीडीआर5 (लो पावर डबल डेटा रेट 5), फरवरी 2019 में जारी किया गया था।[12]

डीडीआर4 की तुलना में, डीडीआर5 मेमोरी वोल्टेज को 1.1 V तक कम कर देता है, जिससे बिजली का उपयोग कम हो जाता है। डीडीआर5 मॉड्यूल उच्च गति तक पहुँचने के लिए ऑन-बोर्ड वोल्टेज नियामकों को सम्मिलित करते हैं।[6] डीडीआर5 प्रति मॉड्यूल 51.2 GB/s की गति और प्रति मॉड्यूल 2 मेमोरी चैनल[13][14] का समर्थन करता है।[15]

एक सामान्य अपेक्षा है कि वर्तमान में डीडीआर4 का उपयोग करने वाले अधिकांश उपयोग अंततः डीडीआर5 में माइग्रेट हो जाएंगे।

अगस्त 2021 में, सैमसंग ने 512 जीबी 7200 ट्रांसफर (कंप्यूटिंग) | एमटी/एस रैम डीआईएमएम का खुलासा किया।

डीआईएमएम बनाम मेमोरी चिप्स

जबकि पिछली एसडीआरएएम पीढ़ियों ने असंबद्ध डीआईएमएम की अनुमति दी थी, जिसमें मेमोरी चिप्स और पैसिव वायरिंग (प्लस एक छोटी सीरियल उपस्थिति का पता लगाने वाली रोम) सम्मिलित थी, डीडीआर5 डीआईएमएम को अतिरिक्त सक्रिय सर्किटरी की आवश्यकता होती है, जिससे डीआईएमएम के लिए इंटरफ़ेस स्वयं रैम चिप्स के इंटरफ़ेस से भिन्न हो जाता है।

डीडीआर5 (L) RDIMMs 12V का उपयोग करते हैं और UDIMMs 5V इनपुट का उपयोग करते हैं। डीडीआर5 डीआईएमएम को 3.3V पर प्रबंधन इंटरफ़ेस शक्ति प्रदान की जाती है, [16][17] और ऑन-बोर्ड सर्किटरी (एक पावर मैनेजमेंट इंटीग्रेटेड सर्किट) का उपयोग करें [18] और संबंधित निष्क्रिय घटक मेमोरी चिप्स द्वारा आवश्यक कम वोल्टेज में परिवर्तित करने के लिए उपयोग के बिंदु के करीब अंतिम वोल्टेज विनियमन अधिक स्थिर शक्ति प्रदान करता है, और सीपीयू बिजली की आपूर्ति के लिए वोल्टेज नियामक मॉड्यूल के विकास को दर्शाता है।

डीडीआर4 के विपरीत, सभी डीडीआर5 चिप्स में ऑन-डाई एरर-करेक्शन कोड होता है, जहां सीपीयू को डेटा भेजने से पहले त्रुटियों का पता लगाया जाता है और उन्हें ठीक किया जाता है। चूंकि, यह मेमोरी मॉड्यूल पर अतिरिक्त डेटा सुधार चिप के साथ वास्तविक ईसीसी मेमोरी के समान नहीं है। डीडीआर5 का ऑन-डाई त्रुटि सुधार विश्वसनीयता में सुधार करने और सघन रैम चिप्स की अनुमति देने के लिए है जो प्रति-चिप दोष दर को कम करता है। अभी भी गैर-ईसीसी और ईसीसी डीडीआर5 डीआईएमएम संस्करण उपस्थित हैं; ECC वेरिएंट में त्रुटि-पहचान डेटा भेजने के लिए CPU में अतिरिक्त डेटा लाइनें होती हैं, जिससे CPU को पारगमन में होने वाली त्रुटियों का पता लगाने और उन्हें ठीक करने में मदद मिलती है।[19] प्रत्येक डीआईएमएम में दो स्वतंत्र चैनल होते हैं। जबकि पहले एसडीआरएएम पीढ़ियों में 64 (गैर-ईसीसी के लिए) या 72 (ईसीसी के लिए) डेटा लाइनों को नियंत्रित करने वाली एक सीए (कमांड/एड्रेस) बस थी, प्रत्येक डीडीआर5 डीआईएमएम में 32 (गैर-ईसीसी) या 40 (ईसीसी) डेटा को नियंत्रित करने वाली दो सीए बसें हैं। कुल 64 या 80 डेटा लाइनों के लिए प्रत्येक लाइन। यह चार-बाइट बस चौड़ाई 16 की दोगुनी न्यूनतम बर्स्ट लंबाई 64 बाइट्स के न्यूनतम पहुंच आकार को संरक्षित करती है, जो x86 माइक्रोप्रोसेसरों द्वारा उपयोग किए जाने वाले कैश लाइन आकार से मेल खाती है।[citation needed]


ऑपरेशन

मानक डीडीआर5 मेमोरी स्पीड 4400 से 7600 मिलियन ट्रांसफर प्रति सेकंड (PC5-35200 से PC5-60800) तक होती है। उच्च गति बाद में जोड़ी जा सकती है, जैसा कि पिछली पीढ़ियों के साथ हुआ था।

डीडीआर4 एसडीआरएएम की तुलना में, न्यूनतम बर्स्ट लंबाई को दोगुना करके 16 कर दिया गया, जिसमें आठ ट्रांसफर के बाद बर्स्ट चॉप का विकल्प था। एड्रेसिंग रेंज को भी थोड़ा बढ़ाया गया है:

  • चिप आईडी बिट्स की संख्या तीन बनी रहती है, जिससे आठ स्टैक्ड चिप्स तक की अनुमति मिलती है।
  • एक तीसरा बैंक समूह बिट (BG2) जोड़ा गया, जिससे आठ बैंक समूहों तक की अनुमति मिल सके।
  • प्रति बैंक समूह में बैंकों की अधिकतम संख्या चार बनी हुई है।
  • अधिकतम 128K पंक्तियों के लिए पंक्ति पता बिट्स की संख्या 17 पर बनी हुई है।
  • एक और कॉलम एड्रेस बिट (C10) जोड़ा गया है, जिससे ×4 चिप्स में 8192 कॉलम (1 KB पेज) तक की अनुमति मिलती है।
  • न्यूनतम-महत्वपूर्ण तीन कॉलम पता बिट्स (C0, C1, C2) हटा दिए जाते हैं; सभी पठन और लेखन एक कॉलम पते से प्रारंभ होना चाहिए जो कि आठ का एक गुणक है।
  • एक बिट चौथी चिप आईडी बिट (CID3) या एक अतिरिक्त पंक्ति पता बिट (R17) के रूप में विस्तार को संबोधित करने के लिए आरक्षित है।

कमांड एन्कोडिंग

डीडीआर5 कमांड एन्कोडिंग[20]
कमांड CS कमांड/aडीडीआरess (CA) bits
0 1 2 3 4 5 6 7 8 9 10 11 12 13
सक्रिय (सक्रिय)
एक पंक्ति खोलें 		L L L Row R0–3 Bank Bank group Chip CID0–2
H Row R4–16 R17/
CID3
असाइन नहीं किया गया, आरक्षित L L H V
H V
असाइन नहीं किया गया, आरक्षित L H L L L V
H V
पैटर्न लिखें L H L L H L H Bank Bank group Chip CID0–2
H V Column C3–10 V AP H V CID3
असाइन नहीं किया गया, आरक्षित L H L L H H V
H V
मोड रजिस्टर लिखें L H L H L L Aडीडीआरess MRA0–7 V
H Data MRD0–7 V CW V
मोड रजिस्टर लिखें L H L H L H Aडीडीआरess MRA0–7 V
H V CW V
लिखें L H L H H L BL Bank Bank group Chip CID0–2
H V Column C3–10 V AP WRP V CID3
पढ़ना L H L H H H BL Bank Bank group Chip CID0–2
H V Column C3–10 V AP V CID3
वीआरएफ सीए L H H L L L Data V
सभी को रीफ्रेश करें L H H L L H CID3 V L Chip CID0–2
उसी बैंक को रिफ्रेश करें L H H L L H CID3 Bank V H Chip CID0–2
सभी को प्रीचार्ज करें L H H L H L CID3 V L Chip CID0–2
उसी बैंक को प्रीचार्ज करें L H H L H L CID3 Bank V H Chip CID0–2
प्रीचार्ज L H H L H H CID3 Bank Bank group Chip CID0–2
असाइन नहीं किया गया, आरक्षित L H H H L L V
कार्य नहीं किया गया, खाता L H H H L H V L V
पावर-डाउन प्रविष्टि L H H H L H V H ODT V
बहुउद्देश्यीय कमान L H H H H L Command CMD0–7 V
पावर-डाउन निकास,

कोई ऑपरेशन नहीं

L H H H H H V
अचयनित (कोई ऑपरेशन नहीं) H X
  • Signal level
    • H, high
    • L, low
    • V, valid, either low or high
    • X, irrelevant
  • Logic level
    •   Active
    •   Inactive
    •   Unused
  • Control bits
    • AP, Auto-precharge
    • CW, Control word
    • BL, Burst length ≠ 16
    • WRP, Write partial
    • ODT, ODT remains enabled

कमांड एन्कोडिंग को महत्वपूर्ण रूप से पुनर्व्यवस्थित किया गया था और यह एलपीडीडीआर4 से प्रेरणा लेता है; आदेश 14-बिट बस के साथ या तो एक या दो चक्रों का उपयोग करके भेजे जाते हैं। कुछ सरल आदेश (जैसे प्रीचार्ज) एक चक्र लेते हैं, जबकि कोई भी जिसमें एक पता सम्मिलित होता है (सक्रिय करें, पढ़ें, लिखें) जानकारी के 28 बिट्स को सम्मिलित करने के लिए दो चक्रों का उपयोग करें।

एलपीडीडीआर की तरह, आठ 13-बिट रजिस्टरों के बजाय अब 256 आठ-बिट मोड रजिस्टर हैं। साथ ही, पंजीकृत क्लॉक ड्राइवर चिप द्वारा उपयोग के लिए आरक्षित एक रजिस्टर (MR7) के अतिरिक्त, मोड रजिस्टरों का एक पूरा दूसरा बैंक परिभाषित किया गया है। (CW बिट का उपयोग करके चुना गया)।

डीडीआर5 के लिए राइट पैटर्न कमांड नया है; यह एक राइट कमांड के समान है, लेकिन रेंज भिन्न-भिन्न डेटा के अतिरिक्त एक-बाइट मोड रजिस्टर (जो सभी-शून्य के लिए डिफ़ॉल्ट है) की प्रतियों से भरी हुई है। चूंकि इसमें सामान्य रूप से लिखने में उतना ही समय लगता है, जितना समय लगता है, डेटा लाइनों को न चलाने से ऊर्जा की बचत होती है। इसके अतिरिक्त, कई बैंकों को लिखा जा सकता है कि कमांड बस पहले से मुक्त हो जाने के कारण अधिक ध्यान से लिखा जा सकता है।

बहुउद्देश्यीय कमांड में डेटा बस के प्रशिक्षण और अंशांकन के लिए विभिन्न उप-आदेश सम्मिलित हैं।

समर्थन

इंटेल

12वीं पीढ़ी की एल्डर झील और 13वीं पीढ़ी के रैप्टर झील सीपीयू डीडीआर5 और डीडीआर4 दोनों का समर्थन करते हैं, लेकिन अधिकांशतः, मदरबोर्ड पर एक या दूसरे के लिए केवल डीआईएमएम सॉकेट होते हैं। इंटेल के H610 चिपसेट के साथ कुछ मेनबोर्ड जो डीडीआर4 और डीडीआर5 दोनों का समर्थन करते हैं, लेकिन एक साथ नहीं। [21] एक लीक स्लाइड इंटेल के 2022 नीलम रैपिड्स प्रोसेसर पर नियोजित डीडीआर5 समर्थन दिखाती है।[22]


एएमडी

डीडीआर5 और एलपीडीडीआर को एएमडी के रायजेन लिस्ट के एएमडी रायजेन प्रोसेसर#Zen 3+ आधारित सीरीज मोबाइल APUs द्वारा समर्थित किया गया है, जो उनके Zen 3|Zen 3+ आर्किटेक्चर द्वारा संचालित है। एएमडी ने अब अपने एएमडी रायजेन 7000 सीरीज प्रोसेसर भी जारी किए हैं, जो सभी डीडीआर5 मेमोरी को मानक के रूप में सपोर्ट करते हैं। [23] सॉकेट SP5 सॉकेट पर 12-चैनल डीडीआर5 का समर्थन करने के लिए उन्नत माइक्रो डिवाइसेस द्वारा आगामी एपिक जेनोआ और बर्गमो सीपीयू की पुष्टि की गई है।[24] एएमडी ने यह भी पुष्टि की है कि Zen 4 कंज्यूमर सेंट्रल प्रोसेसिंग यूनिट नए सॉकेट AM5 पर डीडीआर5 को सपोर्ट करेगी।[25]


Apple

Apple के Apple M1 Pro, M1 Max, M1 Ultra और Apple M2 सभी LPडीडीआर5 को सपोर्ट करते हैं।


संदर्भ

  1. ↑ Manion, Wayne (March 31, 2017). "DDR5 बैंडविड्थ और कम बिजली की खपत को बढ़ावा देगा". Tech Report. Retrieved April 1, 2017.
  2. ↑ Cunningham, Andrew (March 31, 2017). "अगली पीढ़ी का DDR5 RAM 2018 में DDR4 की गति को दोगुना कर देगा". Ars Technica. Retrieved January 15, 2018.
  3. ↑ "नया DDR5 SDRAM मानक DDR4 की दोगुनी बैंडविड्थ का समर्थन करता है". AppleInsider (in English). Retrieved 2020-07-21.
  4. ↑ Dr. Ian Cutress. "DDR5 उप-समय और विलंबता में अंतर्दृष्टि". Anandtech.
  5. ↑ "DDR5 बनाम DDR4 - सभी डिज़ाइन चुनौतियाँ और लाभ".</रेफ>DDR5 में DDR4 की तुलना में उच्च आवृत्तियाँ भी हैं। रामबस ने सितंबर 2017 में एक कार्यशील DDR5 DIMM की घोषणा की।<ref name=pcgamer>Lilly, Paul (22 September 2017). "DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है". PC Gamer. Retrieved 15 January 2018.
  6. ↑ 6.0 6.1 Tyson, Mark (22 September 2017). "Rambus उद्योग की पहली पूरी तरह कार्यात्मक DDR5 DIMM - RAM - समाचार की घोषणा की". hexus.net.
  7. ↑ Malakar, Abhishek (November 18, 2018). "एसके हाइनिक्स ने पहली 16 जीबी डीडीआर5-5200 मेमोरी चिप विकसित की". Archived from the original on March 31, 2019. Retrieved November 18, 2018.
  8. ↑ Shilov, Anton. "SK Hynix विवरण DDR5-6400". www.anandtech.com.
  9. ↑ "SK Hynix, Samsung ने इस वर्ष आने वाले DDR5 उत्पादों का विवरण दिया". Tom's Hardware. February 23, 2019.
  10. ↑ "SK हाइनिक्स ने दुनिया का पहला DDR5 DRAM लॉन्च किया". www.hpcwire.com.
  11. ↑ "एसके हाइनिक्स: डीडीआर5 डीआरएएम लॉन्च". businesskorea.co.kr. October 7, 2020.
  12. ↑ "JEDEC अद्यतन कम पावर मेमोरी उपकरणों के लिए मानक: LPDDR5" (Press release). JEDEC. 19 February 2019.
  13. ↑ "DDR5 के बारे में अब तक हम जो जानते हैं". Tom's Hardware. June 7, 2019.
  14. ↑ "DDR5 - निश्चित गाइड!". April 27, 2019.
  15. ↑ Lilly, Paul (September 22, 2017). "DDR5 मेमोरी DDR4 से दोगुनी तेज़ है और 2019 के लिए निर्धारित है". PC Gamer.
  16. ↑ "DDR5 RDIMM और LRDIMM के लिए P8900 PMIC". Renesas. Retrieved 2020-07-19.
    "P8911 PMIC for Client DDR5 Memory Modules". Renesas. Retrieved 2020-07-19.
  17. ↑ "DDR5 SDRAM RDIMM 16Gb M-die पर आधारित है" (PDF). SK Hynix. p. 7. Archived from the original (PDF) on 2021-10-29. Retrieved 2021-10-29. VIN_BULK[:] PMIC को 12 V पावर इनपुट सप्लाई पिन। VIN_MGMT[:] VOUT_1.8V और VOUT_1.0V LDO आउटपुट के लिए PMIC को 3.3 V पावर इनपुट सप्लाई पिन, साइड बैंड मैनेजमेंट एक्सेस, इंटरनल मेमोरी रीड ऑपरेशन।
  18. ↑ US patent 10769082, Patel, Shwetal Arvind; Zhang, Andy & Meng, Wen Jie et al., "DDR5 PMIC इंटरफ़ेस प्रोटोकॉल और ऑपरेशन", published 2019-11-07, assigned to Integrated Device Technology, Inc. 
  19. ↑ Cutress, Ian, Why DDR5 does NOT have ECC (by default) (in English), retrieved 2021-08-07
  20. ↑ "DDR5 Full Spec Draft Rev0.1" (PDF). JEDEC committee JC42.3. 4 December 2017. Retrieved 2020-07-19.
  21. ↑ "DDR4 और DDR5: H610 मेनबोर्ड दोनों मेमोरी जेनरेशन को जोड़ता है".
  22. ↑ Verheyde 2019-05-22T16:50:03Z, Arne (May 22, 2019). "लीक हुआ इंटेल सर्वर रोडमैप 2021 में DDR5, PCIe 5.0, 2022 में ग्रेनाइट रैपिड्स दिखाता है". Tom's Hardware.
  23. ↑ Toby H (2022-09-28). "एएमडी रेजेन 7000". Wikipedia (in English). Retrieved 2022-09-28.
  24. ↑ Anton Shilov (2021-12-09). "एएमडी ने जेन 4 ईपीवाईसी सीपीयू के लिए बारह डीडीआर5 मेमोरी चैनल की पुष्टि की". Tom's Hardware (in English). Retrieved 2022-05-03.
  25. ↑ Killian, Zak (2022-04-27). "AMD Ryzen 7000 Zen 4 ने लॉन्च के समय DDR5-5200 मेमोरी स्पीड को सपोर्ट करने की पुष्टि की". HotHardware (in English). Retrieved 2022-05-03.


बाहरी कड़ियाँ

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=डीडीआर5_एसडीआरएएम&oldid=272185’