इंटेल कोर (माइक्रोआर्किटेक्चर): Difference between revisions

From Vigyanwiki
(Created page with "{{short description|Intel processor microarchitecture}} {{About||Intel processors branded as ''Intel Core''|Intel Core}} {{Use mdy dates|date=October 2018}} {{Infobox CPU | na...")
 
No edit summary
Line 1: Line 1:
{{short description|Intel processor microarchitecture}}
{{short description|Intel processor microarchitecture}}
{{About||Intel processors branded as ''Intel Core''|Intel Core}}
{{About||Intel processors branded as ''Intel Core''|Intel Core}}
{{Use mdy dates|date=October 2018}}
 
{{Infobox CPU
{{Infobox CPU
| name = Intel Core
| name = Intel Core
Line 52: Line 52:
}}
}}


इंटेल कोर माइक्रोआर्किटेक्चर (अस्थायी रूप से अगली पीढ़ी के माइक्रो-आर्किटेक्चर के रूप में जाना जाता है,<ref>{{cite web |last1=Bessonov |first1=Oleg |title=New Wine into Old Skins. Conroe: Grandson of Pentium III, Nephew of NetBurst? |url=http://ixbtlabs.com/articles2/cpu/p6-nexgen.html |website=ixbtlabs.com |date=9 September 2005}} Note that all mentions of "Next-Generation Micro-architecture" in Intel's slides have asterisks that warn that "micro-architecture name [[To be determined|TBD]]".</ref> और मेरोम के रूप में विकसित)<ref name="hinton">{{cite web |last1=Hinton |first1=Glenn |title=आप क्या चयन करेंगे?|url=https://web.stanford.edu/class/ee380/Abstracts/100217-slides.pdf |date=17 February 2010}}</ref> 2006 के मध्य में [[इंटेल]] द्वारा लॉन्च किया गया एक मल्टी-कोर [[सेंट्रल प्रोसेसिंग यूनिट]] [[ सूक्ष्मवास्तुकला ]] है। यह [[योना (माइक्रोप्रोसेसर)]] की तुलना में एक प्रमुख विकास है, जो [[पी6 (माइक्रोआर्किटेक्चर)]] का पिछला संस्करण है जो 1995 में [[पेंटियम प्रो]] के साथ शुरू हुआ था। इसने [[नेटबर्स्ट]] माइक्रोआर्किटेक्चर को भी प्रतिस्थापित कर दिया, जो उच्च [[घड़ी की दर]] के लिए डिज़ाइन की गई एक अकुशल [[पाइपलाइन (कंप्यूटिंग)]] के कारण उच्च बिजली की खपत और गर्मी की तीव्रता से ग्रस्त था। 2004 की शुरुआत में नेटबर्स्ट (प्रेस्कॉट) के नए संस्करण को प्रतिस्पर्धी प्रदर्शन के लिए आवश्यक घड़ियों तक पहुंचने के लिए बहुत उच्च शक्ति की आवश्यकता थी, जिससे यह मल्टी-कोर प्रोसेसर | डुअल/मल्टी-कोर सीपीयू में बदलाव के लिए अनुपयुक्त हो गया। 7 मई 2004 को इंटेल ने अगले नेटबर्स्ट, [[तेजस और जयहॉक]] को रद्द करने की पुष्टि की।<ref>{{cite web |title=इंटेल ने तेजस को रद्द किया, डुअल-कोर डिजाइन पर स्विच किया|url=https://www.eetimes.com/intel-cancels-tejas-moves-to-dual-core-designs/ |website=[[EE Times]] |date=7 May 2004}}</ref> इंटेल 2001 से [[पेंटियम एम]] का 64-बिट विकास मेरोम विकसित कर रहा था,<ref name="hinton"/>और डेस्कटॉप कंप्यूटर और सर्वर में नेटबर्स्ट की जगह लेते हुए इसे सभी बाज़ार क्षेत्रों में विस्तारित करने का निर्णय लिया। इसे पेंटियम एम से एक छोटी और कुशल पाइपलाइन का विकल्प विरासत में मिला है, जो नेटबर्स्ट की उच्च घड़ियों तक नहीं पहुंचने के बावजूद बेहतर प्रदर्शन प्रदान करता है।{{Efn|NetBurst had reached 3.8 GHz in 2004. Core initially reached 3 GHz, and after moving to 45nm in [[Penryn (microarchitecture)|Penryn]] would reach 3.5 GHz. [[Westmere (microarchitecture)|Westmere]], the ultimate evolution of P6, reached 3.6 GHz base and 3.86 GHz boost frequency. (Excluding the 4.4 GHz special-order Xeons.)}}
'''इंटेल कोर माइक्रोआर्किटेक्चर''' (अस्थायी रूप से अगली पीढ़ी के माइक्रो-आर्किटेक्चर के रूप में जाना जाता है,<ref>{{cite web |last1=Bessonov |first1=Oleg |title=New Wine into Old Skins. Conroe: Grandson of Pentium III, Nephew of NetBurst? |url=http://ixbtlabs.com/articles2/cpu/p6-nexgen.html |website=ixbtlabs.com |date=9 September 2005}} Note that all mentions of "Next-Generation Micro-architecture" in Intel's slides have asterisks that warn that "micro-architecture name [[To be determined|TBD]]".</ref> और मेरोम के रूप में विकसित)<ref name="hinton">{{cite web |last1=Hinton |first1=Glenn |title=आप क्या चयन करेंगे?|url=https://web.stanford.edu/class/ee380/Abstracts/100217-slides.pdf |date=17 February 2010}}</ref> 2006 के मध्य में [[इंटेल]] द्वारा लॉन्च किया गया मल्टी-कोर [[सेंट्रल प्रोसेसिंग यूनिट]] [[ सूक्ष्मवास्तुकला |सूक्ष्मवास्तुकला]] है। यह [[योना (माइक्रोप्रोसेसर)]] की तुलना में प्रमुख विकास है, जो [[पी6 (माइक्रोआर्किटेक्चर)]] का पिछला संस्करण है जो 1995 में [[पेंटियम प्रो]] के साथ शुरू हुआ था। इसने [[नेटबर्स्ट]] माइक्रोआर्किटेक्चर को भी प्रतिस्थापित कर दिया, जो उच्च [[घड़ी की दर]] के लिए डिज़ाइन की गई अकुशल [[पाइपलाइन (कंप्यूटिंग)]] के कारण उच्च बिजली की खपत और गर्मी की तीव्रता से ग्रस्त था। 2004 की शुरुआत में नेटबर्स्ट (प्रेस्कॉट) के नए संस्करण को प्रतिस्पर्धी प्रदर्शन के लिए आवश्यक घड़ियों तक पहुंचने के लिए बहुत उच्च शक्ति की आवश्यकता थी, जिससे यह मल्टी-कोर प्रोसेसर | डुअल/मल्टी-कोर सीपीयू में बदलाव के लिए अनुपयुक्त हो गया। 7 मई 2004 को इंटेल ने अगले नेटबर्स्ट, [[तेजस और जयहॉक]] को रद्द करने की पुष्टि की।<ref>{{cite web |title=इंटेल ने तेजस को रद्द किया, डुअल-कोर डिजाइन पर स्विच किया|url=https://www.eetimes.com/intel-cancels-tejas-moves-to-dual-core-designs/ |website=[[EE Times]] |date=7 May 2004}}</ref> इंटेल 2001 से [[पेंटियम एम]] का 64-बिट विकास मेरोम विकसित कर रहा था,<ref name="hinton"/>और डेस्कटॉप कंप्यूटर और सर्वर में नेटबर्स्ट की जगह लेते हुए इसे सभी बाज़ार क्षेत्रों में विस्तारित करने का निर्णय लिया। इसे पेंटियम एम से छोटी और कुशल पाइपलाइन का विकल्प विरासत में मिला है, जो नेटबर्स्ट की उच्च घड़ियों तक नहीं पहुंचने के बावजूद बेहतर प्रदर्शन प्रदान करता है।{{Efn|NetBurst had reached 3.8 GHz in 2004. Core initially reached 3 GHz, and after moving to 45nm in [[Penryn (microarchitecture)|Penryn]] would reach 3.5 GHz. [[Westmere (microarchitecture)|Westmere]], the ultimate evolution of P6, reached 3.6 GHz base and 3.86 GHz boost frequency. (Excluding the 4.4 GHz special-order Xeons.)}}


इस आर्किटेक्चर का उपयोग करने वाले पहले प्रोसेसर का कोड-नाम '[[मेरोम (माइक्रोप्रोसेसर)]]', '[[कॉनरो (माइक्रोप्रोसेसर)]]', और '[[वुडक्रेस्ट (माइक्रोप्रोसेसर)]]' था; मेरोम मोबाइल कंप्यूटिंग के लिए है, कॉनरो डेस्कटॉप सिस्टम के लिए है, और वुडक्रेस्ट सर्वर और वर्कस्टेशन के लिए है। वास्तुशिल्प रूप से समान होते हुए भी, तीन प्रोसेसर लाइनें उपयोग किए गए सॉकेट, बस की गति और बिजली की खपत में भिन्न होती हैं। पहले कोर-आधारित डेस्कटॉप और मोबाइल प्रोसेसर को [[इंटेल कोर 2]] ब्रांड दिया गया था, बाद में निचले स्तर के [[[[पेंटियम]] डुअल-कोर]], पेंटियम और [[ सेलेरोन ]] ब्रांडों तक इसका विस्तार किया गया; जबकि सर्वर और वर्कस्टेशन कोर-आधारित प्रोसेसर को [[Xeon]] ब्रांड किया गया था।
इस आर्किटेक्चर का उपयोग करने वाले पहले प्रोसेसर का कोड-नाम '[[मेरोम (माइक्रोप्रोसेसर)]]', '[[कॉनरो (माइक्रोप्रोसेसर)]]', और '[[वुडक्रेस्ट (माइक्रोप्रोसेसर)]]' था; मेरोम मोबाइल कंप्यूटिंग के लिए है, कॉनरो डेस्कटॉप सिस्टम के लिए है, और वुडक्रेस्ट सर्वर और वर्कस्टेशन के लिए है। वास्तुशिल्प रूप से समान होते हुए भी, तीन प्रोसेसर लाइनें उपयोग किए गए सॉकेट, बस की गति और बिजली की खपत में भिन्न होती हैं। पहले कोर-आधारित डेस्कटॉप और मोबाइल प्रोसेसर को [[इंटेल कोर 2]] ब्रांड दिया गया था, बाद में निचले स्तर के [[[[पेंटियम]] डुअल-कोर]], पेंटियम और [[ सेलेरोन |सेलेरोन]] ब्रांडों तक इसका विस्तार किया गया; जबकि सर्वर और वर्कस्टेशन कोर-आधारित प्रोसेसर को [[Xeon]] ब्रांड किया गया था।


==सुविधाएँ==
==सुविधाएँ==
Line 60: Line 60:
[[पेंटियम 4]] और [[पेंटियम डी]]-ब्रांडेड सीपीयू के पूर्ववर्ती नेटबर्स्ट माइक्रोआर्किटेक्चर की तुलना में कोर माइक्रोआर्किटेक्चर कम घड़ी दरों पर लौट आया और उपलब्ध घड़ी चक्र और शक्ति दोनों के उपयोग में सुधार हुआ।<ref>{{cite web|title=Penryn Arrives: Core 2 Extreme QX9650 Review |url=http://www.extremetech.com/article2/0,1697,2208241,00.asp |publisher=ExtremeTech |access-date=October 30, 2006 |url-status=dead |archive-url=https://web.archive.org/web/20071031004242/http://www.extremetech.com/article2/0%2C1697%2C2208241%2C00.asp |archive-date=October 31, 2007}}</ref> कोर माइक्रोआर्किटेक्चर अधिक कुशल डिकोडिंग चरण, निष्पादन इकाइयां, [[सीपीयू कैश]] और [[बस (कंप्यूटिंग)]] प्रदान करता है, जिससे उनकी प्रसंस्करण क्षमता में वृद्धि करते हुए कोर 2-ब्रांडेड सीपीयू की विद्युत ऊर्जा खपत कम हो जाती है। इंटेल के सीपीयू में क्लॉक रेट, आर्किटेक्चर और सेमीकंडक्टर प्रक्रिया के अनुसार बिजली की खपत में व्यापक रूप से भिन्नता है, जैसा कि सीपीयू पावर अपव्यय तालिकाओं में दिखाया गया है।
[[पेंटियम 4]] और [[पेंटियम डी]]-ब्रांडेड सीपीयू के पूर्ववर्ती नेटबर्स्ट माइक्रोआर्किटेक्चर की तुलना में कोर माइक्रोआर्किटेक्चर कम घड़ी दरों पर लौट आया और उपलब्ध घड़ी चक्र और शक्ति दोनों के उपयोग में सुधार हुआ।<ref>{{cite web|title=Penryn Arrives: Core 2 Extreme QX9650 Review |url=http://www.extremetech.com/article2/0,1697,2208241,00.asp |publisher=ExtremeTech |access-date=October 30, 2006 |url-status=dead |archive-url=https://web.archive.org/web/20071031004242/http://www.extremetech.com/article2/0%2C1697%2C2208241%2C00.asp |archive-date=October 31, 2007}}</ref> कोर माइक्रोआर्किटेक्चर अधिक कुशल डिकोडिंग चरण, निष्पादन इकाइयां, [[सीपीयू कैश]] और [[बस (कंप्यूटिंग)]] प्रदान करता है, जिससे उनकी प्रसंस्करण क्षमता में वृद्धि करते हुए कोर 2-ब्रांडेड सीपीयू की विद्युत ऊर्जा खपत कम हो जाती है। इंटेल के सीपीयू में क्लॉक रेट, आर्किटेक्चर और सेमीकंडक्टर प्रक्रिया के अनुसार बिजली की खपत में व्यापक रूप से भिन्नता है, जैसा कि सीपीयू पावर अपव्यय तालिकाओं में दिखाया गया है।


पिछले नेटबर्स्ट सीपीयू की तरह, कोर आधारित प्रोसेसर में कई कोर और हार्डवेयर वर्चुअलाइजेशन समर्थन ([[इंटेल वीटी-एक्स]] के रूप में विपणन), और [[इंटेल 64]] और [[स्स्स्स्स्स्स्स]] 3 की सुविधा है। हालाँकि, कोर-आधारित प्रोसेसर में पेंटियम 4 प्रोसेसर की तरह [[ हाइपर थ्रेडिंग ]] तकनीक नहीं होती है। ऐसा इसलिए है क्योंकि कोर माइक्रोआर्किटेक्चर पेंटियम प्रो, II, III और एम द्वारा उपयोग किए जाने वाले P6 (माइक्रोआर्किटेक्चर) पर आधारित है।
पिछले नेटबर्स्ट सीपीयू की तरह, कोर आधारित प्रोसेसर में कई कोर और हार्डवेयर वर्चुअलाइजेशन समर्थन ([[इंटेल वीटी-एक्स]] के रूप में विपणन), और [[इंटेल 64]] और [[स्स्स्स्स्स्स्स]] 3 की सुविधा है। हालाँकि, कोर-आधारित प्रोसेसर में पेंटियम 4 प्रोसेसर की तरह [[ हाइपर थ्रेडिंग |हाइपर थ्रेडिंग]] तकनीक नहीं होती है। ऐसा इसलिए है क्योंकि कोर माइक्रोआर्किटेक्चर पेंटियम प्रो, II, III और एम द्वारा उपयोग किए जाने वाले P6 (माइक्रोआर्किटेक्चर) पर आधारित है।


64 केबी एल1 कैश/कोर (32 केबी एल1 डेटा + 32 केबी एल1 निर्देश) पर कोर माइक्रोआर्किटेक्चर का एल1 कैश पेंटियम एम जितना बड़ा है, पेंटियम II/III पर 32 केबी (16 केबी एल1 डेटा + 16 केबी) से अधिक है। एल1 निर्देश)। उपभोक्ता संस्करण में पेंटियम 4 एक्सट्रीम संस्करण के गैलेटिन कोर की तरह एल3 कैश का भी अभाव है, हालांकि यह विशेष रूप से कोर-आधारित ज़ीऑन के उच्च-अंत संस्करणों में मौजूद है। L3 कैश और हाइपर-थ्रेडिंग दोनों को [[नेहलेम माइक्रोआर्किटेक्चर]] में उपभोक्ता लाइन में फिर से प्रस्तुत किया गया था।
64 केबी एल1 कैश/कोर (32 केबी एल1 डेटा + 32 केबी एल1 निर्देश) पर कोर माइक्रोआर्किटेक्चर का एल1 कैश पेंटियम एम जितना बड़ा है, पेंटियम II/III पर 32 केबी (16 केबी एल1 डेटा + 16 केबी) से अधिक है। एल1 निर्देश)। उपभोक्ता संस्करण में पेंटियम 4 एक्सट्रीम संस्करण के गैलेटिन कोर की तरह एल3 कैश का भी अभाव है, हालांकि यह विशेष रूप से कोर-आधारित ज़ीऑन के उच्च-अंत संस्करणों में मौजूद है। L3 कैश और हाइपर-थ्रेडिंग दोनों को [[नेहलेम माइक्रोआर्किटेक्चर]] में उपभोक्ता लाइन में फिर से प्रस्तुत किया गया था।
Line 70: Line 70:


==प्रौद्योगिकी==
==प्रौद्योगिकी==
[[Image:Intel Core2 arch.svg|right|thumb|upright=2|इंटेल कोर माइक्रोआर्किटेक्चर]]जबकि कोर माइक्रोआर्किटेक्चर एक प्रमुख वास्तुशिल्प संशोधन है, यह इंटेल इज़राइल द्वारा डिजाइन किए गए पेंटियम एम प्रोसेसर परिवार पर आधारित है।<ref>{{cite web |url=http://seattletimes.nwsource.com/html/businesstechnology/2003658346_intelisrael09.html |title=इज़राइल ने इंटेल को कैसे बचाया?|last=King |first=Ian |publisher=The Seattle Times |date=April 9, 2007 |access-date=April 15, 2012}}</ref> कोर/[[पेन्रीन (माइक्रोआर्किटेक्चर)]] की पाइपलाइन (कंप्यूटिंग) 14 चरण लंबी है<ref>{{cite web |title=इंटेल कोर माइक्रोआर्किटेक्चर के साथ ऊर्जा-कुशल प्रदर्शन, नवाचार को बढ़ावा देना|url=https://www.intel.com/pressroom/kits/events/idfspr_2006/BackgrounderIDF.pdf |publisher=Intel |date=7 March 2006}}</ref> - पेंटियम 4#प्रेस्कॉट के आधे से भी कम। पेन्रीन के उत्तराधिकारी नेहलेम (माइक्रोआर्किटेक्चर) में कोर/पेन्रीन की तुलना में दो चक्र अधिक शाखा गलत भविष्यवाणी का दंड है।<ref>{{cite web |last1=De Gelas |first1=Johan |title=The Bulldozer Aftermath: Delving Even Deeper |url=https://www.anandtech.com/show/5057/the-bulldozer-aftermath-delving-even-deeper/2 |website=[[AnandTech]]}}</ref><ref>{{cite web |last1=Thomadakis |first1=Michael Euaggelos |title=नेहलेम प्रोसेसर और नेहलेम-ईपी एसएमपी प्लेटफॉर्म का आर्किटेक्चर|url=https://www.researchgate.net/publication/235960679}}</ref> पी6 (माइक्रोआर्किटेक्चर), [[पेंटियम एम (माइक्रोआर्किटेक्चर)]] और नेटबर्स्ट माइक्रोआर्किटेक्चर की 3 आईपीसी क्षमता की तुलना में कोर आदर्श रूप से प्रति चक्र 4 निर्देश (आईपीसी) निष्पादन दर को बनाए रख सकता है। नया आर्किटेक्चर एक डुअल कोर डिज़ाइन है जिसमें प्रति वाट अधिकतम प्रदर्शन और बेहतर स्केलेबिलिटी के लिए साझा L2 कैश इंजीनियर किया गया है।
[[Image:Intel Core2 arch.svg|right|thumb|upright=2|इंटेल कोर माइक्रोआर्किटेक्चर]]जबकि कोर माइक्रोआर्किटेक्चर प्रमुख वास्तुशिल्प संशोधन है, यह इंटेल इज़राइल द्वारा डिजाइन किए गए पेंटियम एम प्रोसेसर परिवार पर आधारित है।<ref>{{cite web |url=http://seattletimes.nwsource.com/html/businesstechnology/2003658346_intelisrael09.html |title=इज़राइल ने इंटेल को कैसे बचाया?|last=King |first=Ian |publisher=The Seattle Times |date=April 9, 2007 |access-date=April 15, 2012}}</ref> कोर/[[पेन्रीन (माइक्रोआर्किटेक्चर)]] की पाइपलाइन (कंप्यूटिंग) 14 चरण लंबी है<ref>{{cite web |title=इंटेल कोर माइक्रोआर्किटेक्चर के साथ ऊर्जा-कुशल प्रदर्शन, नवाचार को बढ़ावा देना|url=https://www.intel.com/pressroom/kits/events/idfspr_2006/BackgrounderIDF.pdf |publisher=Intel |date=7 March 2006}}</ref> - पेंटियम 4#प्रेस्कॉट के आधे से भी कम। पेन्रीन के उत्तराधिकारी नेहलेम (माइक्रोआर्किटेक्चर) में कोर/पेन्रीन की तुलना में दो चक्र अधिक शाखा गलत भविष्यवाणी का दंड है।<ref>{{cite web |last1=De Gelas |first1=Johan |title=The Bulldozer Aftermath: Delving Even Deeper |url=https://www.anandtech.com/show/5057/the-bulldozer-aftermath-delving-even-deeper/2 |website=[[AnandTech]]}}</ref><ref>{{cite web |last1=Thomadakis |first1=Michael Euaggelos |title=नेहलेम प्रोसेसर और नेहलेम-ईपी एसएमपी प्लेटफॉर्म का आर्किटेक्चर|url=https://www.researchgate.net/publication/235960679}}</ref> पी6 (माइक्रोआर्किटेक्चर), [[पेंटियम एम (माइक्रोआर्किटेक्चर)]] और नेटबर्स्ट माइक्रोआर्किटेक्चर की 3 आईपीसी क्षमता की तुलना में कोर आदर्श रूप से प्रति चक्र 4 निर्देश (आईपीसी) निष्पादन दर को बनाए रख सकता है। नया आर्किटेक्चर डुअल कोर डिज़ाइन है जिसमें प्रति वाट अधिकतम प्रदर्शन और बेहतर स्केलेबिलिटी के लिए साझा L2 कैश इंजीनियर किया गया है।


डिज़ाइन में शामिल एक नई तकनीक [[मैक्रो-ऑप्स फ़्यूज़न]] है, जो दो x[[86]] निर्देशों को एक एकल [[ माइक्रो आपरेशन ]] में जोड़ती है। उदाहरण के लिए, तुलना जैसा एक सामान्य कोड अनुक्रम जिसके बाद सशर्त छलांग लगाई जाती है, एक एकल माइक्रो-ऑप बन जाएगा। हालाँकि, यह तकनीक 64-बिट मोड में काम नहीं करती है।
डिज़ाइन में शामिल नई तकनीक [[मैक्रो-ऑप्स फ़्यूज़न]] है, जो दो x[[86]] निर्देशों को एकल [[ माइक्रो आपरेशन |माइक्रो आपरेशन]] में जोड़ती है। उदाहरण के लिए, तुलना जैसा सामान्य कोड अनुक्रम जिसके बाद सशर्त छलांग लगाई जाती है, एकल माइक्रो-ऑप बन जाएगा। हालाँकि, यह तकनीक 64-बिट मोड में काम नहीं करती है।


कोर अज्ञात पतों के साथ मेमोरी डिसएम्बिगेशन#RAW निर्भरता उल्लंघनों को सट्टा रूप से निष्पादित कर सकता है।<ref>{{cite web |last1=De Gelas |first1=Johan |title=Intel Core versus AMD's K8 architecture |url=https://www.anandtech.com/show/1998/5 |website=[[AnandTech]]}}</ref>
कोर अज्ञात पतों के साथ मेमोरी डिसएम्बिगेशन#RAW निर्भरता उल्लंघनों को सट्टा रूप से निष्पादित कर सकता है।<ref>{{cite web |last1=De Gelas |first1=Johan |title=Intel Core versus AMD's K8 architecture |url=https://www.anandtech.com/show/1998/5 |website=[[AnandTech]]}}</ref>
अन्य नई प्रौद्योगिकियों में सभी 128-बिट एसएसई निर्देशों का 1 चक्र थ्रूपुट (2 चक्र पहले) और एक नया बिजली बचत डिज़ाइन शामिल है। सभी घटक न्यूनतम गति पर चलेंगे, आवश्यकतानुसार गति को गतिशील रूप से बढ़ाएंगे (एएमडी की कूल'एन'क्विट पावर-सेविंग तकनीक के समान, और पहले के मोबाइल प्रोसेसर से इंटेल की अपनी [[स्पीडस्टेप]] तकनीक के समान)। यह चिप को कम गर्मी पैदा करने और बिजली का उपयोग कम करने की अनुमति देता है।
अन्य नई प्रौद्योगिकियों में सभी 128-बिट एसएसई निर्देशों का 1 चक्र थ्रूपुट (2 चक्र पहले) और नया बिजली बचत डिज़ाइन शामिल है। सभी घटक न्यूनतम गति पर चलेंगे, आवश्यकतानुसार गति को गतिशील रूप से बढ़ाएंगे (एएमडी की कूल'एन'क्विट पावर-सेविंग तकनीक के समान, और पहले के मोबाइल प्रोसेसर से इंटेल की अपनी [[स्पीडस्टेप]] तकनीक के समान)। यह चिप को कम गर्मी पैदा करने और बिजली का उपयोग कम करने की अनुमति देता है।


अधिकांश वुडक्रेस्ट सीपीयू के लिए, [[ सामने की ओर बस ]] (एफएसबी) 1333 एमटी/सेकेंड पर चलती है; हालाँकि, निचले स्तर के 1.60 और 1.86 GHz वेरिएंट के लिए इसे घटाकर 1066 MT/s कर दिया गया है।<ref>{{cite web |url=http://processorfinder.intel.com/details.aspx?sSpec=SL9RZ |title=Intel Xeon Processor 5110 |access-date=April 15, 2012 |publisher=Intel}}</ref><ref>{{cite web |url=http://processorfinder.intel.com/details.aspx?sSpec=SL9Ry |title=Intel Xeon Processor 5120 |publisher=Intel |access-date=April 15, 2012}}</ref> मेरोम मोबाइल वेरिएंट को शुरू में 667 एमटी/एस के एफएसबी पर चलाने का लक्ष्य रखा गया था, जबकि 800 एमटी/एस एफएसबी का समर्थन करने वाले मेरोम की दूसरी लहर को मई 2007 में एक अलग सॉकेट के साथ सांता रोजा प्लेटफॉर्म के हिस्से के रूप में जारी किया गया था। डेस्कटॉप -ओरिएंटेड कॉनरो ने 800 MT/s या 1066 MT/s की FSB वाले मॉडल के साथ शुरुआत की और 1333 MT/s लाइन को आधिकारिक तौर पर 22 जुलाई 2007 को लॉन्च किया गया।
अधिकांश वुडक्रेस्ट सीपीयू के लिए, [[ सामने की ओर बस |सामने की ओर बस]] (एफएसबी) 1333 एमटी/सेकेंड पर चलती है; हालाँकि, निचले स्तर के 1.60 और 1.86 GHz वेरिएंट के लिए इसे घटाकर 1066 MT/s कर दिया गया है।<ref>{{cite web |url=http://processorfinder.intel.com/details.aspx?sSpec=SL9RZ |title=Intel Xeon Processor 5110 |access-date=April 15, 2012 |publisher=Intel}}</ref><ref>{{cite web |url=http://processorfinder.intel.com/details.aspx?sSpec=SL9Ry |title=Intel Xeon Processor 5120 |publisher=Intel |access-date=April 15, 2012}}</ref> मेरोम मोबाइल वेरिएंट को शुरू में 667 एमटी/एस के एफएसबी पर चलाने का लक्ष्य रखा गया था, जबकि 800 एमटी/एस एफएसबी का समर्थन करने वाले मेरोम की दूसरी लहर को मई 2007 में अलग सॉकेट के साथ सांता रोजा प्लेटफॉर्म के हिस्से के रूप में जारी किया गया था। डेस्कटॉप -ओरिएंटेड कॉनरो ने 800 MT/s या 1066 MT/s की FSB वाले मॉडल के साथ शुरुआत की और 1333 MT/s लाइन को आधिकारिक तौर पर 22 जुलाई 2007 को लॉन्च किया गया।


इन प्रोसेसरों का बिजली उपयोग बहुत कम है: औसत ऊर्जा उपयोग अल्ट्रा लो वोल्टेज वेरिएंट में 1-2 वाट रेंज में होना चाहिए, कॉनरो और अधिकांश वुडक्रेस्ट के लिए 65 वाट की [[थर्मल डिज़ाइन पावर]] (टीडीपी), 3.0 के लिए 80 वाट के साथ। GHz वुडक्रेस्ट, और लो-वोल्टेज वुडक्रेस्ट के लिए 40 या 35 वॉट। इसकी तुलना में, 2.2 GHz AMD [[Opteron]] 875HE प्रोसेसर 55 वाट की खपत करता है, जबकि ऊर्जा कुशल [[सॉकेट AM2]] लाइन 35 वाट थर्मल लिफाफे में फिट होती है (एक अलग तरीके से निर्दिष्ट इसलिए सीधे तुलनीय नहीं है)। मेरोम, मोबाइल संस्करण, मानक संस्करणों के लिए 35 वाट टीडीपी और अल्ट्रा लो वोल्टेज (यूएलवी) संस्करणों के लिए 5 वाट टीडीपी पर सूचीबद्ध है।{{citation needed|date=October 2011}}
इन प्रोसेसरों का बिजली उपयोग बहुत कम है: औसत ऊर्जा उपयोग अल्ट्रा लो वोल्टेज वेरिएंट में 1-2 वाट रेंज में होना चाहिए, कॉनरो और अधिकांश वुडक्रेस्ट के लिए 65 वाट की [[थर्मल डिज़ाइन पावर]] (टीडीपी), 3.0 के लिए 80 वाट के साथ। GHz वुडक्रेस्ट, और लो-वोल्टेज वुडक्रेस्ट के लिए 40 या 35 वॉट। इसकी तुलना में, 2.2 GHz AMD [[Opteron]] 875HE प्रोसेसर 55 वाट की खपत करता है, जबकि ऊर्जा कुशल [[सॉकेट AM2]] लाइन 35 वाट थर्मल लिफाफे में फिट होती है (एक अलग तरीके से निर्दिष्ट इसलिए सीधे तुलनीय नहीं है)। मेरोम, मोबाइल संस्करण, मानक संस्करणों के लिए 35 वाट टीडीपी और अल्ट्रा लो वोल्टेज (यूएलवी) संस्करणों के लिए 5 वाट टीडीपी पर सूचीबद्ध है।


पहले, इंटेल ने घोषणा की थी कि वह अब कच्चे प्रदर्शन के बजाय बिजली दक्षता पर ध्यान केंद्रित करेगा। हालाँकि, 2006 के वसंत में [[इंटेल डेवलपर फोरम]] (आईडीएफ) में, इंटेल ने दोनों का विज्ञापन किया। कुछ वादे किए गए नंबर थे:
पहले, इंटेल ने घोषणा की थी कि वह अब कच्चे प्रदर्शन के बजाय बिजली दक्षता पर ध्यान केंद्रित करेगा। हालाँकि, 2006 के वसंत में [[इंटेल डेवलपर फोरम]] (आईडीएफ) में, इंटेल ने दोनों का विज्ञापन किया। कुछ वादे किए गए नंबर थे:
Line 88: Line 88:
==प्रोसेसर कोर==
==प्रोसेसर कोर==


कोर माइक्रोआर्किटेक्चर के प्रोसेसर को कोर की संख्या, कैश आकार और सॉकेट के आधार पर वर्गीकृत किया जा सकता है; इनमें से प्रत्येक संयोजन का एक अद्वितीय कोड नाम और उत्पाद कोड होता है जिसका उपयोग कई ब्रांडों में किया जाता है। उदाहरण के लिए, उत्पाद कोड 80557 के साथ कोड नाम ऑलेंडेल में दो कोर, 2 एमबी एल2 कैश है और डेस्कटॉप सॉकेट 775 का उपयोग करता है, लेकिन इसे सेलेरॉन, पेंटियम, कोर 2 और ज़ीऑन के रूप में विपणन किया गया है, जिनमें से प्रत्येक में अलग-अलग सुविधाओं के सेट सक्षम हैं। अधिकांश मोबाइल और डेस्कटॉप प्रोसेसर दो वेरिएंट में आते हैं जो L2 कैश के आकार में भिन्न होते हैं, लेकिन किसी उत्पाद में L2 कैश की विशिष्ट मात्रा को उत्पादन समय पर भागों को अक्षम करके भी कम किया जा सकता है। टाइगर्टन डुअल-कोर और सभी क्वाड-कोर प्रोसेसर को छोड़कर - दो डाई को मिलाने वाले मल्टी-चिप मॉड्यूल हैं। 65 एनएम प्रोसेसर के लिए, एक ही उत्पाद कोड को अलग-अलग डाई वाले प्रोसेसर द्वारा साझा किया जा सकता है, लेकिन किसका उपयोग किया जाता है, इसके बारे में विशिष्ट जानकारी स्टेपिंग से प्राप्त की जा सकती है।
कोर माइक्रोआर्किटेक्चर के प्रोसेसर को कोर की संख्या, कैश आकार और सॉकेट के आधार पर वर्गीकृत किया जा सकता है; इनमें से प्रत्येक संयोजन का अद्वितीय कोड नाम और उत्पाद कोड होता है जिसका उपयोग कई ब्रांडों में किया जाता है। उदाहरण के लिए, उत्पाद कोड 80557 के साथ कोड नाम ऑलेंडेल में दो कोर, 2 एमबी एल2 कैश है और डेस्कटॉप सॉकेट 775 का उपयोग करता है, लेकिन इसे सेलेरॉन, पेंटियम, कोर 2 और ज़ीऑन के रूप में विपणन किया गया है, जिनमें से प्रत्येक में अलग-अलग सुविधाओं के सेट सक्षम हैं। अधिकांश मोबाइल और डेस्कटॉप प्रोसेसर दो वेरिएंट में आते हैं जो L2 कैश के आकार में भिन्न होते हैं, लेकिन किसी उत्पाद में L2 कैश की विशिष्ट मात्रा को उत्पादन समय पर भागों को अक्षम करके भी कम किया जा सकता है। टाइगर्टन डुअल-कोर और सभी क्वाड-कोर प्रोसेसर को छोड़कर - दो डाई को मिलाने वाले मल्टी-चिप मॉड्यूल हैं। 65 एनएम प्रोसेसर के लिए, ही उत्पाद कोड को अलग-अलग डाई वाले प्रोसेसर द्वारा साझा किया जा सकता है, लेकिन किसका उपयोग किया जाता है, इसके बारे में विशिष्ट जानकारी स्टेपिंग से प्राप्त की जा सकती है।


{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
Line 216: Line 216:
===कॉनरो-एल/मेरोम-एल===
===कॉनरो-एल/मेरोम-एल===


कॉनरो-एल और मेरोम-एल प्रोसेसर कॉनरो और मेरोम के समान कोर पर आधारित हैं, लेकिन इसमें केवल एक कोर और 1 एमबी एल2 कैश होता है, जो प्रदर्शन की कीमत पर प्रोसेसर की उत्पादन लागत और बिजली की खपत को काफी कम कर देता है। दोहरे कोर संस्करण. इसका उपयोग केवल अल्ट्रा-लो वोल्टेज कोर 2 सोलो यू2xxx और सेलेरॉन प्रोसेसर में किया जाता है और इसे सीपीयूआईडी परिवार 6 मॉडल 22 के रूप में पहचाना जाता है।
कॉनरो-एल और मेरोम-एल प्रोसेसर कॉनरो और मेरोम के समान कोर पर आधारित हैं, लेकिन इसमें केवल कोर और 1 एमबी एल2 कैश होता है, जो प्रदर्शन की कीमत पर प्रोसेसर की उत्पादन लागत और बिजली की खपत को काफी कम कर देता है। दोहरे कोर संस्करण. इसका उपयोग केवल अल्ट्रा-लो वोल्टेज कोर 2 सोलो यू2xxx और सेलेरॉन प्रोसेसर में किया जाता है और इसे सीपीयूआईडी परिवार 6 मॉडल 22 के रूप में पहचाना जाता है।


{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
Line 247: Line 247:


वास्तुकला की दृष्टि से, 45 एनएम कोर 2 प्रोसेसर में SSE4.1 और नया डिवाइड/शफल इंजन है।<ref>{{Cite web|url=http://www.anandtech.com/show/2362|title = Intel Core 2 Extreme QX9650 - Penryn Ticks Ahead}}</ref>
वास्तुकला की दृष्टि से, 45 एनएम कोर 2 प्रोसेसर में SSE4.1 और नया डिवाइड/शफल इंजन है।<ref>{{Cite web|url=http://www.anandtech.com/show/2362|title = Intel Core 2 Extreme QX9650 - Penryn Ticks Ahead}}</ref>
चिप्स दो आकारों में आते हैं, 6 एमबी और 3 एमबी एल2 कैश के साथ। छोटे संस्करण को आमतौर पर क्रमशः पेन्रीन-3एम और वोल्फडेल-3एम और यॉर्कफील्ड-6एम कहा जाता है। पेन्रीन का सिंगल-कोर संस्करण, जिसे यहां पेन्रीन-एल के रूप में सूचीबद्ध किया गया है, मेरोम-एल की तरह एक अलग मॉडल नहीं है, बल्कि केवल एक सक्रिय कोर के साथ पेन्रीन-3एम मॉडल का एक संस्करण है।
चिप्स दो आकारों में आते हैं, 6 एमबी और 3 एमबी एल2 कैश के साथ। छोटे संस्करण को आमतौर पर क्रमशः पेन्रीन-3एम और वोल्फडेल-3एम और यॉर्कफील्ड-6एम कहा जाता है। पेन्रीन का सिंगल-कोर संस्करण, जिसे यहां पेन्रीन-एल के रूप में सूचीबद्ध किया गया है, मेरोम-एल की तरह अलग मॉडल नहीं है, बल्कि केवल सक्रिय कोर के साथ पेन्रीन-3एम मॉडल का संस्करण है।


{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
Line 311: Line 311:
| [[List of Intel Pentium microprocessors#"Penryn-3M" (standard voltage, 45 nm)|T4xxx]]|| rowspan=2 | 2 || 1 MB || Socket P || 35 W
| [[List of Intel Pentium microprocessors#"Penryn-3M" (standard voltage, 45 nm)|T4xxx]]|| rowspan=2 | 2 || 1 MB || Socket P || 35 W
|-
|-
| [[List of Intel Pentium microprocessors#"Penryn-3M" (ultra-low voltage, 45 nm)|SU4xxx]] || rowspan=2|2 MB || rowspan=2|µFC-BGA 956|| 10 W
| [[List of Intel Pentium microprocessors#"Penryn-3M" (ultra-low voltage, 45 nm)|SU4xxx]] || rowspan=2|2 MB || rowspan=2|µFC-BGA 956|| 10 W
|-
|-
| Penryn-L
| Penryn-L
Line 423: Line 423:
कोर माइक्रोआर्किटेक्चर कई स्टेपिंग स्तरों (स्टेपिंग्स) का उपयोग करता है, जो पिछले माइक्रोआर्किटेक्चर के विपरीत, वृद्धिशील सुधार और कैश आकार और कम पावर मोड जैसी सुविधाओं के विभिन्न सेटों का प्रतिनिधित्व करता है। इनमें से अधिकांश [[कदम उठाने का स्तर]] उपयोग ब्रांडों में किया जाता है, आमतौर पर कुछ सुविधाओं को अक्षम करके और लो-एंड चिप्स पर घड़ी की आवृत्तियों को सीमित करके।
कोर माइक्रोआर्किटेक्चर कई स्टेपिंग स्तरों (स्टेपिंग्स) का उपयोग करता है, जो पिछले माइक्रोआर्किटेक्चर के विपरीत, वृद्धिशील सुधार और कैश आकार और कम पावर मोड जैसी सुविधाओं के विभिन्न सेटों का प्रतिनिधित्व करता है। इनमें से अधिकांश [[कदम उठाने का स्तर]] उपयोग ब्रांडों में किया जाता है, आमतौर पर कुछ सुविधाओं को अक्षम करके और लो-एंड चिप्स पर घड़ी की आवृत्तियों को सीमित करके।


कम कैश आकार वाले स्टेपिंग एक अलग नामकरण योजना का उपयोग करते हैं, जिसका अर्थ है कि रिलीज़ अब वर्णमाला क्रम में नहीं हैं। अतिरिक्त स्टेपिंग का उपयोग आंतरिक और इंजीनियरिंग नमूनों में किया गया है, लेकिन तालिकाओं में असूचीबद्ध हैं।
कम कैश आकार वाले स्टेपिंग अलग नामकरण योजना का उपयोग करते हैं, जिसका अर्थ है कि रिलीज़ अब वर्णमाला क्रम में नहीं हैं। अतिरिक्त स्टेपिंग का उपयोग आंतरिक और इंजीनियरिंग नमूनों में किया गया है, लेकिन तालिकाओं में असूचीबद्ध हैं।


कई हाई-एंड कोर 2 और ज़ीऑन प्रोसेसर बड़े कैश आकार या दो से अधिक कोर प्राप्त करने के लिए दो चिप्स के मल्टी-चिप मॉड्यूल का उपयोग करते हैं।
कई हाई-एंड कोर 2 और ज़ीऑन प्रोसेसर बड़े कैश आकार या दो से अधिक कोर प्राप्त करने के लिए दो चिप्स के मल्टी-चिप मॉड्यूल का उपयोग करते हैं।


===65 एनएम प्रक्रिया का उपयोग कर कदम{{Anchor|Steppings using 65nm process}}===
===65 एनएम प्रक्रिया का उपयोग कर कदम===
{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
|-
|-
Line 519: Line 519:
G0 और M0 चरण C1E स्थिति में निष्क्रिय बिजली की खपत में सुधार करते हैं और डेस्कटॉप प्रोसेसर में C2E स्थिति जोड़ते हैं। मोबाइल प्रोसेसर में, जो सभी C4 निष्क्रिय अवस्थाओं के माध्यम से C1 का समर्थन करते हैं, स्टेपिंग E1, G0 और M0 [[सॉकेट पी]] के साथ मोबाइल इंटेल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म के लिए समर्थन जोड़ते हैं, जबकि पहले वाले B2 और L2 स्टेपिंग केवल सॉकेट एम आधारित मोबाइल इंटेल 945 एक्सप्रेस (सेंट्रिनो#नापा प्लेटफॉर्म (2006)) प्लेटफॉर्म के लिए दिखाई देते हैं।
G0 और M0 चरण C1E स्थिति में निष्क्रिय बिजली की खपत में सुधार करते हैं और डेस्कटॉप प्रोसेसर में C2E स्थिति जोड़ते हैं। मोबाइल प्रोसेसर में, जो सभी C4 निष्क्रिय अवस्थाओं के माध्यम से C1 का समर्थन करते हैं, स्टेपिंग E1, G0 और M0 [[सॉकेट पी]] के साथ मोबाइल इंटेल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म के लिए समर्थन जोड़ते हैं, जबकि पहले वाले B2 और L2 स्टेपिंग केवल सॉकेट एम आधारित मोबाइल इंटेल 945 एक्सप्रेस (सेंट्रिनो#नापा प्लेटफॉर्म (2006)) प्लेटफॉर्म के लिए दिखाई देते हैं।


मॉडल 22 स्टेपिंग A1 (cpuid 10661h) एक महत्वपूर्ण डिज़ाइन परिवर्तन को दर्शाता है, जिसमें केवल एक कोर और 1 एमबी L2 कैश है जो निम्न-अंत के लिए बिजली की खपत और विनिर्माण लागत को कम करता है। पहले के चरणों की तरह, A1 का उपयोग मोबाइल इंटेल 965 एक्सप्रेस प्लेटफ़ॉर्म के साथ नहीं किया जाता है।
मॉडल 22 स्टेपिंग A1 (cpuid 10661h) महत्वपूर्ण डिज़ाइन परिवर्तन को दर्शाता है, जिसमें केवल कोर और 1 एमबी L2 कैश है जो निम्न-अंत के लिए बिजली की खपत और विनिर्माण लागत को कम करता है। पहले के चरणों की तरह, A1 का उपयोग मोबाइल इंटेल 965 एक्सप्रेस प्लेटफ़ॉर्म के साथ नहीं किया जाता है।


स्टेपिंग G0, M0 और A1 ने 2008 में ज्यादातर सभी पुराने स्टेपिंग को बदल दिया। 2009 में, मूल स्टेपिंग B2 को बदलने के लिए एक नया स्टेपिंग G2 पेश किया गया था।<ref>{{cite web|url=http://www.radisys.com/files/support_downloads/PCN%203100003_L7400%20stepping%20change%208%2012%2009.pdf|access-date=June 17, 2012|title=उत्पाद परिवर्तन सूचना|url-status=dead|archive-url=https://web.archive.org/web/20101222141937/http://radisys.com/files/support_downloads/PCN%203100003_L7400%20stepping%20change%208%2012%2009.pdf|archive-date=December 22, 2010}}</ref>
स्टेपिंग G0, M0 और A1 ने 2008 में ज्यादातर सभी पुराने स्टेपिंग को बदल दिया। 2009 में, मूल स्टेपिंग B2 को बदलने के लिए नया स्टेपिंग G2 पेश किया गया था।<ref>{{cite web|url=http://www.radisys.com/files/support_downloads/PCN%203100003_L7400%20stepping%20change%208%2012%2009.pdf|access-date=June 17, 2012|title=उत्पाद परिवर्तन सूचना|url-status=dead|archive-url=https://web.archive.org/web/20101222141937/http://radisys.com/files/support_downloads/PCN%203100003_L7400%20stepping%20change%208%2012%2009.pdf|archive-date=December 22, 2010}}</ref>




===45 एनएम प्रक्रिया का उपयोग करते हुए कदम{{Anchor|Steppings using 45nm process}}===
===45 एनएम प्रक्रिया का उपयोग करते हुए कदम===
{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
|-
|-
Line 587: Line 587:
! R0
! R0
| Aug 2008 || 82&nbsp;mm² || 1067A || 3&nbsp;MB || 2.93&nbsp;GHz
| Aug 2008 || 82&nbsp;mm² || 1067A || 3&nbsp;MB || 2.93&nbsp;GHz
| [[List of Intel Celeron microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm)|7xx]] [[List of Intel Celeron microprocessors#"Penryn-3M" (standard-voltage, 45 nm)|900]] [[List of Intel Celeron microprocessors#Celeron SU2000|SU2000]] [[List of Intel Celeron microprocessors#Celeron T3000|T3000]] || [[List of Intel Pentium microprocessors#"Penryn-3M" (standard voltage, 45 nm)|T4000]] [[List of Intel Pentium microprocessors#"Penryn-L" (ultra-low voltage, 45 nm)|SU2000]] [[List of Intel Pentium microprocessors#"Penryn-3M" (ultra-low voltage, 45 nm)|SU4000]] || [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU3000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (standard-voltage, 45 nm)|T6000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU7000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (medium-voltage, 45 nm)|P8000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU9000]]
| [[List of Intel Celeron microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm)|7xx]] [[List of Intel Celeron microprocessors#"Penryn-3M" (standard-voltage, 45 nm)|900]] [[List of Intel Celeron microprocessors#Celeron SU2000|SU2000]] [[List of Intel Celeron microprocessors#Celeron T3000|T3000]] || [[List of Intel Pentium microprocessors#"Penryn-3M" (standard voltage, 45 nm)|T4000]] [[List of Intel Pentium microprocessors#"Penryn-L" (ultra-low voltage, 45 nm)|SU2000]] [[List of Intel Pentium microprocessors#"Penryn-3M" (ultra-low voltage, 45 nm)|SU4000]] || [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU3000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (standard-voltage, 45 nm)|T6000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU7000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (medium-voltage, 45 nm)|P8000]] [[List of Intel Core 2 microprocessors#"Penryn-3M" (ultra-low-voltage, 45 nm, Small Form Factor)|SU9000]]
| [[List of Intel Celeron microprocessors#"Wolfdale-3M" (45 nm)|E3000]] || [[List of Intel Pentium Dual-Core microprocessors#"Wolfdale-3M" (45 nm)|E5000]] [[List of Intel Pentium microprocessors#"Wolfdale-3M" (45 nm) 2|E6000]]
| [[List of Intel Celeron microprocessors#"Wolfdale-3M" (45 nm)|E3000]] || [[List of Intel Pentium Dual-Core microprocessors#"Wolfdale-3M" (45 nm)|E5000]] [[List of Intel Pentium microprocessors#"Wolfdale-3M" (45 nm) 2|E6000]]
| [[List of Intel Core 2 microprocessors#"Wolfdale-3M" (45 nm)|E7000]] ||
| [[List of Intel Core 2 microprocessors#"Wolfdale-3M" (45 nm)|E7000]] ||
Line 601: Line 601:
| [[List of Intel Xeon microprocessors#"Dunnington-QC" (standard-voltage, 45 nm)|7400]]
| [[List of Intel Xeon microprocessors#"Dunnington-QC" (standard-voltage, 45 nm)|7400]]
|}
|}
मॉडल 23 (सीपीयूआईडी 01067एक्सएच) में, इंटेल ने एक ही समय में पूर्ण (6 एमबी) और कम (3 एमबी) एल2 कैश के साथ विपणन शुरू किया, और उन्हें समान सीपीयू मान दिए। सभी चरणों में नए SSE4|SSE4.1 निर्देश हैं। स्टेपिंग C1/M1 विशेष रूप से क्वाड कोर प्रोसेसर के लिए C0/M0 का एक बग फिक्स संस्करण था और केवल उन्हीं में उपयोग किया जाता था। स्टेपिंग E0/R0 दो नए निर्देश (XSAVE/XRSTOR) जोड़ता है और सभी पुराने स्टेपिंग्स को बदल देता है।
मॉडल 23 (सीपीयूआईडी 01067एक्सएच) में, इंटेल ने ही समय में पूर्ण (6 एमबी) और कम (3 एमबी) एल2 कैश के साथ विपणन शुरू किया, और उन्हें समान सीपीयू मान दिए। सभी चरणों में नए SSE4|SSE4.1 निर्देश हैं। स्टेपिंग C1/M1 विशेष रूप से क्वाड कोर प्रोसेसर के लिए C0/M0 का बग फिक्स संस्करण था और केवल उन्हीं में उपयोग किया जाता था। स्टेपिंग E0/R0 दो नए निर्देश (XSAVE/XRSTOR) जोड़ता है और सभी पुराने स्टेपिंग्स को बदल देता है।


मोबाइल प्रोसेसर में, स्टेपिंग C0/M0 का उपयोग केवल इंटेल मोबाइल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म में किया जाता है, जबकि स्टेपिंग E0/R0 बाद के इंटेल मोबाइल 4 एक्सप्रेस (सेंट्रिनो#मोंटेविना प्लेटफॉर्म (2008)) को सपोर्ट करता है। प्लैटफ़ॉर्म।
मोबाइल प्रोसेसर में, स्टेपिंग C0/M0 का उपयोग केवल इंटेल मोबाइल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म में किया जाता है, जबकि स्टेपिंग E0/R0 बाद के इंटेल मोबाइल 4 एक्सप्रेस (सेंट्रिनो#मोंटेविना प्लेटफॉर्म (2008)) को सपोर्ट करता है। प्लैटफ़ॉर्म।


मॉडल 30 स्टेपिंग ए1 (सीपीयूआईडी 106डी1एच) सामान्य दो कोर के बजाय एक एल3 कैश और छह जोड़ता है, जिससे 503 मिमी² का असामान्य रूप से बड़ा डाई आकार बनता है।<ref>{{cite web |title=ARK entry for Intel Xeon Processor X7460 |url=http://ark.intel.com/Product.aspx?id=36947&processor=X7460&spec-codes=SLG9P |publisher=Intel |access-date=July 14, 2009}}</ref> फरवरी 2008 तक, इसे केवल उच्च-स्तरीय ज़ीऑन 7400 श्रृंखला ([[डनिंगटन (माइक्रोप्रोसेसर)]]) में ही जगह मिली है।
मॉडल 30 स्टेपिंग ए1 (सीपीयूआईडी 106डी1एच) सामान्य दो कोर के बजाय एल3 कैश और छह जोड़ता है, जिससे 503 मिमी² का असामान्य रूप से बड़ा डाई आकार बनता है।<ref>{{cite web |title=ARK entry for Intel Xeon Processor X7460 |url=http://ark.intel.com/Product.aspx?id=36947&processor=X7460&spec-codes=SLG9P |publisher=Intel |access-date=July 14, 2009}}</ref> फरवरी 2008 तक, इसे केवल उच्च-स्तरीय ज़ीऑन 7400 श्रृंखला ([[डनिंगटन (माइक्रोप्रोसेसर)]]) में ही जगह मिली है।


==सिस्टम आवश्यकताएँ==
==सिस्टम आवश्यकताएँ==
Line 619: Line 619:
* एटीआई टेक्नोलॉजीज: इंटेल के लिए [[एक्सप्रेस 200]] और क्रॉसफायर एक्सप्रेस 3200
* एटीआई टेक्नोलॉजीज: इंटेल के लिए [[एक्सप्रेस 200]] और क्रॉसफायर एक्सप्रेस 3200


यॉर्कफील्ड XE मॉडल QX9770 (1600 MT/s FSB के साथ 45 एनएम) में सीमित चिपसेट अनुकूलता है - केवल X38, P35 ([[ overclocking ]] के साथ) और कुछ उच्च-प्रदर्शन X48 और P45 मदरबोर्ड संगत हैं। Penryn तकनीक के लिए समर्थन प्रदान करने के लिए धीरे-धीरे BIOS अपडेट जारी किए जा रहे थे, और QX9775 केवल Intel D5400XS मदरबोर्ड के साथ संगत है। वोल्फडेल-3एम मॉडल ई7200 में भी सीमित अनुकूलता है (कम से कम एक्सप्रेस 200 चिपसेट असंगत है){{Citation needed|date=September 2009}}.
यॉर्कफील्ड XE मॉडल QX9770 (1600 MT/s FSB के साथ 45 एनएम) में सीमित चिपसेट अनुकूलता है - केवल X38, P35 ([[ overclocking | overclocking]] के साथ) और कुछ उच्च-प्रदर्शन X48 और P45 मदरबोर्ड संगत हैं। Penryn तकनीक के लिए समर्थन प्रदान करने के लिए धीरे-धीरे BIOS अपडेट जारी किए जा रहे थे, और QX9775 केवल Intel D5400XS मदरबोर्ड के साथ संगत है। वोल्फडेल-3एम मॉडल ई7200 में भी सीमित अनुकूलता है (कम से कम एक्सप्रेस 200 चिपसेट असंगत है).


हालाँकि एक मदरबोर्ड में कॉनरो को सपोर्ट करने के लिए आवश्यक चिपसेट हो सकता है, लेकिन उपर्युक्त चिपसेट पर आधारित कुछ मदरबोर्ड कॉनरो को सपोर्ट नहीं करते हैं। ऐसा इसलिए है क्योंकि सभी कॉनरो-आधारित प्रोसेसर को [http://download.intel.com/design/processor/applnots/31321402.pdf वोल्टेज रेगुलेटर-डाउन (VRD) 11.0] में निर्दिष्ट एक नई पावर डिलीवरी सुविधा सेट की आवश्यकता होती है। यह आवश्यकता कॉनरो द्वारा प्रतिस्थापित पेंटियम 4/डी सीपीयू की तुलना में काफी कम बिजली खपत का परिणाम है। एक मदरबोर्ड जिसमें सहायक चिपसेट और वीआरडी 11 दोनों हैं, कॉनरो प्रोसेसर का समर्थन करता है, लेकिन फिर भी कुछ बोर्डों को कॉनरो की एफआईडी (फ़्रीक्वेंसी आईडी) और वीआईडी ​​(वोल्टेज आईडी) को पहचानने के लिए एक अद्यतन [[BIOS]] की आवश्यकता होगी।
हालाँकि मदरबोर्ड में कॉनरो को सपोर्ट करने के लिए आवश्यक चिपसेट हो सकता है, लेकिन उपर्युक्त चिपसेट पर आधारित कुछ मदरबोर्ड कॉनरो को सपोर्ट नहीं करते हैं। ऐसा इसलिए है क्योंकि सभी कॉनरो-आधारित प्रोसेसर को [http://download.intel.com/design/processor/applnots/31321402.pdf वोल्टेज रेगुलेटर-डाउन (VRD) 11.0] में निर्दिष्ट नई पावर डिलीवरी सुविधा सेट की आवश्यकता होती है। यह आवश्यकता कॉनरो द्वारा प्रतिस्थापित पेंटियम 4/डी सीपीयू की तुलना में काफी कम बिजली खपत का परिणाम है। मदरबोर्ड जिसमें सहायक चिपसेट और वीआरडी 11 दोनों हैं, कॉनरो प्रोसेसर का समर्थन करता है, लेकिन फिर भी कुछ बोर्डों को कॉनरो की एफआईडी (फ़्रीक्वेंसी आईडी) और वीआईडी ​​(वोल्टेज आईडी) को पहचानने के लिए अद्यतन [[BIOS]] की आवश्यकता होगी।


===सिंक्रोनस मेमोरी मॉड्यूल===
===सिंक्रोनस मेमोरी मॉड्यूल===
पहले के पेंटियम 4 और पेंटियम डी डिज़ाइन के विपरीत, कोर 2 तकनीक फ्रंट-साइड बस (एफएसबी) के साथ मेमोरी रनिंग सिंक्रोनाइज़ेशन (कंप्यूटर विज्ञान) से अधिक लाभ देखती है। इसका मतलब यह है कि 1066 MT/s के FSB वाले कॉनरो सीपीयू के लिए, DDR2 के लिए आदर्श मेमोरी प्रदर्शन DDR2 SDRAM#Specification मानक|PC2-8500 है। कुछ कॉन्फ़िगरेशन में, PC2-4200 के बजाय DDR2 SDRAM#Specification मानकों|PC2-5300 का उपयोग करने से वास्तव में प्रदर्शन में कमी आ सकती है। केवल DDR2 SDRAM#Specificationstandards|PC2-6400 पर जाने पर ही प्रदर्शन में उल्लेखनीय वृद्धि होती है। जबकि सख्त टाइमिंग विनिर्देशों के साथ DDR2 मेमोरी मॉडल प्रदर्शन में सुधार करते हैं, वास्तविक दुनिया के गेम और एप्लिकेशन में अंतर अक्सर नगण्य होता है।<ref>{{cite web |title=Intel Core 2: Is high speed memory worth its price? |url=http://www.madshrimps.be/gotoartik.php?articID=472 |publisher=Madshrimps |author=piotke |date=August 1, 2006 |access-date=August 1, 2006}}</ref>
पहले के पेंटियम 4 और पेंटियम डी डिज़ाइन के विपरीत, कोर 2 तकनीक फ्रंट-साइड बस (एफएसबी) के साथ मेमोरी रनिंग सिंक्रोनाइज़ेशन (कंप्यूटर विज्ञान) से अधिक लाभ देखती है। इसका मतलब यह है कि 1066 MT/s के FSB वाले कॉनरो सीपीयू के लिए, DDR2 के लिए आदर्श मेमोरी प्रदर्शन DDR2 SDRAM#Specification मानक|PC2-8500 है। कुछ कॉन्फ़िगरेशन में, PC2-4200 के बजाय DDR2 SDRAM#Specification मानकों|PC2-5300 का उपयोग करने से वास्तव में प्रदर्शन में कमी आ सकती है। केवल DDR2 SDRAM#Specificationstandards|PC2-6400 पर जाने पर ही प्रदर्शन में उल्लेखनीय वृद्धि होती है। जबकि सख्त टाइमिंग विनिर्देशों के साथ DDR2 मेमोरी मॉडल प्रदर्शन में सुधार करते हैं, वास्तविक दुनिया के गेम और एप्लिकेशन में अंतर अक्सर नगण्य होता है।<ref>{{cite web |title=Intel Core 2: Is high speed memory worth its price? |url=http://www.madshrimps.be/gotoartik.php?articID=472 |publisher=Madshrimps |author=piotke |date=August 1, 2006 |access-date=August 1, 2006}}</ref>
इष्टतम रूप से, प्रदान की गई मेमोरी बैंडविड्थ को एफएसबी की बैंडविड्थ से मेल खाना चाहिए, यानी कि 533 एमटी/एस रेटेड बस गति वाले सीपीयू को उसी रेटेड गति से मेल खाने वाली रैम के साथ जोड़ा जाना चाहिए, उदाहरण के लिए डीडीआर2 533, या पीसी2-4200 . एक आम मिथक{{Citation needed|date=February 2011}} यह है कि इंटरलीव्ड रैम स्थापित करने से दोगुनी बैंडविड्थ मिलेगी। हालाँकि, इंटरलीव्ड रैम स्थापित करने से बैंडविड्थ में अधिकतम वृद्धि लगभग 5-10% होती है। [https://web.archive.org/web/20060116070359/http://www.extremetech.com/article2/0,1697,1155324,00.asp AGTL+ PSB] सभी नेटबर्स्ट प्रोसेसर और वर्तमान और मध्यम द्वारा उपयोग किया जाता है- टर्म (प्री-[[इंटेल क्विकपाथ इंटरकनेक्ट]]) कोर 2 प्रोसेसर 64-बिट डेटा पथ प्रदान करते हैं। वर्तमान चिपसेट कुछ DDR2 या DDR3 चैनल प्रदान करते हैं।
इष्टतम रूप से, प्रदान की गई मेमोरी बैंडविड्थ को एफएसबी की बैंडविड्थ से मेल खाना चाहिए, यानी कि 533 एमटी/एस रेटेड बस गति वाले सीपीयू को उसी रेटेड गति से मेल खाने वाली रैम के साथ जोड़ा जाना चाहिए, उदाहरण के लिए डीडीआर2 533, या पीसी2-4200 . आम मिथक यह है कि इंटरलीव्ड रैम स्थापित करने से दोगुनी बैंडविड्थ मिलेगी। हालाँकि, इंटरलीव्ड रैम स्थापित करने से बैंडविड्थ में अधिकतम वृद्धि लगभग 5-10% होती है। [https://web.archive.org/web/20060116070359/http://www.extremetech.com/article2/0,1697,1155324,00.asp AGTL+ PSB] सभी नेटबर्स्ट प्रोसेसर और वर्तमान और मध्यम द्वारा उपयोग किया जाता है- टर्म (प्री-[[इंटेल क्विकपाथ इंटरकनेक्ट]]) कोर 2 प्रोसेसर 64-बिट डेटा पथ प्रदान करते हैं। वर्तमान चिपसेट कुछ DDR2 या DDR3 चैनल प्रदान करते हैं।


{| class="wikitable" style="font-size: 100%; text-align: center"
{| class="wikitable" style="font-size: 100%; text-align: center"
Line 670: Line 670:


==चिप इरेटा==
==चिप इरेटा==
<!-- Someone should verify this more rigorously. -->
 
X6800, E6000 और E4000 प्रोसेसर में कोर 2 [[ स्मृति प्रबंधन इकाई ]] (MMU) x86 हार्डवेयर की पिछली पीढ़ियों में पूर्व विनिर्देशों के [[कार्यान्वयन]] के लिए काम नहीं करती है। इससे मौजूदा [[ऑपरेटिंग सिस्टम]] सॉफ़्टवेयर के साथ समस्याएं पैदा हो सकती हैं, जिनमें से कई गंभीर सुरक्षा और स्थिरता संबंधी समस्याएं हैं। इंटेल के दस्तावेज़ में कहा गया है कि उनके प्रोग्रामिंग मैनुअल को आने वाले महीनों में समस्याओं से बचने के लिए कोर 2 के लिए [[अनुवाद लुकासाइड बफर]] (टीएलबी) को प्रबंधित करने के अनुशंसित तरीकों की जानकारी के साथ अपडेट किया जाएगा, और स्वीकार करते हैं कि, दुर्लभ मामलों में, अनुचित टीएलबी अमान्यता के परिणामस्वरूप अप्रत्याशित परिणाम हो सकते हैं। सिस्टम व्यवहार, जैसे हैंग होना या गलत डेटा।<ref>{{cite web |title=Dual-Core Intel Xeon Processor 7200 Series and Quad-Core Intel Xeon Processor 7300 Series |url=http://download.intel.com/design/processor/datashts/31327807.pdf |page=46 |access-date=January 23, 2010}}</ref>
X6800, E6000 और E4000 प्रोसेसर में कोर 2 [[ स्मृति प्रबंधन इकाई |स्मृति प्रबंधन इकाई]] (MMU) x86 हार्डवेयर की पिछली पीढ़ियों में पूर्व विनिर्देशों के [[कार्यान्वयन]] के लिए काम नहीं करती है। इससे मौजूदा [[ऑपरेटिंग सिस्टम]] सॉफ़्टवेयर के साथ समस्याएं पैदा हो सकती हैं, जिनमें से कई गंभीर सुरक्षा और स्थिरता संबंधी समस्याएं हैं। इंटेल के दस्तावेज़ में कहा गया है कि उनके प्रोग्रामिंग मैनुअल को आने वाले महीनों में समस्याओं से बचने के लिए कोर 2 के लिए [[अनुवाद लुकासाइड बफर]] (टीएलबी) को प्रबंधित करने के अनुशंसित तरीकों की जानकारी के साथ अपडेट किया जाएगा, और स्वीकार करते हैं कि, दुर्लभ मामलों में, अनुचित टीएलबी अमान्यता के परिणामस्वरूप अप्रत्याशित परिणाम हो सकते हैं। सिस्टम व्यवहार, जैसे हैंग होना या गलत डेटा।<ref>{{cite web |title=Dual-Core Intel Xeon Processor 7200 Series and Quad-Core Intel Xeon Processor 7300 Series |url=http://download.intel.com/design/processor/datashts/31327807.pdf |page=46 |access-date=January 23, 2010}}</ref>
बताए गए मुद्दों में से:
बताए गए मुद्दों में से:
<!-- This should probably be written more clearly. -->
 
* NX बिट|गैर-निष्पादित बिट को कोर में साझा किया जाता है।
* NX बिट|गैर-निष्पादित बिट को कोर में साझा किया जाता है।
* फ़्लोटिंग पॉइंट निर्देश गैर-सुसंगति।
* फ़्लोटिंग पॉइंट निर्देश गैर-सुसंगति।

Revision as of 01:55, 8 December 2023

For Intel processors branded as Intel Core, see Intel Core.
Intel Core
General information
LaunchedJune 26, 2006; 18 years ago (June 26, 2006) (Xeon)
July 27, 2006; 18 years ago (July 27, 2006) (Core 2)
Performance
Max. CPU clock rate933 MHz to 3.5 GHz
FSB speeds533 MT/s to 1600 MT/s
Cache
L1 cache64 KB per core
L2 cache0.5 to 6 MB per two cores
L3 cache8 MB to 16 MB shared (Xeon 7400)
Architecture and classification
Technology node65 nm to 45 nm
MicroarchitectureCore
Instruction setx86-64
Instructionsx86, x86-64
Extensions
Physical specifications
Transistors
Cores
  • 1–4 (2-6 Xeon)
Socket(s)
Products, models, variants
Model(s)
History
PredecessorNetBurst
Enhanced Pentium M (P6)
SuccessorPenryn (tick)
(a version of Core)
Nehalem (tock)
Support status
Unsupported

इंटेल कोर माइक्रोआर्किटेक्चर (अस्थायी रूप से अगली पीढ़ी के माइक्रो-आर्किटेक्चर के रूप में जाना जाता है,[1] और मेरोम के रूप में विकसित)[2] 2006 के मध्य में इंटेल द्वारा लॉन्च किया गया मल्टी-कोर सेंट्रल प्रोसेसिंग यूनिट सूक्ष्मवास्तुकला है। यह योना (माइक्रोप्रोसेसर) की तुलना में प्रमुख विकास है, जो पी6 (माइक्रोआर्किटेक्चर) का पिछला संस्करण है जो 1995 में पेंटियम प्रो के साथ शुरू हुआ था। इसने नेटबर्स्ट माइक्रोआर्किटेक्चर को भी प्रतिस्थापित कर दिया, जो उच्च घड़ी की दर के लिए डिज़ाइन की गई अकुशल पाइपलाइन (कंप्यूटिंग) के कारण उच्च बिजली की खपत और गर्मी की तीव्रता से ग्रस्त था। 2004 की शुरुआत में नेटबर्स्ट (प्रेस्कॉट) के नए संस्करण को प्रतिस्पर्धी प्रदर्शन के लिए आवश्यक घड़ियों तक पहुंचने के लिए बहुत उच्च शक्ति की आवश्यकता थी, जिससे यह मल्टी-कोर प्रोसेसर | डुअल/मल्टी-कोर सीपीयू में बदलाव के लिए अनुपयुक्त हो गया। 7 मई 2004 को इंटेल ने अगले नेटबर्स्ट, तेजस और जयहॉक को रद्द करने की पुष्टि की।[3] इंटेल 2001 से पेंटियम एम का 64-बिट विकास मेरोम विकसित कर रहा था,[2]और डेस्कटॉप कंप्यूटर और सर्वर में नेटबर्स्ट की जगह लेते हुए इसे सभी बाज़ार क्षेत्रों में विस्तारित करने का निर्णय लिया। इसे पेंटियम एम से छोटी और कुशल पाइपलाइन का विकल्प विरासत में मिला है, जो नेटबर्स्ट की उच्च घड़ियों तक नहीं पहुंचने के बावजूद बेहतर प्रदर्शन प्रदान करता है।[lower-alpha 1]

इस आर्किटेक्चर का उपयोग करने वाले पहले प्रोसेसर का कोड-नाम 'मेरोम (माइक्रोप्रोसेसर)', 'कॉनरो (माइक्रोप्रोसेसर)', और 'वुडक्रेस्ट (माइक्रोप्रोसेसर)' था; मेरोम मोबाइल कंप्यूटिंग के लिए है, कॉनरो डेस्कटॉप सिस्टम के लिए है, और वुडक्रेस्ट सर्वर और वर्कस्टेशन के लिए है। वास्तुशिल्प रूप से समान होते हुए भी, तीन प्रोसेसर लाइनें उपयोग किए गए सॉकेट, बस की गति और बिजली की खपत में भिन्न होती हैं। पहले कोर-आधारित डेस्कटॉप और मोबाइल प्रोसेसर को इंटेल कोर 2 ब्रांड दिया गया था, बाद में निचले स्तर के [[पेंटियम डुअल-कोर]], पेंटियम और सेलेरोन ब्रांडों तक इसका विस्तार किया गया; जबकि सर्वर और वर्कस्टेशन कोर-आधारित प्रोसेसर को Xeon ब्रांड किया गया था।

सुविधाएँ

पेंटियम 4 और पेंटियम डी-ब्रांडेड सीपीयू के पूर्ववर्ती नेटबर्स्ट माइक्रोआर्किटेक्चर की तुलना में कोर माइक्रोआर्किटेक्चर कम घड़ी दरों पर लौट आया और उपलब्ध घड़ी चक्र और शक्ति दोनों के उपयोग में सुधार हुआ।[4] कोर माइक्रोआर्किटेक्चर अधिक कुशल डिकोडिंग चरण, निष्पादन इकाइयां, सीपीयू कैश और बस (कंप्यूटिंग) प्रदान करता है, जिससे उनकी प्रसंस्करण क्षमता में वृद्धि करते हुए कोर 2-ब्रांडेड सीपीयू की विद्युत ऊर्जा खपत कम हो जाती है। इंटेल के सीपीयू में क्लॉक रेट, आर्किटेक्चर और सेमीकंडक्टर प्रक्रिया के अनुसार बिजली की खपत में व्यापक रूप से भिन्नता है, जैसा कि सीपीयू पावर अपव्यय तालिकाओं में दिखाया गया है।

पिछले नेटबर्स्ट सीपीयू की तरह, कोर आधारित प्रोसेसर में कई कोर और हार्डवेयर वर्चुअलाइजेशन समर्थन (इंटेल वीटी-एक्स के रूप में विपणन), और इंटेल 64 और स्स्स्स्स्स्स्स 3 की सुविधा है। हालाँकि, कोर-आधारित प्रोसेसर में पेंटियम 4 प्रोसेसर की तरह हाइपर थ्रेडिंग तकनीक नहीं होती है। ऐसा इसलिए है क्योंकि कोर माइक्रोआर्किटेक्चर पेंटियम प्रो, II, III और एम द्वारा उपयोग किए जाने वाले P6 (माइक्रोआर्किटेक्चर) पर आधारित है।

64 केबी एल1 कैश/कोर (32 केबी एल1 डेटा + 32 केबी एल1 निर्देश) पर कोर माइक्रोआर्किटेक्चर का एल1 कैश पेंटियम एम जितना बड़ा है, पेंटियम II/III पर 32 केबी (16 केबी एल1 डेटा + 16 केबी) से अधिक है। एल1 निर्देश)। उपभोक्ता संस्करण में पेंटियम 4 एक्सट्रीम संस्करण के गैलेटिन कोर की तरह एल3 कैश का भी अभाव है, हालांकि यह विशेष रूप से कोर-आधारित ज़ीऑन के उच्च-अंत संस्करणों में मौजूद है। L3 कैश और हाइपर-थ्रेडिंग दोनों को नेहलेम माइक्रोआर्किटेक्चर में उपभोक्ता लाइन में फिर से प्रस्तुत किया गया था।

रोडमैप

Main article: Intel Tick-Tock

प्रौद्योगिकी

इंटेल कोर माइक्रोआर्किटेक्चर

जबकि कोर माइक्रोआर्किटेक्चर प्रमुख वास्तुशिल्प संशोधन है, यह इंटेल इज़राइल द्वारा डिजाइन किए गए पेंटियम एम प्रोसेसर परिवार पर आधारित है।[5] कोर/पेन्रीन (माइक्रोआर्किटेक्चर) की पाइपलाइन (कंप्यूटिंग) 14 चरण लंबी है[6] - पेंटियम 4#प्रेस्कॉट के आधे से भी कम। पेन्रीन के उत्तराधिकारी नेहलेम (माइक्रोआर्किटेक्चर) में कोर/पेन्रीन की तुलना में दो चक्र अधिक शाखा गलत भविष्यवाणी का दंड है।[7][8] पी6 (माइक्रोआर्किटेक्चर), पेंटियम एम (माइक्रोआर्किटेक्चर) और नेटबर्स्ट माइक्रोआर्किटेक्चर की 3 आईपीसी क्षमता की तुलना में कोर आदर्श रूप से प्रति चक्र 4 निर्देश (आईपीसी) निष्पादन दर को बनाए रख सकता है। नया आर्किटेक्चर डुअल कोर डिज़ाइन है जिसमें प्रति वाट अधिकतम प्रदर्शन और बेहतर स्केलेबिलिटी के लिए साझा L2 कैश इंजीनियर किया गया है।

डिज़ाइन में शामिल नई तकनीक मैक्रो-ऑप्स फ़्यूज़न है, जो दो x86 निर्देशों को एकल माइक्रो आपरेशन में जोड़ती है। उदाहरण के लिए, तुलना जैसा सामान्य कोड अनुक्रम जिसके बाद सशर्त छलांग लगाई जाती है, एकल माइक्रो-ऑप बन जाएगा। हालाँकि, यह तकनीक 64-बिट मोड में काम नहीं करती है।

कोर अज्ञात पतों के साथ मेमोरी डिसएम्बिगेशन#RAW निर्भरता उल्लंघनों को सट्टा रूप से निष्पादित कर सकता है।[9] अन्य नई प्रौद्योगिकियों में सभी 128-बिट एसएसई निर्देशों का 1 चक्र थ्रूपुट (2 चक्र पहले) और नया बिजली बचत डिज़ाइन शामिल है। सभी घटक न्यूनतम गति पर चलेंगे, आवश्यकतानुसार गति को गतिशील रूप से बढ़ाएंगे (एएमडी की कूल'एन'क्विट पावर-सेविंग तकनीक के समान, और पहले के मोबाइल प्रोसेसर से इंटेल की अपनी स्पीडस्टेप तकनीक के समान)। यह चिप को कम गर्मी पैदा करने और बिजली का उपयोग कम करने की अनुमति देता है।

अधिकांश वुडक्रेस्ट सीपीयू के लिए, सामने की ओर बस (एफएसबी) 1333 एमटी/सेकेंड पर चलती है; हालाँकि, निचले स्तर के 1.60 और 1.86 GHz वेरिएंट के लिए इसे घटाकर 1066 MT/s कर दिया गया है।[10][11] मेरोम मोबाइल वेरिएंट को शुरू में 667 एमटी/एस के एफएसबी पर चलाने का लक्ष्य रखा गया था, जबकि 800 एमटी/एस एफएसबी का समर्थन करने वाले मेरोम की दूसरी लहर को मई 2007 में अलग सॉकेट के साथ सांता रोजा प्लेटफॉर्म के हिस्से के रूप में जारी किया गया था। डेस्कटॉप -ओरिएंटेड कॉनरो ने 800 MT/s या 1066 MT/s की FSB वाले मॉडल के साथ शुरुआत की और 1333 MT/s लाइन को आधिकारिक तौर पर 22 जुलाई 2007 को लॉन्च किया गया।

इन प्रोसेसरों का बिजली उपयोग बहुत कम है: औसत ऊर्जा उपयोग अल्ट्रा लो वोल्टेज वेरिएंट में 1-2 वाट रेंज में होना चाहिए, कॉनरो और अधिकांश वुडक्रेस्ट के लिए 65 वाट की थर्मल डिज़ाइन पावर (टीडीपी), 3.0 के लिए 80 वाट के साथ। GHz वुडक्रेस्ट, और लो-वोल्टेज वुडक्रेस्ट के लिए 40 या 35 वॉट। इसकी तुलना में, 2.2 GHz AMD Opteron 875HE प्रोसेसर 55 वाट की खपत करता है, जबकि ऊर्जा कुशल सॉकेट AM2 लाइन 35 वाट थर्मल लिफाफे में फिट होती है (एक अलग तरीके से निर्दिष्ट इसलिए सीधे तुलनीय नहीं है)। मेरोम, मोबाइल संस्करण, मानक संस्करणों के लिए 35 वाट टीडीपी और अल्ट्रा लो वोल्टेज (यूएलवी) संस्करणों के लिए 5 वाट टीडीपी पर सूचीबद्ध है।

पहले, इंटेल ने घोषणा की थी कि वह अब कच्चे प्रदर्शन के बजाय बिजली दक्षता पर ध्यान केंद्रित करेगा। हालाँकि, 2006 के वसंत में इंटेल डेवलपर फोरम (आईडीएफ) में, इंटेल ने दोनों का विज्ञापन किया। कुछ वादे किए गए नंबर थे:

  • समान शक्ति स्तर पर मेरोम के लिए 20% अधिक प्रदर्शन; कोर डुओ की तुलना में
  • 40% कम बिजली पर कॉनरो के लिए 40% अधिक प्रदर्शन; पेंटियम डी की तुलना में
  • 35% कम बिजली पर वुडक्रेस्ट के लिए 80% अधिक प्रदर्शन; मूल ज़ीऑन#डुअल-कोर ज़ीऑन|डुअल-कोर ज़ीऑन की तुलना में

प्रोसेसर कोर

कोर माइक्रोआर्किटेक्चर के प्रोसेसर को कोर की संख्या, कैश आकार और सॉकेट के आधार पर वर्गीकृत किया जा सकता है; इनमें से प्रत्येक संयोजन का अद्वितीय कोड नाम और उत्पाद कोड होता है जिसका उपयोग कई ब्रांडों में किया जाता है। उदाहरण के लिए, उत्पाद कोड 80557 के साथ कोड नाम ऑलेंडेल में दो कोर, 2 एमबी एल2 कैश है और डेस्कटॉप सॉकेट 775 का उपयोग करता है, लेकिन इसे सेलेरॉन, पेंटियम, कोर 2 और ज़ीऑन के रूप में विपणन किया गया है, जिनमें से प्रत्येक में अलग-अलग सुविधाओं के सेट सक्षम हैं। अधिकांश मोबाइल और डेस्कटॉप प्रोसेसर दो वेरिएंट में आते हैं जो L2 कैश के आकार में भिन्न होते हैं, लेकिन किसी उत्पाद में L2 कैश की विशिष्ट मात्रा को उत्पादन समय पर भागों को अक्षम करके भी कम किया जा सकता है। टाइगर्टन डुअल-कोर और सभी क्वाड-कोर प्रोसेसर को छोड़कर - दो डाई को मिलाने वाले मल्टी-चिप मॉड्यूल हैं। 65 एनएम प्रोसेसर के लिए, ही उत्पाद कोड को अलग-अलग डाई वाले प्रोसेसर द्वारा साझा किया जा सकता है, लेकिन किसका उपयोग किया जाता है, इसके बारे में विशिष्ट जानकारी स्टेपिंग से प्राप्त की जा सकती है।

fab cores Mobile Desktop, UP Server CL Server DP Server MP Server
Single-Core 65 nm 65 nm 1 Merom-L
80537		 Conroe-L
80557
Single-Core 45 nm 45 nm 1 Penryn-L
80585		 Wolfdale-CL
80588
Dual-Core 65 nm 65 nm 2 Merom-2M
80537		 Merom
80537		 Allendale
80557		 Conroe
80557		 Conroe-CL
80556		 Woodcrest
80556		 Tigerton-DC
80564
Dual-Core 45 nm 45 nm 2 Penryn-3M
80577		 Penryn
80576		 Wolfdale-3M
80571		 Wolfdale
80570		 Wolfdale-CL
80588		 Wolfdale-DP
80573
Quad-Core 65 nm 65 nm 4 Kentsfield
80562		 Clovertown
80563		 Tigerton
80565
Quad-Core 45 nm 45 nm 4 Penryn-QC
80581		 Yorkfield-6M
80580		 Yorkfield
80569		 Yorkfield-CL
80584		 Harpertown
80574		 Dunnington QC
80583
Six-Core 45 nm 45 nm 6 Dunnington
80582


कॉनरो/मेरोम (65 एनएम)

Main article: Conroe (microprocessor)

मूल कोर 2 प्रोसेसर उसी डाई पर आधारित हैं जिन्हें सीपीयूआईडी फैमिली 6 मॉडल 15 के रूप में पहचाना जा सकता है। उनके कॉन्फ़िगरेशन और पैकेजिंग के आधार पर, उनके कोड नाम कॉनरो (एलजीए 775, 4 एमबी एल 2 कैश), ऑलेंडेल (एलजीए 775, 2) हैं एमबी एल2 कैश), मेरोम (सॉकेट एम, 4 एमबी एल2 कैश) और केंट्सफील्ड (मल्टी-चिप मॉड्यूल, एलजीए 775, 2x4एमबी एल2 कैश)। सीमित सुविधाओं वाले मेरोम और ऑलेंडेल प्रोसेसर पेंटियम डुअल कोर और सेलेरॉन प्रोसेसर में हैं, जबकि कॉनरो, ऑलेंडेल और केंट्सफील्ड भी ज़ीऑन प्रोसेसर के रूप में बेचे जाते हैं।

इस मॉडल पर आधारित प्रोसेसर के लिए अतिरिक्त कोड नाम Xeon#5100-सीरीज़ वुडक्रेस्ट (LGA 771, 4 MB L2 कैश), Xeon#5300-सीरीज़ क्लोवरटाउन (MCM, LGA 771, 2×4MB L2 कैश) और Xeon#7300-सीरीज़ हैं। टाइगर्टन (एमसीएम, सॉकेट 604, 2×4एमबी एल2 कैशे), इन सभी का विपणन केवल ज़ीऑन ब्रांड के तहत किया जाता है।

Processor Brand name Model (list) Cores L2 Cache Socket TDP
Merom-2M Mobile Core 2 Duo U7xxx 2 2 MB BGA479 10 W
Merom L7xxx 4 MB 17 W
Merom
Merom-2M 		T5xxx
T7xxx		 2–4 MB Socket M
Socket P
BGA479		 35 W
Merom Mobile Core 2 Extreme X7xxx 2 4 MB Socket P 44 W
Merom Celeron M 5x0 1 1 MB Socket M
Socket P		 30 W
Merom-2M 5x5 Socket P 31 W
Merom-2M Celeron Dual-Core T1xxx 2 512–1024 KB Socket P 35 W
Merom-2M Pentium Dual-Core T2xxx
T3xxx		 2 1 MB Socket P 35 W
Allendale Xeon 3xxx 2 2 MB LGA 775 65 W
Conroe 3xxx 2–4 MB
Conroe and
Allendale 		Core 2 Duo E4xxx 2 2 MB LGA 775 65 W
E6xx0 2–4 MB
Conroe-CL E6xx5 2–4 MB LGA 771
Conroe-XE Core 2 Extreme X6xxx 2 4 MB LGA 775 75 W
Allendale Pentium Dual-Core E2xxx 2 1 MB LGA 775 65 W
Allendale Celeron E1xxx 2 512 KB LGA 775 65 W
Kentsfield Xeon 32xx 4 2×4 MB LGA 775 95–105 W
Kentsfield Core 2 Quad Q6xxx 4 2×4 MB LGA 775 95–105 W
Kentsfield XE Core 2 Extreme QX6xxx 4 2×4 MB LGA 775 130 W
Woodcrest Xeon 51xx 2 4 MB LGA 771 65–80 W
Clovertown L53xx 4 2×4 MB LGA 771 40–50 W
E53xx 80 W
X53xx 120–150 W
Tigerton-DC E72xx 2 2×4 MB Socket 604 80 W
Tigerton L73xx 4 50 W
E73xx 2×2–2×4 MB 80 W
X73xx 2×4 MB 130 W


कॉनरो-एल/मेरोम-एल

कॉनरो-एल और मेरोम-एल प्रोसेसर कॉनरो और मेरोम के समान कोर पर आधारित हैं, लेकिन इसमें केवल कोर और 1 एमबी एल2 कैश होता है, जो प्रदर्शन की कीमत पर प्रोसेसर की उत्पादन लागत और बिजली की खपत को काफी कम कर देता है। दोहरे कोर संस्करण. इसका उपयोग केवल अल्ट्रा-लो वोल्टेज कोर 2 सोलो यू2xxx और सेलेरॉन प्रोसेसर में किया जाता है और इसे सीपीयूआईडी परिवार 6 मॉडल 22 के रूप में पहचाना जाता है।

Processor Brand name Model (list) Cores L2 Cache Socket TDP
Merom-L Mobile Core 2 Solo U2xxx 1 2 MB BGA479 5.5 W
Merom-L Celeron M 5x0 1 512 KB Socket M
Socket P		 27 W
Merom-L 5x3 512–1024 KB BGA479 5.5–10 W
Conroe-L Celeron M 4x0 1 512 KB LGA 775 35 W
Conroe-CL 4x5 LGA 771 65 W


पेन्रीन/वुल्फडेल (शाम 45 बजे)

Main article: Penryn (microarchitecture)
वोल्फडेल-प्रकार कोर 2 डुओ ई8400 शीर्ष दृश्य
वोल्फडेल-प्रकार कोर 2 डुओ E8400 परिप्रेक्ष्य दृश्य

इंटेल के इंटेल टिक-टॉक | टिक-टॉक चक्र में, 2007/2008 टिक सीपीयूआईडी मॉडल 23 के रूप में कोर माइक्रोआर्किटेक्चर को 45 नैनोमीटर तक छोटा कर दिया गया था। कोर 2 प्रोसेसर में, इसका उपयोग कोड नाम पेन्रीन (सॉकेट पी) के साथ किया जाता है। वोल्फडेल (एलजीए 775) और यॉर्कफील्ड (एमसीएम, एलजीए 775), जिनमें से कुछ सेलेरॉन, पेंटियम और ज़ीऑन प्रोसेसर के रूप में भी बेचे जाते हैं। Xeon ब्रांड में, Xeon#5200-श्रृंखला वोल्फडेल-DP |Wolfdale-DP और Xeon#5400-श्रृंखला हार्परटाउन कोड नाम दो या चार सक्रिय वोल्फडेल कोर के साथ LGA 771 आधारित MCM के लिए उपयोग किए जाते हैं।

वास्तुकला की दृष्टि से, 45 एनएम कोर 2 प्रोसेसर में SSE4.1 और नया डिवाइड/शफल इंजन है।[12] चिप्स दो आकारों में आते हैं, 6 एमबी और 3 एमबी एल2 कैश के साथ। छोटे संस्करण को आमतौर पर क्रमशः पेन्रीन-3एम और वोल्फडेल-3एम और यॉर्कफील्ड-6एम कहा जाता है। पेन्रीन का सिंगल-कोर संस्करण, जिसे यहां पेन्रीन-एल के रूप में सूचीबद्ध किया गया है, मेरोम-एल की तरह अलग मॉडल नहीं है, बल्कि केवल सक्रिय कोर के साथ पेन्रीन-3एम मॉडल का संस्करण है।

Processor Brand name Model (list) Cores L2 Cache Socket TDP
Penryn-L Core 2 Solo SU3xxx 1 3 MB BGA956 5.5 W
Penryn-3M Core 2 Duo SU7xxx 2 3 MB BGA956 10 W
SU9xxx
Penryn SL9xxx 6 MB 17 W
SP9xxx 25/28 W
Penryn-3M P7xxx 3 MB Socket P
FCBGA6		 25 W
P8xxx
Penryn P9xxx 6 MB
Penryn-3M T6xxx 2 MB 35 W
T8xxx 3 MB
Penryn T9xxx 6 MB
E8x35 6 MB Socket P 35-55 W
Penryn-QC Core 2 Quad Q9xxx 4 2x3-2x6 MB Socket P 45 W
Penryn XE Core 2 Extreme X9xxx 2 6 MB Socket P 44 W
Penryn-QC QX9xxx 4 2x6 MB 45 W
Penryn-3M Celeron T3xxx 2 1 MB Socket P 35 W
SU2xxx µFC-BGA 956 10 W
Penryn-L 9x0 1 1 MB Socket P 35 W
7x3 µFC-BGA 956 10 W
Penryn-3M Pentium T4xxx 2 1 MB Socket P 35 W
SU4xxx 2 MB µFC-BGA 956 10 W
Penryn-L SU2xxx 1 5.5 W
Wolfdale-3M
Celeron E3xxx 2 1 MB LGA 775 65 W
Pentium E2210
E5xxx 2 MB
E6xxx
Core 2 Duo E7xxx 3 MB
Wolfdale E8xxx 6 MB
Xeon 31x0 45-65 W
Wolfdale-CL 30x4 1 LGA 771 30 W
31x3 2 65 W
Yorkfield Xeon X33x0 4 2×3–2×6 MB LGA 775 65–95 W
Yorkfield-CL X33x3 LGA 771 80 W
Yorkfield-6M Core 2 Quad Q8xxx 2×2 MB LGA 775 65–95 W
Q9x0x 2×3 MB
Yorkfield Q9x5x 2×6 MB
Yorkfield XE Core 2 Extreme QX9xxx 2×6 MB 130–136 W
QX9xx5 LGA 771 150 W
Wolfdale-DP Xeon E52xx 2 6 MB LGA 771 65 W
L52xx 20-55 W
X52xx 80 W
Harpertown E54xx 4 2×6 MB LGA 771 80 W
L54xx 40-50 W
X54xx 120-150 W


डनिंगटन

Xeon#7400-श्रृंखला डनिंगटन | ज़ीऑन के रूप में, कोर 2 के रूप में नहीं।

Processor Brand name Model (list) Cores L3 cache Socket TDP
Dunnington Xeon E74xx 4-6 8-16 MB Socket 604 90 W
L74xx 4-6 12 MB 50-65 W
X7460 6 16 MB 130 W


कदम

कोर माइक्रोआर्किटेक्चर कई स्टेपिंग स्तरों (स्टेपिंग्स) का उपयोग करता है, जो पिछले माइक्रोआर्किटेक्चर के विपरीत, वृद्धिशील सुधार और कैश आकार और कम पावर मोड जैसी सुविधाओं के विभिन्न सेटों का प्रतिनिधित्व करता है। इनमें से अधिकांश कदम उठाने का स्तर उपयोग ब्रांडों में किया जाता है, आमतौर पर कुछ सुविधाओं को अक्षम करके और लो-एंड चिप्स पर घड़ी की आवृत्तियों को सीमित करके।

कम कैश आकार वाले स्टेपिंग अलग नामकरण योजना का उपयोग करते हैं, जिसका अर्थ है कि रिलीज़ अब वर्णमाला क्रम में नहीं हैं। अतिरिक्त स्टेपिंग का उपयोग आंतरिक और इंजीनियरिंग नमूनों में किया गया है, लेकिन तालिकाओं में असूचीबद्ध हैं।

कई हाई-एंड कोर 2 और ज़ीऑन प्रोसेसर बड़े कैश आकार या दो से अधिक कोर प्राप्त करने के लिए दो चिप्स के मल्टी-चिप मॉड्यूल का उपयोग करते हैं।

65 एनएम प्रक्रिया का उपयोग कर कदम

Mobile (Merom) Desktop (Conroe) Desktop (Kentsfield) Server (Woodcrest, Clovertown, Tigerton)
Stepping Released Area CPUID L2 cache Max. clock Celeron Pentium Core 2 Celeron Pentium Core 2 Xeon Core 2 Xeon Xeon
B2 Jul 2006 143 mm² 06F6 4 MB 2.93 GHz M5xx T5000 T7000 L7000 E6000 X6000 3000 5100
B3 Nov 2006 143 mm² 06F7 4 MB 3.00 GHz Q6000 QX6000 3200 5300
L2 Jan 2007 111 mm² 06F2 2 MB 2.13 GHz T5000 U7000 E2000 E4000 E6000 3000
E1 May 2007 143 mm² 06FA 4 MB 2.80 GHz M5xx T7000 L7000 X7000
G0 Apr 2007 143 mm² 06FB 4 MB 3.00 GHz M5xx T7000 L7000 X7000 E2000 E4000 E6000 3000 Q6000 QX6000 3200 5100 5300 7200 7300
G2 Mar 2009[13] 143 mm² 06FB 4 MB 2.16 GHz M5xx T5000 T7000 L7000
M0 Jul 2007 111 mm² 06FD 2 MB 2.40 GHz 5xx T1000 T2000 T3000 T5000 T7000 U7000 E1000 E2000 E4000
A1 Jun 2007 81 mm²[lower-alpha 2] 10661 1 MB 2.20 GHz M5xx U2000 220 4x0

प्रारंभिक ES/QS चरण हैं: B0 (CPUID 6F4h), B1 (6F5h) और E0 (6F9h)।

मॉडल 15 (सीपीयूआईडी 06एफएक्स) प्रोसेसर के स्टेपिंग बी2/बी3, ई1, और जी0 4 एमबी एल2 कैश के साथ मानक मेरोम/कॉनरो डाई के विकासवादी चरण हैं, अल्पकालिक ई1 स्टेपिंग का उपयोग केवल मोबाइल प्रोसेसर में किया जाता है। स्टेपिंग एल2 और एम0 केवल 2 एमबी एल2 कैश के साथ कॉनरो (माइक्रोप्रोसेसर)#एलेंडेल चिप्स हैं, जो लो-एंड प्रोसेसर के लिए उत्पादन लागत और बिजली की खपत को कम करते हैं।

G0 और M0 चरण C1E स्थिति में निष्क्रिय बिजली की खपत में सुधार करते हैं और डेस्कटॉप प्रोसेसर में C2E स्थिति जोड़ते हैं। मोबाइल प्रोसेसर में, जो सभी C4 निष्क्रिय अवस्थाओं के माध्यम से C1 का समर्थन करते हैं, स्टेपिंग E1, G0 और M0 सॉकेट पी के साथ मोबाइल इंटेल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म के लिए समर्थन जोड़ते हैं, जबकि पहले वाले B2 और L2 स्टेपिंग केवल सॉकेट एम आधारित मोबाइल इंटेल 945 एक्सप्रेस (सेंट्रिनो#नापा प्लेटफॉर्म (2006)) प्लेटफॉर्म के लिए दिखाई देते हैं।

मॉडल 22 स्टेपिंग A1 (cpuid 10661h) महत्वपूर्ण डिज़ाइन परिवर्तन को दर्शाता है, जिसमें केवल कोर और 1 एमबी L2 कैश है जो निम्न-अंत के लिए बिजली की खपत और विनिर्माण लागत को कम करता है। पहले के चरणों की तरह, A1 का उपयोग मोबाइल इंटेल 965 एक्सप्रेस प्लेटफ़ॉर्म के साथ नहीं किया जाता है।

स्टेपिंग G0, M0 और A1 ने 2008 में ज्यादातर सभी पुराने स्टेपिंग को बदल दिया। 2009 में, मूल स्टेपिंग B2 को बदलने के लिए नया स्टेपिंग G2 पेश किया गया था।[16]


45 एनएम प्रक्रिया का उपयोग करते हुए कदम

Mobile (Penryn) Desktop (Wolfdale) Desktop (Yorkfield) Server (Wolfdale-DP, Harpertown, Dunnington)
Stepping Released Area CPUID L2 cache Max. clock Celeron Pentium Core 2 Celeron Pentium Core 2 Xeon Core 2 Xeon Xeon
C0 Nov 2007 107 mm² 10676 6 MB 3.00 GHz E8000 P7000 T8000 T9000 P9000 SP9000 SL9000 X9000 E8000 3100 QX9000 5200 5400
M0 Mar 2008 82 mm² 10676 3 MB 2.40 GHz 7xx SU3000 P7000 P8000 T8000 SU9000 E5000 E2000 E7000
C1 Mar 2008 107 mm² 10677 6 MB 3.20 GHz Q9000 QX9000 3300
M1 Mar 2008 82 mm² 10677 3 MB 2.50 GHz Q8000 Q9000 3300
E0 Aug 2008 107 mm² 1067A 6 MB 3.33 GHz T9000 P9000 SP9000 SL9000 Q9000 QX9000 E8000 3100 Q9000 Q9000S QX9000 3300 5200 5400
R0 Aug 2008 82 mm² 1067A 3 MB 2.93 GHz 7xx 900 SU2000 T3000 T4000 SU2000 SU4000 SU3000 T6000 SU7000 P8000 SU9000 E3000 E5000 E6000 E7000 Q8000 Q8000S Q9000 Q9000S 3300
A1 Sep 2008 503 mm² 106D1 3 MB 2.67 GHz 7400

मॉडल 23 (सीपीयूआईडी 01067एक्सएच) में, इंटेल ने ही समय में पूर्ण (6 एमबी) और कम (3 एमबी) एल2 कैश के साथ विपणन शुरू किया, और उन्हें समान सीपीयू मान दिए। सभी चरणों में नए SSE4|SSE4.1 निर्देश हैं। स्टेपिंग C1/M1 विशेष रूप से क्वाड कोर प्रोसेसर के लिए C0/M0 का बग फिक्स संस्करण था और केवल उन्हीं में उपयोग किया जाता था। स्टेपिंग E0/R0 दो नए निर्देश (XSAVE/XRSTOR) जोड़ता है और सभी पुराने स्टेपिंग्स को बदल देता है।

मोबाइल प्रोसेसर में, स्टेपिंग C0/M0 का उपयोग केवल इंटेल मोबाइल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म में किया जाता है, जबकि स्टेपिंग E0/R0 बाद के इंटेल मोबाइल 4 एक्सप्रेस (सेंट्रिनो#मोंटेविना प्लेटफॉर्म (2008)) को सपोर्ट करता है। प्लैटफ़ॉर्म।

मॉडल 30 स्टेपिंग ए1 (सीपीयूआईडी 106डी1एच) सामान्य दो कोर के बजाय एल3 कैश और छह जोड़ता है, जिससे 503 मिमी² का असामान्य रूप से बड़ा डाई आकार बनता है।[17] फरवरी 2008 तक, इसे केवल उच्च-स्तरीय ज़ीऑन 7400 श्रृंखला (डनिंगटन (माइक्रोप्रोसेसर)) में ही जगह मिली है।

सिस्टम आवश्यकताएँ

मदरबोर्ड अनुकूलता

कॉनरो, कॉनरो एक्सई और ऑलेंडेल सभी सॉकेट एलजीए 775 का उपयोग करते हैं; हालाँकि, प्रत्येक मदरबोर्ड इन प्रोसेसर के साथ संगत नहीं है।

सहायक चिपसेट हैं:

यॉर्कफील्ड XE मॉडल QX9770 (1600 MT/s FSB के साथ 45 एनएम) में सीमित चिपसेट अनुकूलता है - केवल X38, P35 ( overclocking के साथ) और कुछ उच्च-प्रदर्शन X48 और P45 मदरबोर्ड संगत हैं। Penryn तकनीक के लिए समर्थन प्रदान करने के लिए धीरे-धीरे BIOS अपडेट जारी किए जा रहे थे, और QX9775 केवल Intel D5400XS मदरबोर्ड के साथ संगत है। वोल्फडेल-3एम मॉडल ई7200 में भी सीमित अनुकूलता है (कम से कम एक्सप्रेस 200 चिपसेट असंगत है).

हालाँकि मदरबोर्ड में कॉनरो को सपोर्ट करने के लिए आवश्यक चिपसेट हो सकता है, लेकिन उपर्युक्त चिपसेट पर आधारित कुछ मदरबोर्ड कॉनरो को सपोर्ट नहीं करते हैं। ऐसा इसलिए है क्योंकि सभी कॉनरो-आधारित प्रोसेसर को वोल्टेज रेगुलेटर-डाउन (VRD) 11.0 में निर्दिष्ट नई पावर डिलीवरी सुविधा सेट की आवश्यकता होती है। यह आवश्यकता कॉनरो द्वारा प्रतिस्थापित पेंटियम 4/डी सीपीयू की तुलना में काफी कम बिजली खपत का परिणाम है। मदरबोर्ड जिसमें सहायक चिपसेट और वीआरडी 11 दोनों हैं, कॉनरो प्रोसेसर का समर्थन करता है, लेकिन फिर भी कुछ बोर्डों को कॉनरो की एफआईडी (फ़्रीक्वेंसी आईडी) और वीआईडी ​​(वोल्टेज आईडी) को पहचानने के लिए अद्यतन BIOS की आवश्यकता होगी।

सिंक्रोनस मेमोरी मॉड्यूल

पहले के पेंटियम 4 और पेंटियम डी डिज़ाइन के विपरीत, कोर 2 तकनीक फ्रंट-साइड बस (एफएसबी) के साथ मेमोरी रनिंग सिंक्रोनाइज़ेशन (कंप्यूटर विज्ञान) से अधिक लाभ देखती है। इसका मतलब यह है कि 1066 MT/s के FSB वाले कॉनरो सीपीयू के लिए, DDR2 के लिए आदर्श मेमोरी प्रदर्शन DDR2 SDRAM#Specification मानक|PC2-8500 है। कुछ कॉन्फ़िगरेशन में, PC2-4200 के बजाय DDR2 SDRAM#Specification मानकों|PC2-5300 का उपयोग करने से वास्तव में प्रदर्शन में कमी आ सकती है। केवल DDR2 SDRAM#Specificationstandards|PC2-6400 पर जाने पर ही प्रदर्शन में उल्लेखनीय वृद्धि होती है। जबकि सख्त टाइमिंग विनिर्देशों के साथ DDR2 मेमोरी मॉडल प्रदर्शन में सुधार करते हैं, वास्तविक दुनिया के गेम और एप्लिकेशन में अंतर अक्सर नगण्य होता है।[18] इष्टतम रूप से, प्रदान की गई मेमोरी बैंडविड्थ को एफएसबी की बैंडविड्थ से मेल खाना चाहिए, यानी कि 533 एमटी/एस रेटेड बस गति वाले सीपीयू को उसी रेटेड गति से मेल खाने वाली रैम के साथ जोड़ा जाना चाहिए, उदाहरण के लिए डीडीआर2 533, या पीसी2-4200 . आम मिथक यह है कि इंटरलीव्ड रैम स्थापित करने से दोगुनी बैंडविड्थ मिलेगी। हालाँकि, इंटरलीव्ड रैम स्थापित करने से बैंडविड्थ में अधिकतम वृद्धि लगभग 5-10% होती है। AGTL+ PSB सभी नेटबर्स्ट प्रोसेसर और वर्तमान और मध्यम द्वारा उपयोग किया जाता है- टर्म (प्री-इंटेल क्विकपाथ इंटरकनेक्ट) कोर 2 प्रोसेसर 64-बिट डेटा पथ प्रदान करते हैं। वर्तमान चिपसेट कुछ DDR2 या DDR3 चैनल प्रदान करते हैं।

Matched processor and RAM ratings
Processor model Front-side bus Matched memory and maximum bandwidth
single channel, dual channel
DDR DDR2 DDR3
Mobile: T5200, T5300, U2n00, U7n00 533 MT/s PC-3200 (DDR-400)
3.2 GB/s 		PC2-4200 (DDR2-533)
4.264 GB/s
PC2-8500 (DDR2-1066)
8.532 GB/s 		PC3-8500 (DDR3-1066)
8.530 GB/s
Desktop: E6n00, E6n20, X6n00, E7n00, Q6n00 and QX6n00
Mobile: T9400, T9550, T9600, P7350, P7450, P8400, P8600, P8700, P9500, P9600, SP9300, SP9400, X9100 		1066 MT/s
Mobile: T5n00, T5n50, T7n00 (Socket M), L7200, L7400 667 MT/s PC-3200 (DDR-400)
3.2 GB/s 		PC2-5300 (DDR2-667)
5.336 GB/s 		PC3-10600 (DDR3-1333)
10.670 GB/s
Desktop: E6n40, E6n50, E8nn0, Q9nn0, QX6n50, QX9650 1333 MT/s
Mobile: T5n70, T6400, T7n00 (Socket P), L7300, L7500, X7n00, T8n00, T9300, T9500, X9000
Desktop: E4n00, Pentium E2nn0, Pentium E5nn0, Celeron 4n0, E3n00 		800 MT/s PC-3200 (DDR-400)
3.2 GB/s
PC-3200 (DDR-400)
3.2 GB/s 		PC2-6400 (DDR2-800)
6.400 GB/s
PC2-8500 (DDR2-1066)
8.532 GB/s 		PC3-6400 (DDR3-800)
6.400 GB/s
PC3-12800 (DDR3-1600)
12.800 GB/s
Desktop: QX9770, QX9775 1600 MT/s

बड़ी मात्रा में मेमोरी एक्सेस की आवश्यकता वाले कार्यों पर, क्वाड-कोर कोर 2 प्रोसेसर महत्वपूर्ण रूप से लाभान्वित हो सकते हैं[19] DDR2 SDRAM#Specification मानकों|PC2-8500 मेमोरी का उपयोग करने से, जो CPU के FSB के समान गति से चलती है; यह आधिकारिक रूप से समर्थित कॉन्फ़िगरेशन नहीं है, लेकिन कई मदरबोर्ड इसका समर्थन करते हैं।

कोर 2 प्रोसेसर को DDR2 के उपयोग की आवश्यकता नहीं है। जबकि Intel 975X और P965 चिपसेट को इस मेमोरी की आवश्यकता होती है, कुछ मदरबोर्ड और चिपसेट Core 2 प्रोसेसर और DDR SDRAM मेमोरी दोनों का समर्थन करते हैं। डीडीआर मेमोरी का उपयोग करते समय, कम उपलब्ध मेमोरी बैंडविड्थ के कारण प्रदर्शन कम हो सकता है।

चिप इरेटा

X6800, E6000 और E4000 प्रोसेसर में कोर 2 स्मृति प्रबंधन इकाई (MMU) x86 हार्डवेयर की पिछली पीढ़ियों में पूर्व विनिर्देशों के कार्यान्वयन के लिए काम नहीं करती है। इससे मौजूदा ऑपरेटिंग सिस्टम सॉफ़्टवेयर के साथ समस्याएं पैदा हो सकती हैं, जिनमें से कई गंभीर सुरक्षा और स्थिरता संबंधी समस्याएं हैं। इंटेल के दस्तावेज़ में कहा गया है कि उनके प्रोग्रामिंग मैनुअल को आने वाले महीनों में समस्याओं से बचने के लिए कोर 2 के लिए अनुवाद लुकासाइड बफर (टीएलबी) को प्रबंधित करने के अनुशंसित तरीकों की जानकारी के साथ अपडेट किया जाएगा, और स्वीकार करते हैं कि, दुर्लभ मामलों में, अनुचित टीएलबी अमान्यता के परिणामस्वरूप अप्रत्याशित परिणाम हो सकते हैं। सिस्टम व्यवहार, जैसे हैंग होना या गलत डेटा।[20] बताए गए मुद्दों में से:

  • NX बिट|गैर-निष्पादित बिट को कोर में साझा किया जाता है।
  • फ़्लोटिंग पॉइंट निर्देश गैर-सुसंगति।
  • सामान्य अनुदेश अनुक्रम चलाकर किसी प्रक्रिया के लिए अनुमत लेखन की सीमा के बाहर स्मृति भ्रष्टाचार की अनुमति दी जाती है।

Intel इरेटा Ax39, Ax43, Ax65, Ax79, Ax90, Ax99 को विशेष रूप से गंभीर कहा जाता है।[21] 39, 43, 79, जो अप्रत्याशित व्यवहार या सिस्टम हैंग का कारण बन सकते हैं, को हाल के स्टेपिंग स्तर में ठीक कर दिया गया है।

जिन लोगों ने इरेटा को विशेष रूप से गंभीर बताया है उनमें ओपनबीएसडी के थियो डी रैड्ट शामिल हैं[22] और ड्रैगनफ्लाई बीएसडी के मैट डिलन (कंप्यूटर वैज्ञानिक)।[23] लिनस टोरवाल्ड्स ने विपरीत दृष्टिकोण रखते हुए टीएलबी मुद्दे को पूरी तरह से महत्वहीन बताया और कहा, सबसे बड़ी समस्या यह है कि इंटेल को टीएलबी व्यवहार को बेहतर तरीके से प्रलेखित करना चाहिए था।[24] माइक्रोकोड अपडेट द्वारा इरेटा को संबोधित करने के लिए माइक्रोसॉफ्ट ने अपडेट KB936357 जारी किया है,[25] बिना किसी प्रदर्शन दंड के। समस्या को ठीक करने के लिए BIOS अपडेट भी उपलब्ध हैं।

यह भी देखें

संदर्भ

  1. ↑ NetBurst had reached 3.8 GHz in 2004. Core initially reached 3 GHz, and after moving to 45nm in Penryn would reach 3.5 GHz. Westmere, the ultimate evolution of P6, reached 3.6 GHz base and 3.86 GHz boost frequency. (Excluding the 4.4 GHz special-order Xeons.)
  2. ↑ 77 mm² according to Intel,[14] 80 mm² according to Hiroshige Goto[15]
  1. ↑ Bessonov, Oleg (9 September 2005). "New Wine into Old Skins. Conroe: Grandson of Pentium III, Nephew of NetBurst?". ixbtlabs.com. Note that all mentions of "Next-Generation Micro-architecture" in Intel's slides have asterisks that warn that "micro-architecture name TBD".
  2. ↑ 2.0 2.1 Hinton, Glenn (17 February 2010). "आप क्या चयन करेंगे?" (PDF).
  3. ↑ "इंटेल ने तेजस को रद्द किया, डुअल-कोर डिजाइन पर स्विच किया". EE Times. 7 May 2004.
  4. ↑ "Penryn Arrives: Core 2 Extreme QX9650 Review". ExtremeTech. Archived from the original on October 31, 2007. Retrieved October 30, 2006.
  5. ↑ King, Ian (April 9, 2007). "इज़राइल ने इंटेल को कैसे बचाया?". The Seattle Times. Retrieved April 15, 2012.
  6. ↑ "इंटेल कोर माइक्रोआर्किटेक्चर के साथ ऊर्जा-कुशल प्रदर्शन, नवाचार को बढ़ावा देना" (PDF). Intel. 7 March 2006.
  7. ↑ De Gelas, Johan. "The Bulldozer Aftermath: Delving Even Deeper". AnandTech.
  8. ↑ Thomadakis, Michael Euaggelos. "नेहलेम प्रोसेसर और नेहलेम-ईपी एसएमपी प्लेटफॉर्म का आर्किटेक्चर".
  9. ↑ De Gelas, Johan. "Intel Core versus AMD's K8 architecture". AnandTech.
  10. ↑ "Intel Xeon Processor 5110". Intel. Retrieved April 15, 2012.
  11. ↑ "Intel Xeon Processor 5120". Intel. Retrieved April 15, 2012.
  12. ↑ "Intel Core 2 Extreme QX9650 - Penryn Ticks Ahead".
  13. ↑ "Intel Core 2 Duo Mobile Processors T7400 & L7400 and Intel Celeron M Processor 530 (Merom - Napa Refresh), PCN 108529-03, Product Design, B-2 to G-2 Stepping Conversion, Reason for Revision: Change G-0 to G-2 Stepping and Correct Post Conversion MM#" (PDF). Intel. March 30, 2009.
  14. ↑ Intel® Celeron® Processor 440 ark.intel.com
  15. ↑ Intel CPU Die-Size and Microarchitecture
  16. ↑ "उत्पाद परिवर्तन सूचना" (PDF). Archived from the original (PDF) on December 22, 2010. Retrieved June 17, 2012.
  17. ↑ "ARK entry for Intel Xeon Processor X7460". Intel. Retrieved July 14, 2009.
  18. ↑ piotke (August 1, 2006). "Intel Core 2: Is high speed memory worth its price?". Madshrimps. Retrieved August 1, 2006.
  19. ↑ Jacob (May 19, 2007). "Benchmarks of four Prime95 processes on a quad-core". Mersenne Forum. Retrieved May 22, 2007.
  20. ↑ "Dual-Core Intel Xeon Processor 7200 Series and Quad-Core Intel Xeon Processor 7300 Series" (PDF). p. 46. Retrieved January 23, 2010.
  21. ↑ "Intel Core 2 Duo Processor for Intel Centrino Duo Processor Technology Specification Update" (PDF). pp. 18–21.
  22. ↑ "'Intel Core 2' - MARC". marc.info.
  23. ↑ "इंटेल कोर बग्स पर मैथ्यू डिलन". OpenBSD journal. June 30, 2007. Retrieved April 15, 2012.
  24. ↑ Torvalds, Linus (June 27, 2007). "Core 2 Errata -- problematic or overblown?". Real World Technologies. Retrieved April 15, 2012.
  25. ↑ "एक माइक्रोकोड विश्वसनीयता अद्यतन उपलब्ध है जो इंटेल प्रोसेसर का उपयोग करने वाले सिस्टम की विश्वसनीयता में सुधार करता है". Microsoft. October 8, 2011. Retrieved April 15, 2012.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=इंटेल_कोर_(माइक्रोआर्किटेक्चर)&oldid=278986’