प्रोग्राम करने योग्य तर्क सरणी: Difference between revisions
No edit summary |
No edit summary |
||
Line 1: | Line 1: | ||
{{confused|प्रोग्राम करने योग्य सरणी तर्क}} | {{confused|प्रोग्राम करने योग्य सरणी तर्क}} | ||
[[Image:Programmable logic array (schematic drawing example).svg|thumb|right|पीएलए योजनाबद्ध उदाहरण]]प्रोग्रामेबल | [[Image:Programmable logic array (schematic drawing example).svg|thumb|right|पीएलए योजनाबद्ध उदाहरण]]प्रोग्रामेबल तर्क ऐरे अर्थात निर्देशयोग्य तर्क सरणी (पीएलए) एक प्रकार का [[प्रोग्रामेबल लॉजिक डिवाइस|प्रोग्रामेबल तर्क डिवाइस(निर्देशयोग्य तर्क यंत्र)]] है जिसका उपयोग [[संयोजन तर्क]] [[विद्युत नेटवर्क]] को प्रयुक्त करने के लिए किया जाता है। पीएलए के निकट निर्देशयोग्य [[या द्वार|AND(एंड)]] द्वार विमानों का एक समुच्चय है, जो निर्देशयोग्य या द्वार विमानों के एक समुच्चय से जुड़ा हुआ है, जिसे बाद में एक आउटपुट का उत्पादन करने के लिए सप्रतिबन्ध रूप से पूरक किया जा सकता है। इसमें N इनपुट चरों(वेरिएबल्स) के लिए 2<sup>N</sup> [[या द्वार|AND]] द्वार है '''N इनपुट चरों(वेरिएबल्स) के लिए''' '''द्वार''', और पीएलए से M आउटपुट के लिए, M OR द्वार होने चाहिए, जिनमें से प्रत्येक AND द्वार से निर्देशयोग्य इनपुट के साथ सम्मिलित हो। यह विन्यास कई तर्क कार्यों को उत्पादों के विहित रूपों के योग में संश्लेषित करने की अनुमति देता है। | ||
PLAs [[प्रोग्राम करने योग्य सरणी तर्क]] | PLAs [[प्रोग्राम करने योग्य सरणी तर्क|निर्देशयोग्य तर्क सरणी यंत्रों]] (प्रोग्रामेबल ऐरे तर्क और [[सामान्य सरणी तर्क]]) से भिन्न होते हैं, जिसमें AND और OR द्वार दोनों प्लेन निर्देशयोग्य होते हैं। [PAL में निर्देशयोग्य AND द्वार हैं किन्तु फिक्स्ड OR द्वार हैं] {{clarify|date=March 2021}} | ||
== इतिहास == | == इतिहास == | ||
1970 में, [[टेक्सस उपकरण|टेक्सस उपकरणों]] ्स ने [[IBM]] रीड-ओनली [[सहयोगी भंडारण]] या ROAM पर आधारित एक [[photomask]]- | 1970 में, [[टेक्सस उपकरण|टेक्सस उपकरणों]] ्स ने [[IBM]] रीड-ओनली [[सहयोगी भंडारण]] या ROAM पर आधारित एक [[photomask]]-निर्देशयोग्य IC विकसित किया। यह उपकरण, TMS2000, IC के उत्पादन के समय धातु की परत को बदलकर प्रोग्राम किया गया था। TMS2000 में मेमोरी के लिए 8 [[जेके फ्लिप-फ्लॉप]] के साथ 17 इनपुट और 18 आउटपुट तक थे। TI ने इसयंत्र के लिए निर्देशयोग्य तर्क सरणी शब्द गढ़ा।<ref name = "TI PLA 1970">{{Cite book | last = Andres | first = Kent | title = A Texas Instruments Application Report: MOS programmable logic arrays. | publisher = Texas Instruments | date = October 1970 | id = Bulletin CA-158}}</ref> | ||
Line 30: | Line 30: | ||
== [[केवल पढ़ने के लिये मेमोरी]] पर लाभ == | == [[केवल पढ़ने के लिये मेमोरी]] पर लाभ == | ||
इनपुट के प्रत्येक संयोजन के लिए वांछित आउटपुट को रीड-ओनली मेमोरी में प्रोग्राम किया जा सकता है, जिसमें इनपुट को एड्रेस बस द्वारा संचालित किया जाता है और आउटपुट को डेटा के रूप में पढ़ा जाता है। चूंकि, इसके लिए इनपुट के हर संभावित संयोजन के लिए एक भिन्न मेमोरी स्थान की आवश्यकता होगी, जिसमें ऐसे संयोजन सम्मिलित हैं जो कभी नहीं होने चाहिए, और देखभाल की स्थिति के लिए डेटा को डुप्लिकेट करना भी सम्मिलित है (उदाहरण के लिए, तर्क जैसे इनपुट ए 1 है, फिर, जैसा कि जहाँ तक आउटपुट X का संबंध है, हमें परवाह नहीं है कि इनपुट B क्या है: एक ROM में इसे दो बार लिखा जाना होगा, एक बार B के प्रत्येक संभावित मान के लिए, और जैसे ही अधिक इनपुट जोड़े जाते हैं, दोहराव तेजी से बढ़ता है); इसलिए, एक | इनपुट के प्रत्येक संयोजन के लिए वांछित आउटपुट को रीड-ओनली मेमोरी में प्रोग्राम किया जा सकता है, जिसमें इनपुट को एड्रेस बस द्वारा संचालित किया जाता है और आउटपुट को डेटा के रूप में पढ़ा जाता है। चूंकि, इसके लिए इनपुट के हर संभावित संयोजन के लिए एक भिन्न मेमोरी स्थान की आवश्यकता होगी, जिसमें ऐसे संयोजन सम्मिलित हैं जो कभी नहीं होने चाहिए, और देखभाल की स्थिति के लिए डेटा को डुप्लिकेट करना भी सम्मिलित है (उदाहरण के लिए, तर्क जैसे इनपुट ए 1 है, फिर, जैसा कि जहाँ तक आउटपुट X का संबंध है, हमें परवाह नहीं है कि इनपुट B क्या है: एक ROM में इसे दो बार लिखा जाना होगा, एक बार B के प्रत्येक संभावित मान के लिए, और जैसे ही अधिक इनपुट जोड़े जाते हैं, दोहराव तेजी से बढ़ता है); इसलिए, एक निर्देशयोग्य तर्क सरणी प्रायः रीड-ओनली मेमोरी में समतुल्य ट्रांजिस्टर की तुलना में कम ट्रांजिस्टर का उपयोग करके तर्क के एक टुकड़े को प्रयुक्त कर सकता है। यह विशेष रूप से मूल्यवान होता है जब यह एक प्रसंस्करण चिप का हिस्सा होता है जहां ट्रांजिस्टर दुर्लभ होते हैं (उदाहरण के लिए, मूल [[एमओएस टेक्नोलॉजी 6502]] चिप में प्रोसेसर के विभिन्न कार्यों को निर्देशित करने के लिए एक पीएलए होता है।<ref>[http://www.pagetable.com/?p=39 How MOS 6502 Illegal Opcodes really work]</ref>). | ||
== अनुप्रयोग == | == अनुप्रयोग == | ||
पीएलए का एक आवेदन डेटापथ पर नियंत्रण प्रयुक्त करना है। यह विभिन्न राज्यों को निर्देश समुच्चय में परिभाषित करता है, और अगले राज्य ( | पीएलए का एक आवेदन डेटापथ पर नियंत्रण प्रयुक्त करना है। यह विभिन्न राज्यों को निर्देश समुच्चय में परिभाषित करता है, और अगले राज्य (सप्रतिबन्ध शाखाओं द्वारा) का उत्पादन करता है। [उदा. यदि मशीन 2 अवस्था में है, और 4 अवस्था में जाएगी यदि निर्देश में एक तत्काल क्षेत्र है; तो पीएलए को राज्य 2 में नियंत्रण की क्रियाओं को परिभाषित करना चाहिए, यदि निर्देश में एक तत्काल क्षेत्र सम्मिलित है, तो अगली स्थिति को 4 पर समुच्चय करेगा, और राज्य 4 में नियंत्रण की क्रियाओं को परिभाषित करेगा]। निर्देशयोग्य तर्क सरणियों को पद्धति के [[राज्य आरेख]] के अनुरूप होना चाहिए। | ||
1982 में (1983 की प्रारंभ में) जारी किए गए प्रारंभिक [[कमोडोर 64]] होम कंप्यूटरों ने प्रारंभ में एक प्रोग्राम किए गए सिग्नेटिक्स 82S100 पीएलए का उपयोग किया, किन्तु जैसे-जैसे मांग बढ़ी, MOS टेक्नोलॉजी / कमोडोर सेमीकंडक्टर ग्रुप ने एक मास्क-प्रोग्राम्ड पीएलए का उत्पादन प्रारंभ किया, जिसका भाग संख्या 906114-01 था।<ref>[http://www.arcadecomponents.com/catalog/item/3054735/2582640.htm arcadecomponents.com - Commodore 906114-01 64 PLA IC]</ref> | 1982 में (1983 की प्रारंभ में) जारी किए गए प्रारंभिक [[कमोडोर 64]] होम कंप्यूटरों ने प्रारंभ में एक प्रोग्राम किए गए सिग्नेटिक्स 82S100 पीएलए का उपयोग किया, किन्तु जैसे-जैसे मांग बढ़ी, MOS टेक्नोलॉजी / कमोडोर सेमीकंडक्टर ग्रुप ने एक मास्क-प्रोग्राम्ड पीएलए का उत्पादन प्रारंभ किया, जिसका भाग संख्या 906114-01 था।<ref>[http://www.arcadecomponents.com/catalog/item/3054735/2582640.htm arcadecomponents.com - Commodore 906114-01 64 PLA IC]</ref> | ||
Line 40: | Line 40: | ||
== यह भी देखें == | == यह भी देखें == | ||
* [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]] | * [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला]] | ||
* [[गेट सरणी]] | * [[गेट सरणी|द्वार सरणी]] | ||
* [[प्रोग्राम करने योग्य सरणी तर्क]] | * [[प्रोग्राम करने योग्य सरणी तर्क|निर्देशयोग्य तर्क सरणी]] | ||
== संदर्भ == | == संदर्भ == |
Revision as of 21:10, 24 February 2023
प्रोग्रामेबल तर्क ऐरे अर्थात निर्देशयोग्य तर्क सरणी (पीएलए) एक प्रकार का प्रोग्रामेबल तर्क डिवाइस(निर्देशयोग्य तर्क यंत्र) है जिसका उपयोग संयोजन तर्क विद्युत नेटवर्क को प्रयुक्त करने के लिए किया जाता है। पीएलए के निकट निर्देशयोग्य AND(एंड) द्वार विमानों का एक समुच्चय है, जो निर्देशयोग्य या द्वार विमानों के एक समुच्चय से जुड़ा हुआ है, जिसे बाद में एक आउटपुट का उत्पादन करने के लिए सप्रतिबन्ध रूप से पूरक किया जा सकता है। इसमें N इनपुट चरों(वेरिएबल्स) के लिए 2N AND द्वार है N इनपुट चरों(वेरिएबल्स) के लिए द्वार, और पीएलए से M आउटपुट के लिए, M OR द्वार होने चाहिए, जिनमें से प्रत्येक AND द्वार से निर्देशयोग्य इनपुट के साथ सम्मिलित हो। यह विन्यास कई तर्क कार्यों को उत्पादों के विहित रूपों के योग में संश्लेषित करने की अनुमति देता है।
PLAs निर्देशयोग्य तर्क सरणी यंत्रों (प्रोग्रामेबल ऐरे तर्क और सामान्य सरणी तर्क) से भिन्न होते हैं, जिसमें AND और OR द्वार दोनों प्लेन निर्देशयोग्य होते हैं। [PAL में निर्देशयोग्य AND द्वार हैं किन्तु फिक्स्ड OR द्वार हैं][clarification needed]
इतिहास
1970 में, टेक्सस उपकरणों ्स ने IBM रीड-ओनली सहयोगी भंडारण या ROAM पर आधारित एक photomask-निर्देशयोग्य IC विकसित किया। यह उपकरण, TMS2000, IC के उत्पादन के समय धातु की परत को बदलकर प्रोग्राम किया गया था। TMS2000 में मेमोरी के लिए 8 जेके फ्लिप-फ्लॉप के साथ 17 इनपुट और 18 आउटपुट तक थे। TI ने इसयंत्र के लिए निर्देशयोग्य तर्क सरणी शब्द गढ़ा।[1]
कार्यान्वयन प्रक्रिया
- एसओपी (उत्पादों का योग) फॉर्म में तैयारी।
- उत्पाद निबंधनों की संख्या को न्यूनतम करने के लिए न्यूनतम एसओपी फॉर्म प्राप्त करें।
- आवश्यक उत्पाद अवधि उत्पन्न करने के लिए AND आव्युह का इनपुट कनेक्शन तय करें।
- फिर योग निबंधनों को उत्पन्न करने के लिए OR आव्युह के इनपुट कनेक्शन तय करें।
- इनवर्ट आव्युह के कनेक्शन तय करें।
- पीएलए कार्यक्रम।
पीएलए ब्लॉक आरेख:
1ST BLOCK | 2ND BLOCK | 3RD BLOCK | 4TH BLOCK | 5TH BLOCK |
---|---|---|---|---|
INPUT BUFFER | AND MATRIX | OR MATRIX | INVERT/ NON INVERT MATRIX | FLIP FLOP OUTPUT BUFFER |
केवल पढ़ने के लिये मेमोरी पर लाभ
इनपुट के प्रत्येक संयोजन के लिए वांछित आउटपुट को रीड-ओनली मेमोरी में प्रोग्राम किया जा सकता है, जिसमें इनपुट को एड्रेस बस द्वारा संचालित किया जाता है और आउटपुट को डेटा के रूप में पढ़ा जाता है। चूंकि, इसके लिए इनपुट के हर संभावित संयोजन के लिए एक भिन्न मेमोरी स्थान की आवश्यकता होगी, जिसमें ऐसे संयोजन सम्मिलित हैं जो कभी नहीं होने चाहिए, और देखभाल की स्थिति के लिए डेटा को डुप्लिकेट करना भी सम्मिलित है (उदाहरण के लिए, तर्क जैसे इनपुट ए 1 है, फिर, जैसा कि जहाँ तक आउटपुट X का संबंध है, हमें परवाह नहीं है कि इनपुट B क्या है: एक ROM में इसे दो बार लिखा जाना होगा, एक बार B के प्रत्येक संभावित मान के लिए, और जैसे ही अधिक इनपुट जोड़े जाते हैं, दोहराव तेजी से बढ़ता है); इसलिए, एक निर्देशयोग्य तर्क सरणी प्रायः रीड-ओनली मेमोरी में समतुल्य ट्रांजिस्टर की तुलना में कम ट्रांजिस्टर का उपयोग करके तर्क के एक टुकड़े को प्रयुक्त कर सकता है। यह विशेष रूप से मूल्यवान होता है जब यह एक प्रसंस्करण चिप का हिस्सा होता है जहां ट्रांजिस्टर दुर्लभ होते हैं (उदाहरण के लिए, मूल एमओएस टेक्नोलॉजी 6502 चिप में प्रोसेसर के विभिन्न कार्यों को निर्देशित करने के लिए एक पीएलए होता है।[2]).
अनुप्रयोग
पीएलए का एक आवेदन डेटापथ पर नियंत्रण प्रयुक्त करना है। यह विभिन्न राज्यों को निर्देश समुच्चय में परिभाषित करता है, और अगले राज्य (सप्रतिबन्ध शाखाओं द्वारा) का उत्पादन करता है। [उदा. यदि मशीन 2 अवस्था में है, और 4 अवस्था में जाएगी यदि निर्देश में एक तत्काल क्षेत्र है; तो पीएलए को राज्य 2 में नियंत्रण की क्रियाओं को परिभाषित करना चाहिए, यदि निर्देश में एक तत्काल क्षेत्र सम्मिलित है, तो अगली स्थिति को 4 पर समुच्चय करेगा, और राज्य 4 में नियंत्रण की क्रियाओं को परिभाषित करेगा]। निर्देशयोग्य तर्क सरणियों को पद्धति के राज्य आरेख के अनुरूप होना चाहिए।
1982 में (1983 की प्रारंभ में) जारी किए गए प्रारंभिक कमोडोर 64 होम कंप्यूटरों ने प्रारंभ में एक प्रोग्राम किए गए सिग्नेटिक्स 82S100 पीएलए का उपयोग किया, किन्तु जैसे-जैसे मांग बढ़ी, MOS टेक्नोलॉजी / कमोडोर सेमीकंडक्टर ग्रुप ने एक मास्क-प्रोग्राम्ड पीएलए का उत्पादन प्रारंभ किया, जिसका भाग संख्या 906114-01 था।[3]
यह भी देखें
संदर्भ
- ↑ Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments. Bulletin CA-158.
- ↑ How MOS 6502 Illegal Opcodes really work
- ↑ arcadecomponents.com - Commodore 906114-01 64 PLA IC
बाहरी संबंध
- "Programmable Logic Array (PLA)". cmsc311. University of Maryland. 2003. Archived from the original on 2017-12-14.
- "PLA (programmable logic array)". Java Applet. University of Hamburg. Archived from the original on 2013-01-15. Retrieved 2010-04-07.