सीरियल उपस्थिति अनुसंधान: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
 
(12 intermediate revisions by 4 users not shown)
Line 1: Line 1:
{{Short description|Standardized way to automatically access information about a memory module}}
{{Short description|Standardized way to automatically access information about a memory module}}
[[ कम्प्यूटिंग |कम्प्यूटिंग]] में, सीरियल प्रेजेंस डिटेक्ट (एसपीडी) एक [[मेमोरी मॉड्यूल]] के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत तरीका है। पहले 72-पिन [[SIMM|एसआईएमएम]] में पाँच पिन शामिल थे जो 'समानांतर उपस्थिति का एड्रेस लगाने' (पीपीडी) डेटा के पाँच बिट प्रदान करते थे, लेकिन 168-पिन [[DIMM|डीआईएमएम]] मानक अधिक जानकारी को एनकोड करने के लिए सीरियल उपस्थिति पहचान में बदल गया।<ref>{{Citation |url=http://findarticles.com/p/articles/mi_m0EKF/is_n2153_v43/ai_19102210/ |title=Serial Presence Detection poised for limelight |author1=Thomas P. Koenig |author2=Nathan John |journal=Electronic News |date=1997-02-03 |volume=43 |issue=2153}}</ref>
[[ कम्प्यूटिंग |कम्प्यूटिंग]] में, '''सीरियल उपस्थिति का अनुसंधान''' (सीरियल अटेंडेंस डिटेक्शन) एक [[मेमोरी मॉड्यूल]] के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत विधि है। पहले 72-पिन [[SIMM|एसआईएमएम]] में पाँच पिन सम्मिलित थे जो 'समानांतर उपस्थिति का अनुसंधान' (पीपीडी) डेटा के पाँच बिट प्रदान करते थे, किन्तु168-पिन [[DIMM|डीआईएमएम]] मानक अधिक जानकारी को एनकोड करने के लिए सीरियल उपस्थिति पहचान में बदल गया।<ref>{{Citation |url=http://findarticles.com/p/articles/mi_m0EKF/is_n2153_v43/ai_19102210/ |title=Serial Presence Detection poised for limelight |author1=Thomas P. Koenig |author2=Nathan John |journal=Electronic News |date=1997-02-03 |volume=43 |issue=2153}}</ref>
जब साधारण आधुनिक कंप्यूटर को चालू किया जाता है, तो यह [[पावर ऑन सेल्फ टेस्ट]] (POST) करके शुरू होता है। 1990 के दशक के मध्य से, इस प्रक्रिया में वर्तमान में मौजूद हार्डवेयर को स्वचालित रूप से कॉन्फ़िगर करना शामिल है। एसपीडी मेमोरी हार्डवेयर फीचर है जो कंप्यूटर के लिए यह जानना संभव बनाता है कि कौन सी मेमोरी मौजूद है, और मेमोरी तक पहुंचने के लिए किस [[स्मृति समय]] का उपयोग करना है।


कुछ कंप्यूटर पूरी तरह से स्वचालित रूप से हार्डवेयर परिवर्तनों के अनुकूल हो जाते हैं। ज्यादातर मामलों में, सेटिंग्स में परिवर्तन देखने और संभावित रूप से करने के लिए, [[BIOS]] मापदंडों तक पहुंचने के लिए विशेष वैकल्पिक प्रक्रिया है। यह नियंत्रित करना संभव हो सकता है कि कंप्यूटर मेमोरी एसपीडी डेटा का उपयोग कैसे करता है - सेटिंग्स चुनने के लिए, मेमोरी टाइमिंग को चुनिंदा रूप से संशोधित करने के लिए, या संभवतः एसपीडी डेटा को पूरी तरह से ओवरराइड करने के लिए ([[ overclocking ]] देखें)।
जब साधारण आधुनिक कंप्यूटर को प्रारंभ किया जाता है, तो यह [[पावर ऑन सेल्फ टेस्ट]] (पीओएसटी) करके प्रारंभ होता है। 1990 के दशक के मध्य से, इस प्रक्रिया में वर्तमान में उपस्थित हार्डवेयर को स्वचालित रूप से विन्यास करना सम्मिलित  है। एसपीडी एक मेमोरी हार्डवेयर फीचर है जो कंप्यूटर के लिए यह जानना संभव बनाता है कि कौन सी मेमोरी उपस्थित है, और मेमोरी तक पहुंचने के लिए किस [[स्मृति समय|मेमोरी समय]] का उपयोग करना है।
 
कुछ कंप्यूटर पूरी तरह से स्वचालित रूप से हार्डवेयर परिवर्तनों के अनुकूल हो जाते हैं। अधिकांश स्थितियों में, सेटिंग्स में परिवर्तन देखने और संभावित रूप से करने के लिए, [[BIOS|बीआईओएस]] मापदंडों तक पहुंचने के लिए विशेष वैकल्पिक प्रक्रिया है। यह नियंत्रित करना संभव हो सकता है कि कंप्यूटर मेमोरी एसपीडी डेटा का उपयोग कैसे करता है - सेटिंग्स चुनने के लिए, मेमोरी समय को श्रेष्ठ रूप से संशोधित करने के लिए, या संभवतः एसपीडी डेटा को पूरी तरह से ओवरराइड करने के लिएयह नियंत्रित करना संभव हो सकता है कि कंप्यूटर कैसे मेमोरी एसपीडी डेटा का उपयोग सेटिंग्स को चुनने के लिए करता है, मेमोरी टाइमिंग को श्रेष्ठ रूप से संशोधित करता है या संभवतः एसपीडी डेटा को पूरी तरह से ओवरराइड ([[ overclocking | ओवरक्लॉकिंग]] देखें) करता है।


== संग्रहीत जानकारी ==
== संग्रहीत जानकारी ==
एसपीडी का समर्थन करने के लिए मेमोरी मॉड्यूल के लिए, जेईडीईसी मानकों की आवश्यकता है कि कुछ पैरामीटर मेमोरी मॉड्यूल पर स्थित ईईपीरोम के निचले 128 बाइट्स में हों। इन बाइट्स में मॉड्यूल के बारे में टाइमिंग पैरामीटर, निर्माता, सीरियल नंबर और अन्य उपयोगी जानकारी होती है। मेमोरी का उपयोग करने वाले उपकरण इस जानकारी को पढ़कर स्वचालित रूप से मॉड्यूल के प्रमुख पैरामीटर निर्धारित करते हैं। उदाहरण के लिए, [[एसडीआरएएम]] मॉड्यूल पर एसपीडी डेटा सीएएस विलंबता के बारे में जानकारी प्रदान कर सकता है ताकि सिस्टम उपयोगकर्ता के हस्तक्षेप के बिना इसे सही ढंग से सेट कर सके।
एसपीडी का समर्थन करने के लिए मेमोरी मॉड्यूल के लिए, जेईडीईसी मानकों को मेमोरी मॉड्यूल पर स्थित ईईपीरोम के निचले 128 बाइट्स में कुछ पैरामीटर की आवश्यकता होती है। इन बाइट्स में मॉड्यूल के बारे में समय पैरामीटर, निर्माता, सीरियल संख्या और अन्य उपयोगी जानकारी होती है। मेमोरी का उपयोग करने वाले उपकरण इस जानकारी को पढ़कर स्वचालित रूप से मॉड्यूल के प्रमुख पैरामीटर निर्धारित करते हैं। उदाहरण के लिए, [[एसडीआरएएम]] मॉड्यूल पर एसपीडी डेटा सीएएस विलंबता के बारे में जानकारी प्रदान कर सकता है जिससे प्रणाली उपयोगकर्ता के हस्तक्षेप के बिना इसे सही विधि से सेट कर सके।


SPD [[EEPROM|ईईपीरोम]] फर्मवेयर को [[SMBus]], I²C प्रोटोकॉल के एक प्रकार का उपयोग करके एक्सेस किया जाता है। यह मॉड्यूल पर संचार पिनों की संख्या को केवल दो तक कम कर देता है: एक घड़ी संकेत और एक डेटा संकेत। ईईपीरोम RAM के साथ ग्राउंड पिन साझा करता है, इसका अपना पावर पिन होता है, और स्लॉट की पहचान करने के लिए तीन अतिरिक्त पिन (SA0–2) होते हैं, जिनका उपयोग ईईपीरोम को 0x50–0x57 की सीमा में अद्वितीय एड्रेस देने के लिए किया जाता है। न केवल संचार लाइनों को 8 मेमोरी मॉड्यूल के बीच साझा किया जा सकता है, वही SMBus आमतौर पर मदरबोर्ड पर सिस्टम स्वास्थ्य निगरानी कार्यों जैसे बिजली आपूर्ति वोल्टेज, [[सेंट्रल प्रोसेसिंग यूनिट]] तापमान और पंखे की गति पढ़ने के लिए उपयोग किया जाता है।
एसपीडी [[EEPROM|ईईपीरोम]] फर्मवेयर को [[SMBus|एसएमबस]], I²C प्रोटोकॉल के एक प्रकार का उपयोग करके एक्सेस किया जाता है। यह मॉड्यूल पर संचार पिन की संख्या को केवल दो घड़ी सिग्नल और डेटा सिग्नल तक कम कर देता है। ईईपीरोम रैम के साथ ग्राउंड पिन साझा करता है, इसका अपना पावर पिन होता है, और स्लॉट की पहचान करने के लिए तीन अतिरिक्त पिन (SA0–2) होते हैं, जिनका उपयोग ईईपीरोम को 0x50–0x57 की सीमा में अद्वितीय एड्रेस देने के लिए किया जाता है। न केवल संचार लाइनों को 8 मेमोरी मॉड्यूल के बीच साझा किया जा सकता है, वही एसएमबस सामान्यतः मदरबोर्ड पर प्रणाली स्वास्थ्य निगरानी कार्यों जैसे बिजली आपूर्ति वोल्टेज, [[सेंट्रल प्रोसेसिंग यूनिट]] तापमान और पंखे की गति पढ़ने के लिए उपयोग किया जाता है।
 
एसपीडी ईईपीरोम भी I²C एड्रेस का उत्तर देते हैं 0x30–0x37 यदि उन्हें सुरक्षित नहीं लिखा गया है, और एक्सटेंशन (टीएसई श्रृंखला) एक वैकल्पिक ऑन-चिप तापमान सेंसर तक पहुंचने के लिए एड्रेस 0x18–0x1F का उपयोग करता है। वे सभी मान SA0-2 के साथ डिवाइस प्रकार पहचानकर्ता कोड उपसर्ग (DTIC) द्वारा गठित सात-बिट I²C एड्रेस हैं: स्लॉट 3 से (1100) पढ़ने के लिए, एक <code>'''110 0'''011 = 0x33</code> का उपयोग करता है। अंतिम R/W बिट के साथ यह 8-बिट उपकरण सेलेक्ट कोड बनाता है।<ref>[http://www.jedec.org/sites/default/files/docs/4_01_04R21.pdf JEDEC Standard 21-C section 4.1.4] "Definition of the TSE2002av Serial Presence Detect (SPD) EEPROM with Temperature Sensor (TS) for Memory Module Applications"</ref> ध्यान दें कि स्लॉट-आईडी का सिमेंटिक्स राइट-प्रोटेक्शन ऑपरेशंस के लिए अलग है: उनके लिए उन्हें SA पिन द्वारा बिल्कुल भी पास नहीं किया जा सकता है।<ref>{{cite web |title=TN-04-42: Memory Module Serial Presence-Detect Write Protection |url=https://www.micron.com/-/media/client/global/documents/products/technical-note/dram-modules/tn_04_42.pdf |website=Micron}}</ref>


एसपीडी ईईपीरोम भी आई²सी पतों का जवाब देते हैं 0x30–0x37 अगर उन्हें सुरक्षित नहीं लिखा गया है, और एक्सटेंशन (टीएसई श्रृंखला) एक वैकल्पिक ऑन-चिप तापमान सेंसर तक पहुंचने के लिए पते 0x18–0x1F का उपयोग करता है। वे सभी मान हैं I²C#7-बिट एड्रेसिंग | SA0-2 के साथ उपकरण टाइप आइडेंटिफ़ायर कोड प्रीफ़िक्स (DTIC) द्वारा गठित सात-बिट I²C पते: स्लॉट 3 से (1100) पढ़ने के लिए, उपयोग करता है <code>'''110 0'''011 = 0x33</code>. अंतिम R/W बिट के साथ यह 8-बिट उपकरण सेलेक्ट कोड बनाता है।<ref>[http://www.jedec.org/sites/default/files/docs/4_01_04R21.pdf JEDEC Standard 21-C section 4.1.4] "Definition of the TSE2002av Serial Presence Detect (SPD) EEPROM with Temperature Sensor (TS) for Memory Module Applications"</ref> ध्यान दें कि स्लॉट-आईडी का सिमेंटिक्स राइट-प्रोटेक्शन ऑपरेशंस के लिए अलग है: उनके लिए उन्हें SA पिन द्वारा बिल्कुल भी पास नहीं किया जा सकता है।<ref>{{cite web |title=TN-04-42: Memory Module Serial Presence-Detect Write Protection |url=https://www.micron.com/-/media/client/global/documents/products/technical-note/dram-modules/tn_04_42.pdf |website=Micron}}</ref>
एसपीडी से पहले, मेमोरी चिप्स को समानांतर उपस्थिति का एड्रेस लगाने (पीपीडी) के साथ देखा गया था। पीपीडी ने सूचना के प्रत्येक बिट के लिए एक अलग पिन का उपयोग किया, जिसका अर्थ था कि पिन के लिए सीमित स्थान के कारण केवल मेमोरी मॉड्यूल की गति और घनत्व को संग्रहीत किया जा सकता है।
एसपीडी से पहले, मेमोरी चिप्स को समानांतर उपस्थिति का एड्रेस लगाने (पीपीडी) के साथ देखा गया था। पीपीडी ने सूचना के प्रत्येक बिट के लिए एक अलग पिन का उपयोग किया, जिसका अर्थ था कि पिन के लिए सीमित स्थान के कारण केवल मेमोरी मॉड्यूल की गति और घनत्व को संग्रहीत किया जा सकता है।


=== छाती छाती ===
=== एसडीआर एसडीआरएएम ===
[[File:SPD SDRAM.jpg|thumb|एसडीआरएएम मॉड्यूल पर मेमोरी उपकरण, जिसमें एसपीडी डेटा होता है (लाल घेरा)]]पहला SPD विनिर्देश JEDEC द्वारा जारी किया गया था और Intel द्वारा इसके [[PC100]] मेमोरी विनिर्देशन के हिस्से के रूप में कड़ा किया गया था।<ref>[http://www.memorytesters.com/ramcheck/rc_ap3.htm Application note INN-8668-APN3: SDRAM SPD Data Standards], memorytesters.com</ref> निर्दिष्ट अधिकांश मान [[बाइनरी-कोडित दशमलव]] रूप में हैं। सबसे महत्वपूर्ण [[ कुतरना ]] में 10 से 15 तक मान हो सकते हैं, और कुछ मामलों में यह अधिक होता है। ऐसे मामलों में, 1, 2 और 3 के लिए एनकोडिंग का उपयोग इसके बजाय 16, 17 और 18 को एनकोड करने के लिए किया जाता है। 0 का सबसे महत्वपूर्ण निबल अपरिभाषित का प्रतिनिधित्व करने के लिए आरक्षित है।
[[File:SPD SDRAM.jpg|thumb|एसडीआरएएम मॉड्यूल पर मेमोरी उपकरण, जिसमें एसपीडी डेटा होता है (लाल घेरा)]]पहला एसपीडी विनिर्देश जेईडीईसी द्वारा जारी किया गया था और इंटेल द्वारा इसके [[PC100|पीसी100]] मेमोरी विनिर्देशन के भाग के रूप में कड़ा किया गया था।<ref>[http://www.memorytesters.com/ramcheck/rc_ap3.htm Application note INN-8668-APN3: SDRAM SPD Data Standards], memorytesters.com</ref> निर्दिष्ट अधिकांश मान [[बाइनरी-कोडित दशमलव]] रूप में हैं। सबसे महत्वपूर्ण [[ कुतरना | निबल]] में 10 से 15 तक मान हो सकते हैं, और कुछ स्थितियों में यह अधिक होता है। ऐसे स्थितियों में, 1, 2 और 3 के लिए एनकोडिंग का उपयोग इसके अतिरिक्त 16, 17 और 18 को एनकोड करने के लिए किया जाता है। 0 का सबसे महत्वपूर्ण निबल अपरिभाषित का प्रतिनिधित्व करने के लिए आरक्षित है।


SPD ROM बाइट 18 में सेट बिट्स द्वारा निर्दिष्ट तीन CAS विलंबता के लिए तीन DRAM समय तक परिभाषित करता है। सबसे पहले उच्चतम CAS विलंबता (सबसे तेज़ घड़ी) आती है, फिर उत्तरोत्तर कम गति वाली दो निम्न CAS विलंबताएँ आती हैं।
एसपीडी रोम बाइट 18 में सेट बिट्स द्वारा निर्दिष्ट तीन सीएएस विलंबता के लिए तीन डीरैम समय तक परिभाषित करता है। सबसे पहले उच्चतम सीएएस विलंबता (सबसे तेज़ घड़ी) आती है, फिर उत्तरोत्तर कम गति वाली दो निम्न सीएएस विलंबताएँ आती हैं।
{|class=wikitable
{|class=wikitable
|+ एसडीआर एसडीआरएएम के लिए एसपीडी विषय सूची<ref name=spd_pc100>{{Citation |url=http://www.taricorp.net/wp-content/uploads/2012/04/SPDSDRAM1.2a1.pdf |title=PC SDRAM Serial Presence Detect (SPD) Specification |date=December 1997 |version=1.2A |page=28}}</ref>
|+ एसडीआर एसडीआरएएम के लिए एसपीडी विषय सूची<ref name=spd_pc100>{{Citation |url=http://www.taricorp.net/wp-content/uploads/2012/04/SPDSDRAM1.2a1.pdf |title=PC SDRAM Serial Presence Detect (SPD) Specification |date=December 1997 |version=1.2A |page=28}}</ref>
Line 26: Line 28:
! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 ||colspan=8| बाइट्स की संख्या मौजूद है || Typically 128
|  0 || 0x00 ||colspan=8| बाइट्स की संख्या उपस्थित है || सामान्यतः 128
|-
|-
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || Typically 8 (256 bytes)
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || सामान्यतः 8 (256 बाइट्स)
|-
|-
|  2 || 0x02 ||colspan=8| मूल मेमोरी प्रकार (4: एसपीडी एसडीआरएएम) ||
|  2 || 0x02 ||colspan=8| मूल मेमोरी प्रकार (4: एसपीडी एसडीआरएएम) ||
|-
|-
|  3 || 0x03 ||colspan=4| बैंक 2 पंक्ति एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 पंक्ति पता बिट (1-15) || Bank 2 is 0 if same as bank 1
|  3 || 0x03 ||colspan=4| बैंक 2 पंक्ति एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 पंक्ति एड्रेस बिट (1-15) || बैंक 2 0 है यदि बैंक 1 के समान है
|-
|-
|  4 || 0x04 ||colspan=4| बैंक 2 स्तंभ एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 कॉलम पता बिट्स (1-15)  || Bank 2 is 0 if same as bank 1
|  4 || 0x04 ||colspan=4| बैंक 2 स्तंभ एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 स्तंभ एड्रेस बिट्स (1-15)  || बैंक 2 0 है यदि बैंक 1 के समान है
|-
|-
|  5 || 0x05 ||colspan=8| मॉड्यूल पर रैम बैंकों की संख्या (1-255) || Commonly 1 or 2
|  5 || 0x05 ||colspan=8| मॉड्यूल पर रैम बैंकों की संख्या (1-255) || सामान्यतः 1 या 2
|-
|-
|  6 || 0x06 ||colspan=8| मॉड्यूल डेटा चौड़ाई कम बाइट || Commonly 64, or 72 for ECC DIMMs
|  6 || 0x06 ||colspan=8| मॉड्यूल डेटा चौड़ाई कम बाइट || ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
|-
|-
|  7 || 0x07 ||colspan=8| मॉड्यूल डेटा चौड़ाई उच्च बाइट || 0, unless width ≥ 256 bits
|  7 || 0x07 ||colspan=8| मॉड्यूल डेटा चौड़ाई उच्च बाइट || 0, जब तक कि चौड़ाई ≥ 256 बिट न हो
|-
|-
|  8 || 0x08 ||colspan=8| इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (V<sub>cc</sub> आपूर्ति वोल्टेज के समान नहीं) (0–4) || Decoded by table lookup
|  8 || 0x08 ||colspan=8| इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (V<sub>cc</sub> आपूर्ति वोल्टेज के समान नहीं) (0–4) || तालिका लुकअप द्वारा डिकोड किया गया
|-
|-
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at highest CAS latency
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय
|-
|-
| 10 || 0x0a ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || SDRAM access time from clock (t<sub>AC</sub>)
| 10 || 0x0a ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || घड़ी से एसडीआरएएम एक्सेस समय  (t<sub>AC</sub>)
|-
|-
| 11 || 0x0b ||colspan=8| डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी || Table lookup
| 11 || 0x0b ||colspan=8| डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी || सारणी अवलोकन
|-
|-
| 12 || 0x0c || स्वयं || colspan="7" | रिफ्रेश अवधि (0–5): 64, 256, 128, 32, 16, 8 किलोहर्ट्‍ज|| Refresh requirements
| 12 || 0x0c || स्वयं || colspan="7" | रिफ्रेश अवधि (0–5): 64, 256, 128, 32, 16, 8 किलोहर्ट्‍ज|| आवश्यकताओं को रिफ्रेश करें
|-
|-
| 13 || 0x0d || बैंक 2 2× || colspan="7" | बैंक 1 प्राथमिक एसडीआरएएम चौड़ाई (1–127, आमतौर पर 8) || Width of bank 1 data SDRAM devices.  Bank 2 may be same width, or 2× width if bit 7 is set.
| 13 || 0x0d || बैंक 2 2× || colspan="7" | बैंक 1 प्राथमिक एसडीआरएएम चौड़ाई (1–127, सामान्यतः 8) || बैंक 1 डेटा एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
|-
|-
| 14 || 0x0e || बैंक 2 2× || colspan="7" | बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127)|| Width of bank 1 ECC/parity SDRAM devices.  Bank 2 may be same width, or 2× width if bit 7 is set.
| 14 || 0x0e || बैंक 2 2× || colspan="7" | बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127)|| बैंक 1 ईसीसी/समता एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
|-
|-
| 15 || 0x0f ||colspan=8| अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी || Typically 1
| 15 || 0x0f ||colspan=8| अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी || सामान्यतः 1
|-
|-
| 16 || 0x10|| पृष्ठ || — || — || — || 8 || 4 || 2 || 1 || Burst lengths supported (bitmap)
| 16 || 0x10|| पृष्ठ || — || — || — || 8 || 4 || 2 || 1 || बर्स्ट लंबाई समर्थित (बिटमैप)
|-
|-
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || Typically 2 or 4
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || सामान्यतः 2 या 4
|-
|-
| 18 || 0x12 || — || 7 || 6 || 5 || 4 || 3 || 2 || 1 || {{overline|CAS}} latencies supported (bitmap)
| 18 || 0x12 || — || 7 || 6 || 5 || 4 || 3 || 2 || 1 || {{overline|CAS}} विलंबता समर्थित (बिटमैप)
|-
|-
| 19 || 0x13 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|CS}} latencies supported (bitmap)
| 19 || 0x13 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|CS}} विलंबता समर्थित (बिटमैप)
|-
|-
| 20 || 0x14 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|WE}} latencies supported (bitmap)
| 20 || 0x14 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|WE}} विलंबता समर्थित (बिटमैप)
|-
|-
| 21 || 0x15 || — || अनावश्यक || अंतर घड़ी || पंजीकृत डेटा || बफर डेटा || ऑन-कार्ड पीएलएल || पंजीकृत एड्रेस || बफ़र एड्रेस || Memory module feature bitmap
| 21 || 0x15 || — || अनावश्यक || अंतर घड़ी || पंजीकृत डेटा || बफर डेटा || ऑन-कार्ड पीएलएल || पंजीकृत एड्रेस || बफ़र एड्रेस || मेमोरी मॉड्यूल फीचर बिटमैप
|-
|-
| 22 || 0x16 || — || — || ऊपरी V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || कम V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || लिखें/1 पढ़ें फट|| सभी को प्रीचार्ज करें || ऑटो-प्रीचार्ज || प्रारंभिक {{overline|RAS}} प्रीचार्ज || Memory chip feature support bitmap
| 22 || 0x16 || — || — || ऊपरी V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || कम V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || लिखें/1 पढ़ें फट|| सभी को प्रीचार्ज करें || ऑटो-प्रीचार्ज || प्रारंभिक {{overline|RAS}} प्रीचार्ज || मेमोरी चिप सुविधा बिटमैप का समर्थन करती है
|-
|-
| 23 || 0x17 ||colspan=4| नैनोसेकंड (4-18) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Clock cycle time at medium CAS latency
| 23 || 0x17 ||colspan=4| नैनोसेकंड (4-18) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || मध्यम सीएएस विलंबता पर घड़ी चक्र का समय
|-
|-
| 24 || 0x18 ||colspan=4| नैनोसेकंड (4-18) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Data access time from clock (t<sub>AC</sub>)
| 24 || 0x18 ||colspan=4| नैनोसेकंड (4-18) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 25 || 0x19 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25एनएस (0–3: 0.00–0.75) || Clock cycle time at short CAS latency.
| 25 || 0x19 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25एनएस (0–3: 0.00–0.75) || लघु सीएएस विलंबता पर घड़ी चक्र का समय।
|-
|-
| 26 || 0x1a ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25एनएस (0–3: 0.00–0.75) || Data access time from clock (t<sub>AC</sub>)
| 26 || 0x1a ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25एनएस (0–3: 0.00–0.75) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 27 || 0x1b ||colspan=8| नैनोसेकंड (1–255) || Minimum row precharge time (t<sub>RP</sub>)
| 27 || 0x1b ||colspan=8| नैनोसेकंड (1–255) || न्यूनतम पंक्ति प्रीचार्ज समय (t<sub>RP</sub>)
|-
|-
| 28 || 0x1c ||colspan=8| नैनोसेकंड (1–255) || Minimum row active–row active delay (t<sub>RRD</sub>)
| 28 || 0x1c ||colspan=8| नैनोसेकंड (1–255) || न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (t<sub>RRD</sub>)
|-
|-
| 29 || 0x1d ||colspan=8| नैनोसेकंड (1–255) || Minimum {{overline|RAS}} to {{overline|CAS}} delay (t<sub>RCD</sub>)
| 29 || 0x1d ||colspan=8| नैनोसेकंड (1–255) || न्यूनतम {{overline|RAS}} to {{overline|CAS}} विलंब (t<sub>RCD</sub>)
|-
|-
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || Minimum active to precharge time (t<sub>RAS</sub>)
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || प्रीचार्ज समय के लिए न्यूनतम सक्रिय (t<sub>RAS</sub>)
|-
|-
| 31 || 0x1f || 512एमआईबी || 256एमआईबी || 128एमआईबी || 64एमआईबी || 32एमआईबी || 16एमआईबी || 8एमआईबी || 4एमआईबी || Module bank density (bitmap).  Two bits set if different size banks.
| 31 || 0x1f || 512एमआईबी || 256एमआईबी || 128एमआईबी || 64एमआईबी || 32एमआईबी || 16एमआईबी || 8एमआईबी || 4एमआईबी || मॉड्यूल बैंक घनत्व (बिटमैप)। अलग-अलग आकार के बैंक होने पर दो बिट सेट होते हैं।
|-
|-
| 32 || 0x20 || Sign (1: −) || colspan=3| नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Address/command setup time from clock
| 32 || 0x20 || साइन (1: −) || colspan="3" | नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || घड़ी से एड्रेस/कमांड सेटअप समय
|-
|-
| 33 || 0x21 || Sign (1: −) || colspan=3| नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Address/command hold time after clock
| 33 || 0x21 || साइन (1: −) || colspan="3" | नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
|-
|-
| 34 || 0x22 || Sign (1: −) || colspan=3| नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Data input setup time from clock
| 34 || 0x22 || साइन (1: −) || colspan="3" | नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || घड़ी से डेटा इनपुट व्यवस्था समय
|-
|-
| 35 || 0x23 || Sign (1: −) || colspan=3| नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || Data input hold time after clock
| 35 || 0x23 || साइन (1: −) || colspan="3" | नैनोसेकंड (0–7) || colspan="4" | नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) || डेटा इनपुट घड़ी के बाद का समय नियंत्रित करता है
|-
|-
| 36–61 || 0x24–0x3d
| 36–61 || 0x24–0x3d
|colspan=8 {{n/a|Reserved}}
|colspan=8 {{n/a|Reserved}}
| For future standardization
| भविष्य के मानकीकरण के लिए
|-
|-
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | सामान्य संशोधन (0–9) || SPD revision level; e.g., 1.2
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | सामान्य संशोधन (0–9) || एसपीडी संशोधन स्तर; उदा., 1.2
|-
|-
| 63 || 0x3f ||colspan=8| जाँच योग || Sum of bytes 0–62, ''not then negated''
| 63 || 0x3f ||colspan=8| जाँच योग || बाइट्स का योग 0-62, फिर अस्वीकृत नहीं
|-
|-
| 64–71 || 0x40–47 ||colspan=8| निर्माता जेईडीईसी आईडी. || Stored little-endian, trailing zero-padded
| 64–71 || 0x40–47 ||colspan=8| निर्माता जेईडीईसी आईडी. || संग्रहित छोटा-एंडियन, अनुगामी शून्य-पैडेड
|-
|-
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || Vendor-specific code
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || विक्रेता-विशिष्ट कोड
|-
|-
| 73–90 || 0x49–0x5a ||colspan=8| Module part number || ASCII, space-padded
| 73–90 || 0x49–0x5a ||colspan=8| मॉड्यूल भाग संख्या || एएससीआईआई, अंतरिक्ष-गद्देदार
|-
|-
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || Vendor-specific code
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || विक्रेता-विशिष्ट कोड
|-
|-
| 93 || 0x5d ||colspan=4| दसियों वर्ष (0–9: 0–90) || colspan="4" | वर्षों (0–9) || rowspan="2" | Manufacturing date (YYWW)
| 93 || 0x5d ||colspan=4| दसियों वर्ष (0–9: 0–90) || colspan="4" | वर्षों (0–9) || rowspan="2" | निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
|-
|-
| 94 || 0x5e ||colspan=4| दसियों सप्ताह (0–5: 0–50) || colspan="4" | हफ्तों (0–9)
| 94 || 0x5e ||colspan=4| दसियों सप्ताह (0–5: 0–50) || colspan="4" | हफ्तों (0–9)
|-
|-
| 95–98 || 0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल नंबर || Vendor-specific code
| 95–98 || 0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल संख्या || विक्रेता-विशिष्ट कोड
|-
|-
| 99–125 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || Could be enhanced performance profile
| 99–125 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || प्रदर्शन प्रोफाइल बढ़ाया जा सकता है
|-
|-
| 126 || 0x7e ||colspan=8| 0x66{{sic}} 66 मेगाहर्ट्ज के लिए, 0x64 100 मेगाहर्ट्ज के लिए || Intel frequency support
| 126 || 0x7e ||colspan=8| 0x66{{sic}} 66 मेगाहर्ट्ज के लिए, 0x64 100 मेगाहर्ट्ज के लिए || इंटेल आवृत्ति समर्थन
|-
|-
| 127 || 0x7f || सीएलके0 || सीएलके1 || सीएलके3 || सीएलके3 || 90/100°C || सीएल3 || सीएल2 || समवर्ती एपी || Intel feature bitmap
| 127 || 0x7f || सीएलके0 || सीएलके1 || सीएलके3 || सीएलके3 || 90/100°C || सीएल3 || सीएल2 || समवर्ती एपी || इंटेल फीचर बिटमैप
|}
|}




=== डीडीआर एसडीआरएएम ===
=== डीडीआर एसडीआरएएम ===
डीडीआर डीआईएमएम एसपीडी प्रारूप एसडीआर एसडीआरएएम प्रारूप का विस्तार है। ज्यादातर, उच्च गति को समायोजित करने के लिए पैरामीटर रेंज को फिर से बढ़ाया जाता है।
डीडीआर डीआईएमएम एसपीडी प्रारूप एसडीआर एसडीआरएएम प्रारूप का विस्तार है। अधिकांश, उच्च गति को समायोजित करने के लिए पैरामीटर रेंज को फिर से बढ़ाया जाता है।
{|class=wikitable
{|class=wikitable
|+ SPD contents for DDR SDRAM<ref name=spd_ddr/>
|+ डीडीआर एसडीआरएएम के लिए एसपीडी विषय सूची<ref name=spd_ddr/>
! colspan=2 | बाइट
! colspan=2 | बाइट
! colspan=8 | बिट
! colspan=8 | बिट
Line 139: Line 141:
! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 ||colspan=8| Number of bytes written || Typically 128
|  0 || 0x00 ||colspan=8| लिखे गए बाइट्स की संख्या || सामान्यतः 128
|-
|-
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || Typically 8 (256 bytes)
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || सामान्यतः 8 (256 बाइट्स)
|-
|-
|  2 || 0x02 ||colspan=8| Basic memory type (7 = DDR SDRAM) ||
|  2 || 0x02 ||colspan=8| मूल मेमोरी प्रकार (7 = डीडीआर एसडीआरएएम) ||
|-
|-
|  3 || 0x03 ||colspan=4| बैंक 2 पंक्ति एड्रेस बिट्स (0–15)  || colspan="4" | बैंक 1 पंक्ति पता बिट (1-15) || Bank 2 is 0 if same as bank 1.
|  3 || 0x03 ||colspan=4| बैंक 2 पंक्ति एड्रेस बिट्स (0–15)  || colspan="4" | बैंक 1 पंक्ति एड्रेस बिट (1-15) || बैंक 2 0 है यदि बैंक 1 के समान है.
|-
|-
|  4 || 0x04 ||colspan=4| बैंक 2 कॉलम एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 कॉलम पता बिट्स (1-15)  || Bank 2 is 0 if same as bank 1.
|  4 || 0x04 ||colspan=4| बैंक 2 स्तंभ एड्रेस बिट्स (0–15) || colspan="4" | बैंक 1 स्तंभ एड्रेस बिट्स (1-15)  || बैंक 2 0 है यदि बैंक 1 के समान है.
|-
|-
|  5 || 0x05 ||colspan=8| मॉड्यूल पर रैम बैंकों की संख्या (1-255) ||Commonly 1 or 2
|  5 || 0x05 ||colspan=8| मॉड्यूल पर रैम बैंकों की संख्या (1-255) ||सामान्यतः 1 या 2
|-
|-
|  6 || 0x06 ||colspan=8| मॉड्यूल डेटा चौड़ाई कम बाइट || Commonly 64, or 72 for ECC DIMMs
|  6 || 0x06 ||colspan=8| मॉड्यूल डेटा चौड़ाई कम बाइट || ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
|-
|-
|  7 || 0x07 ||colspan=8| मॉड्यूल डेटा चौड़ाई उच्च बाइट || 0, unless width ≥ 256 bits
|  7 || 0x07 ||colspan=8| मॉड्यूल डेटा चौड़ाई उच्च बाइट || 0, जब तक कि चौड़ाई ≥ 256 बिट न हो
|-
|-
|  8 || 0x08 ||colspan=8| Interface voltage level of this assembly (not the same as V<sub>cc</sub> supply voltage) (0–5) || Decoded by table lookup
|  8 || 0x08 ||colspan=8| इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (V<sub>cc</sub> आपूर्ति वोल्टेज के समान नहीं) (0–5) || तालिका लुकअप द्वारा डिकोड किया गया
|-
|-
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at highest CAS latency.
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय.
|-
|-
| 10 || 0x0a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || SDRAM access time from clock (t<sub>AC</sub>)
| 10 || 0x0a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी से एसडीआरएएम एक्सेस समय  (t<sub>AC</sub>)
|-
|-
| 11 || 0x0b ||colspan=8| DIMM configuration type (0–2): non-ECC, parity, ECC || Table lookup
| 11 || 0x0b ||colspan=8| डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी || सारणी अवलोकन
|-
|-
| 12 || 0x0c || Self ||colspan=7| Refresh period (0–5): 64, 256, 128, 32, 16, 8&nbsp;kHz|| Refresh requirements
| 12 || 0x0c || स्वयं || colspan="7" | रिफ्रेश करने की अवधि (0–5): 64, 256, 128, 32, 16, 8&nbsp;kHz|| आवश्यकताओं को रिफ्रेश करें
|-
|-
| 13 || 0x0d || बैंक 2 2× || colspan="7" | Bank 1 primary SDRAM width (1–127) || Width of bank 1 data SDRAM devices.  Bank 2 may be same width, or 2× width if bit 7 is set.
| 13 || 0x0d || बैंक 2 2× || colspan="7" | बैंक 1 प्राथमिक एसडीआरएएम चौड़ाई (1–127) || बैंक 1 डेटा एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
|-
|-
| 14 || 0x0e || बैंक 2 2× || colspan="7" | बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127)|| Width of bank 1 ECC/parity SDRAM devices.  Bank 2 may be same width, or 2× width if bit 7 is set.
| 14 || 0x0e || बैंक 2 2× || colspan="7" | बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127)|| बैंक 1 ईसीसी/समता एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
|-
|-
| 15 || 0x0f ||colspan=8| अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी || Typically 1
| 15 || 0x0f ||colspan=8| अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी || सामान्यतः 1
|-
|-
| 16 || 0x10|| पृष्ठ || — || — || — || 8 || 4 || 2 || 1 || Burst lengths supported (bitmap)
| 16 || 0x10|| पृष्ठ || — || — || — || 8 || 4 || 2 || 1 || बर्स्ट लंबाई समर्थित (बिटमैप)
|-
|-
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || Typically 4
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || सामान्यतः 4
|-
|-
| 18 || 0x12 || — || 4 || 3.5 || 3 || 2.5 || 2 || 1.5 || 1 || {{overline|CAS}} latencies supported (bitmap)
| 18 || 0x12 || — || 4 || 3.5 || 3 || 2.5 || 2 || 1.5 || 1 || {{overline|CAS}} विलंबता समर्थित (बिटमैप)
|-
|-
| 19 || 0x13 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|CS}} latencies supported (bitmap)
| 19 || 0x13 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|CS}} विलंबता समर्थित (बिटमैप)
|-
|-
| 20 || 0x14 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|WE}} latencies supported (bitmap)
| 20 || 0x14 || — || 6 || 5 || 4 || 3 || 2 || 1 || 0 || {{overline|WE}} विलंबता समर्थित (बिटमैप)
|-
|-
| 21 || 0x15 || — || x || Diff clock || FET switch external enable || FET switch on-board enable || ऑन-कार्ड पीएलएल || Registered || Buffered || Memory module feature bitmap
| 21 || 0x15 || — || x || डिफ घड़ी || एफईटी स्विच बाहरी सक्षम करें || एफईटी स्विच ऑन-बोर्ड सक्षम || ऑन-कार्ड पीएलएल || पंजीकृत || बफ़र || मेमोरी मॉड्यूल फीचर बिटमैप
|-
|-
| 22 || 0x16 || Fast AP || Concurrent auto precharge || ऊपरी V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || कम V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || — || — || — || Includes weak driver || Memory chip feature bitmap
| 22 || 0x16 || तेज एपी || समवर्ती ऑटो प्रीचार्ज || ऊपरी V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || कम V<sub>cc</sub> (आपूर्ति वोल्टेज) सहिष्णुता || — || — || — || अशक्त चालक सम्मिलित  हैं || मेमोरी चिप फीचर बिटमैप
|-
|-
| 23 || 0x17 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at medium CAS latency.
| 23 || 0x17 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || मध्यम सीएएस विलंबता पर घड़ी चक्र का समय.
|-
|-
| 24 || 0x18 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data access time from clock (t<sub>AC</sub>)
| 24 || 0x18 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 25 || 0x19 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at short CAS latency.
| 25 || 0x19 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || लघु सीएएस विलंबता पर घड़ी चक्र का समय।
|-
|-
| 26 || 0x1a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data access time from clock (t<sub>AC</sub>)
| 26 || 0x1a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 27 || 0x1b ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Minimum row precharge time (t<sub>RP</sub>)
| 27 || 0x1b ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || न्यूनतम पंक्ति प्रीचार्ज समय (t<sub>RP</sub>)
|-
|-
| 28 || 0x1c ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Minimum row active–row active delay (t<sub>RRD</sub>)
| 28 || 0x1c ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (t<sub>RRD</sub>)
|-
|-
| 29 || 0x1d ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Minimum {{overline|RAS}} to {{overline|CAS}} delay (t<sub>RCD</sub>)
| 29 || 0x1d ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || न्यूनतम {{overline|RAS}} to {{overline|CAS}} विलंब (t<sub>RCD</sub>)
|-
|-
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || Minimum active to precharge time (t<sub>RAS</sub>)
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || प्रीचार्ज समय के लिए न्यूनतम सक्रिय (t<sub>RAS</sub>)
|-
|-
| 31 || 0x1f || 512&nbsp;एमआईबी || 256&nbsp;एमआईबी || 128&nbsp;एमआईबी || 64&nbsp;एमआईबी || 32&nbsp;एमआईबी || 16&nbsp;एमआईबी/<br />4&nbsp;GiB || 8&nbsp;एमआईबी/<br />2&nbsp;GiB || 4&nbsp;एमआईबी/<br />1&nbsp;GiB || Module bank density (bitmap).  Two bits set if different size banks.
| 31 || 0x1f || 512&nbsp;एमआईबी || 256&nbsp;एमआईबी || 128&nbsp;एमआईबी || 64&nbsp;एमआईबी || 32&nbsp;एमआईबी || 16&nbsp;एमआईबी/<br />4&nbsp;GiB || 8&nbsp;एमआईबी/<br />2&nbsp;GiB || 4&nbsp;एमआईबी/<br />1&nbsp;GiB || मॉड्यूल बैंक घनत्व (बिटमैप)। अलग-अलग आकार के बैंक होने पर दो बिट सेट होते हैं।
|-
|-
| 32 || 0x20 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Address/command setup time from clock
| 32 || 0x20 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी से एड्रेस/कमांड सेटअप समय
|-
|-
| 33 || 0x21 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Address/command hold time after clock
| 33 || 0x21 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
|-
|-
| 34 || 0x22 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data input setup time from clock
| 34 || 0x22 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी से डेटा इनपुट व्यवस्था समय
|-
|-
| 35 || 0x23 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data input hold time after clock
| 35 || 0x23 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || डेटा इनपुट घड़ी के बाद का समय नियंत्रित करता है
|-
|-
| 36–40
| 36–40
| 0x24–0x28 ||colspan=8 {{n/a|Reserved}}
| 0x24–0x28 ||colspan=8 {{n/a|Reserved}}
| Superset information
| सुपरसेट की जानकारी
|-
|-
| 41 || 0x29 ||colspan=8| नैनोसेकंड (1–255) || Minimum active to active/refresh time (t<sub>RC</sub>)
| 41 || 0x29 ||colspan=8| नैनोसेकंड (1–255) || न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करने का समय (t<sub>RC</sub>)
|-
|-
| 42 || 0x2a ||colspan=8| नैनोसेकंड (1–255) || Minimum refresh to active/refresh time (t<sub>RFC</sub>)
| 42 || 0x2a ||colspan=8| नैनोसेकंड (1–255) || सक्रिय/रिफ्रेश करने के समय के लिए न्यूनतम रिफ्रेश करें (t<sub>RFC</sub>)
|-
|-
| 43 || 0x2b ||colspan=6| नैनोसेकंड (1–63, or 255: no maximum) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Maximum clock cycle time (t<sub>CK</sub> max.)
| 43 || 0x2b ||colspan=6| नैनोसेकंड (1–63, or 255: अधिकतम नहीं) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || अधिकतम घड़ी चक्र समय (t<sub>CK</sub> max.)
|-
|-
| 44 || 0x2c ||colspan=8| Hundredths of nanoseconds (0.01–2.55) || Maximum skew, DQS to any DQ. (t<sub>DQSQ</sub> max.)
| 44 || 0x2c ||colspan=8| सौवां नैनोसेकंड (0.01–2.55) || अधिकतम तिरछा, किसी भी डीक्यू के लिए डीक्यूएस। (t<sub>DQSQ</sub> max.)
|-
|-
| 45 || 0x2d ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Read data hold skew factor (t<sub>QHS</sub>)
| 45 || 0x2d ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || डेटा होल्ड स्क्यू फैक्टर पढ़ें (t<sub>QHS</sub>)
|-
|-
| 46 || 0x2e
| 46 || 0x2e
|colspan=8 {{n/a|Reserved}}
|colspan=8 {{n/a|Reserved}}
| For future standardization
| भविष्य के मानकीकरण के लिए
|-
|-
| 47 || 0x2f ||colspan=6| — ||colspan=2| Height || Height of DIMM module, table lookup
| 47 || 0x2f ||colspan=6| — ||colspan=2| ऊंचाई || डीआईएमएम मॉड्यूल की ऊंचाई, सारणी अवलोकन
|-
|-
| 48–61 || 0x30–0x3d
| 48–61 || 0x30–0x3d
|colspan=8 {{n/a|Reserved}}
|colspan=8 {{n/a|Reserved}}
| For future standardization
| भविष्य के मानकीकरण के लिए
|-
|-
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | सामान्य संशोधन (0–9) || SPD revision level, 0.0 or 1.0
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | सामान्य संशोधन (0–9) || एसपीडी संशोधन स्तर, 0.0 या 1.0
|-
|-
| 63 || 0x3f ||colspan=8| जाँच योग || Sum of bytes 0–62, ''not then negated''
| 63 || 0x3f ||colspan=8| जाँच योग || बाइट्स का योग 0-62, फिर अस्वीकृत नहीं
|-
|-
| 64–71 || 0x40–47 ||colspan=8| निर्माता जेईडीईसी आईडी. || Stored little-endian, trailing zero-padded
| 64–71 || 0x40–47 ||colspan=8| निर्माता जेईडीईसी आईडी. || संग्रहित छोटा-एंडियन, अनुगामी शून्य-पैडेड
|-
|-
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || Vendor-specific code
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || विक्रेता-विशिष्ट कोड
|-
|-
| 73–90 || 0x49–0x5a ||colspan=8| मॉड्यूल भाग संख्या || ASCII, space-padded
| 73–90 || 0x49–0x5a ||colspan=8| मॉड्यूल भाग संख्या || एएससीआईआई, अंतरिक्ष-गद्देदार
|-
|-
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || Vendor-specific code
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || विक्रेता-विशिष्ट कोड
|-
|-
| 93 || 0x5d ||colspan=4| दसियों साल (0–90) || colspan="4" | वर्षों (0–9) || rowspan="2" | Manufacturing date (YYWW)
| 93 || 0x5d ||colspan=4| दसियों साल (0–90) || colspan="4" | वर्षों (0–9) || rowspan="2" | निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
|-
|-
| 94 || 0x5e ||colspan=4| दसियों सप्ताह (0–50) || colspan="4" | हफ्तों (0–9)
| 94 || 0x5e ||colspan=4| दसियों सप्ताह (0–50) || colspan="4" | हफ्तों (0–9)
|-
|-
| 95–98 || 0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल नंबर || Vendor-specific code
| 95–98 || 0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल संख्या || विक्रेता-विशिष्ट कोड
|-
|-
| 99–127 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || Could be enhanced performance profile
| 99–127 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || प्रदर्शन प्रोफाइल बढ़ाया जा सकता है
|}
|}




=== डीडीआर2 एसडीआरएएम ===
=== डीडीआर2 एसडीआरएएम ===
DDR2 SPD मानक में कई बदलाव किए गए हैं, लेकिन मोटे तौर पर उपरोक्त के समान है। एक उल्लेखनीय विलोपन डीआईएमएम के लिए विभिन्न आकारों के दो रैंकों के साथ भ्रामक और अल्प-प्रयुक्त समर्थन है।
डीडीआर2 एसपीडी मानक में कई बदलाव किए गए हैं, किन्तुसामान्यतः उपरोक्त के समान है। एक उल्लेखनीय विलोपन डीआईएमएम के लिए विभिन्न आकारों के दो रैंकों के साथ भ्रामक और अल्प-प्रयुक्त समर्थन है।


चक्र समय क्षेत्रों (बाइट्स 9, 23, 25 और 49) के लिए, जो बाइनरी-कोडेड दशमलव में एन्कोड किए गए हैं, कुछ अतिरिक्त एन्कोडिंग को दसवें अंक के लिए कुछ सामान्य समय का प्रतिनिधित्व करने के लिए परिभाषित किया गया है:
चक्र समय क्षेत्रों (बाइट्स 9, 23, 25 और 49) के लिए, जो बाइनरी-कोडेड दशमलव में एन्कोड किए गए हैं, कुछ अतिरिक्त एन्कोडिंग को दसवें अंक के लिए कुछ सामान्य समय का प्रतिनिधित्व करने के लिए परिभाषित किया गया है:
{|class=wikitable
{|class=wikitable
|+ DDR2 BCD extensions
|+ डीडीआर2 बीसीडी विस्तार
! Hex !! Binary !! Significance
! हेक्स !! बाइनरी !! महत्व
|-
|-
| A || 1010 || 0.25 (¼)
| A || 1010 || 0.25 (¼)
Line 273: Line 275:
| D || 1101 || 0.75 (¾)
| D || 1101 || 0.75 (¾)
|-
|-
| E || 1110 || 0.875 (⅞, Nvidia XMP extension)
| E || 1110 || 0.875 (⅞, एनवीडिया एक्सएमपी विस्तार)
|-
|-
| F || 1111 || {{n/a|Reserved}}
| F || 1111 || {{n/a|Reserved}}
Line 279: Line 281:


{|class=wikitable
{|class=wikitable
|+ SPD contents for DDR2 SDRAM<ref name="spd_ddr2" />
|+ डीडीआर2 एसडीआरएएम के लिए एसपीडी विषय सूची<ref name="spd_ddr2" />
|-
|-
! colspan=2 | बाइट
! colspan=2 | बाइट
Line 285: Line 287:
! rowspan=2 | टिप्पणियाँ
! rowspan=2 | टिप्पणियाँ
|-
|-
! Dec !! Hex !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! डेक !! Hex !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 ||colspan=8| Number of bytes written || Typically 128
|  0 || 0x00 ||colspan=8| लिखे गए बाइट्स की संख्या || सामान्यतः 128
|-
|-
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || Typically 8 (256 bytes)
|  1 || 0x01 ||colspan=8| log<sub>2</sub>(एसपीडी ईईपीरोम का आकार) || सामान्यतः 8 (256 बाइट्स)
|-
|-
|  2 || 0x02 ||colspan=8| Basic memory type (8 = DDR2 SDRAM) ||
|  2 || 0x02 ||colspan=8| बेसिक मेमोरी प्रकार (8 = डीडीआर2 एसडीआरएएम) ||
|-
|-
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| Row address bits (1–15) ||
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| पंक्ति एड्रेस बिट (1–15) ||
|-
|-
|  4 || 0x04 ||colspan=4 {{n/a|Reserved}} ||colspan=4| Column address bits (1–15)  ||
|  4 || 0x04 ||colspan=4 {{n/a|Reserved}} ||colspan=4| स्तंभ एड्रेस बिट (1–15)  ||
|-
|-
|  5 || 0x05 ||colspan=3| Vertical height || Stack? || ConC? ||colspan=3| Ranks−1 (1–8) || Commonly 0 or 1, meaning 1 or 2
|  5 || 0x05 ||colspan=3| खड़ी ऊंचाई || स्टैक? || कॉनसी? || colspan="3" | रैंक−1 (1–8) || सामान्यतः 0 या 1, जिसका अर्थ 1 या 2 होता है
|-
|-
|  6 || 0x06 ||colspan=8| Module data width || Commonly 64, or 72 for ECC DIMMs
|  6 || 0x06 ||colspan=8| मॉड्यूल डेटा चौड़ाई || ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
|-
|-
|  7 || 0x07 ||colspan=8 {{n/a|Reserved}} ||
|  7 || 0x07 ||colspan=8 {{n/a|Reserved}} ||
|-
|-
|  8 || 0x08 ||colspan=8| Interface voltage level of this assembly (not the same as V<sub>cc</sub> supply voltage) (0–5) || Decoded by table lookup.<br />Commonly 5 = SSTL 1.8&nbsp;V
|  8 || 0x08 ||colspan=8| इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (V<sub>cc</sub> आपूर्ति वोल्टेज के समान नहीं) (0–5) || तालिका लुकअप द्वारा डिकोड किया गया.<br />सामान्यतः 5 = एसएसटीएल 1.8 वी
|-
|-
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at highest CAS latency.
|  9 || 0x09 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय.
|-
|-
| 10 || 0x0a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || SDRAM access time from clock (t<sub>AC</sub>)
| 10 || 0x0a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी से एसडीआरएएम एक्सेस समय  (t<sub>AC</sub>)
|-
|-
| 11 || 0x0b ||colspan=8| DIMM configuration type (0–2): non-ECC, parity, ECC || Table lookup
| 11 || 0x0b ||colspan=8| डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी || सारणी अवलोकन
|-
|-
| 12 || 0x0c || Self ||colspan=7| Refresh period (0–5): 64, 256, 128, 32, 16, 8&nbsp;kHz|| Refresh requirements
| 12 || 0x0c || स्वयं || colspan="7" | रिफ्रेश करने की अवधि (0–5): 64, 256, 128, 32, 16, 8&nbsp;kHz|| आवश्यकताओं को रिफ्रेश करें
|-
|-
| 13 || 0x0d ||colspan=8 | Primary SDRAM width (1–255) || Commonly 8 (module built from ×8 parts) or 16
| 13 || 0x0d ||colspan=8 | प्राथमिक एसडीआरएएम चौड़ाई (1–255) || सामान्यतः 8 (×8 भागों से निर्मित मॉड्यूल) या 16
|-
|-
| 14 || 0x0e ||colspan=8 | ECC SDRAM width (0–255)|| Width of bank ECC/parity SDRAM devices.  Commonly 0 or 8.
| 14 || 0x0e ||colspan=8 | ईसीसी एसडीआरएएम चौड़ाई (0–255)|| बैंक ईसीसी/पैरिटी एसडीआरएएम उपकरणों की चौड़ाई। सामान्यतः 0 या 8।
|-
|-
| 15 || 0x0f ||colspan=8 {{n/a|Reserved}} ||
| 15 || 0x0f ||colspan=8 {{n/a|Reserved}} ||
|-
|-
| 16 || 0x10||| — || — || — || — || 8 || 4 || — || — || Burst lengths supported (bitmap)
| 16 || 0x10||| — || — || — || — || 8 || 4 || — || — || बर्स्ट लंबाई समर्थित (बिटमैप)
|-
|-
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || Typically 4 or 8
| 17 || 0x11 ||colspan=8| एसडीआरएएम उपकरण प्रति बैंक (1–255) || सामान्यतः 4 या 8
|-
|-
| 18 || 0x12 || 7 || 6 || 5 || 4 || 3 || 2 || — || — || {{overline|CAS}} latencies supported (bitmap)
| 18 || 0x12 || 7 || 6 || 5 || 4 || 3 || 2 || — || — || {{overline|CAS}} विलंबता समर्थित (बिटमैप)
|-
|-
| 19 || 0x13 ||colspan=8 {{n/a|Reserved}} ||
| 19 || 0x13 ||colspan=8 {{n/a|Reserved}} ||
|-
|-
| 20 || 0x14 || — || — || Mini-UDIMM || Mini-RDIMM || Micro-DIMM || SO-DIMM || UDIMM || RDIMM || DIMM type of this assembly (bitmap)
| 20 || 0x14 || — || — || मिनी-यूडीआईएमएम || मिनी-आरडीआईएमएम || माइक्रो-डीआईएमएम || एसओ-डीआईएमएम || यूडीआईएमएम || आरडीआईएमएम || इस असेंबली का डीआईएमएम प्रकार (बिटमैप)
|-
|-
| 21 || 0x15 || — || Module is analysis probe || — || FET switch external enable || — || — || — || — || Memory module feature bitmap
| 21 || 0x15 || — || मॉड्यूल विश्लेषण जांच है || — || एफईटी स्विच बाहरी सक्षम करें || — || — || — || — || मेमोरी मॉड्यूल फीचर बिटमैप
|-
|-
| 22 || 0x16 || — || — || — || — || — || — || — || Includes weak driver || Memory chip feature bitmap
| 22 || 0x16 || — || — || — || — || — || — || — || अशक्त चालक सम्मिलित  हैं || मेमोरी चिप फीचर बिटमैप
|-
|-
| 23 || 0x17 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at medium CAS latency.
| 23 || 0x17 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || मध्यम सीएएस विलंबता पर घड़ी चक्र का समय.
|-
|-
| 24 || 0x18 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data access time from clock (t<sub>AC</sub>)
| 24 || 0x18 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 25 || 0x19 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Clock cycle time at short CAS latency.
| 25 || 0x19 ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || लघु सीएएस विलंबता पर घड़ी चक्र का समय।
|-
|-
| 26 || 0x1a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data access time from clock (t<sub>AC</sub>)
| 26 || 0x1a ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || क्लॉक से डेटा एक्सेस समय (t<sub>AC</sub>)
|-
|-
| 27 || 0x1b ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 ns (0–0.75) || Minimum row precharge time (t<sub>RP</sub>)
| 27 || 0x1b ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 एनएस (0–0.75) || न्यूनतम पंक्ति प्रीचार्ज समय (t<sub>RP</sub>)
|-
|-
| 28 || 0x1c ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 ns (0–0.75) || Minimum row active–row active delay (t<sub>RRD</sub>)
| 28 || 0x1c ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 एनएस (0–0.75) || न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (t<sub>RRD</sub>)
|-
|-
| 29 || 0x1d ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 ns (0–0.75) || Minimum {{overline|RAS}} to {{overline|CAS}} delay (t<sub>RCD</sub>)
| 29 || 0x1d ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 1/4 एनएस (0–0.75) || न्यूनतम {{overline|RAS}} to {{overline|CAS}} विलबं (t<sub>RCD</sub>)
|-
|-
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || Minimum active to precharge time (t<sub>RAS</sub>)
| 30 || 0x1e ||colspan=8| नैनोसेकंड (1–255) || प्रीचार्ज समय के लिए न्यूनतम सक्रिय (t<sub>RAS</sub>)
|-
|-
| 31 || 0x1f || 512&nbsp;एमआईबी || 256&nbsp;एमआईबी || 128&nbsp;एमआईबी || 16&nbsp;GiB || 8&nbsp;GiB || 4&nbsp;GiB || 2&nbsp;GiB || 1&nbsp;GiB || Size of each rank (bitmap).
| 31 || 0x1f || 512&nbsp;एमआईबी || 256&nbsp;एमआईबी || 128&nbsp;एमआईबी || 16&nbsp;GiB || 8&nbsp;GiB || 4&nbsp;GiB || 2&nbsp;GiB || 1&nbsp;GiB || प्रत्येक रैंक का आकार (बिटमैप)।
|-
|-
| 32 || 0x20 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Address/command setup time from clock
| 32 || 0x20 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी से एड्रेस/कमांड सेटअप समय
|-
|-
| 33 || 0x21 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Address/command hold time after clock
| 33 || 0x21 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–1.2) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
|-
|-
| 34 || 0x22 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data input setup time from strobe
| 34 || 0x22 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || स्ट्रोब से डेटा इनपुट सेटअप समय
|-
|-
| 35 || 0x23 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | Hundredths of nanoseconds (0.00–0.09) || Data input hold time after strobe
| 35 || 0x23 ||colspan=4| नैनोसेकंड का दसवां भाग (0.0–0.9) || colspan="4" | सौवां नैनोसेकंड (0.00–0.09) || स्ट्रोब के बाद डेटा इनपुट होल्ड टाइम
|-
|-
| 36 || 0x24 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Minimum write recovery time (t<sub>WR</sub>)
| 36 || 0x24 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || न्यूनतम लेखन पुनर्प्राप्ति समय (t<sub>WR</sub>)
|-
|-
| 37 || 0x25 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Internal write to read command delay (t<sub>WTR</sub>)
| 37 || 0x25 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || कमांड विलंब पढ़ने के लिए आंतरिक लेखन (t<sub>WTR</sub>)
|-
|-
| 38 || 0x26 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;ns (0–0.75) || Internal read to precharge command delay (t<sub>RTP</sub>)
| 38 || 0x26 ||colspan=6| नैनोसेकंड (1–63) || colspan="2" | 0.25&nbsp;एनएस (0–0.75) || प्रीचार्ज कमांड विलंब के लिए आंतरिक रीड (t<sub>RTP</sub>)
|-
|-
| 39 || 0x27 ||colspan=8 {{n/a|Reserved}} || Reserved for "memory analysis probe characteristics"
| 39 || 0x27 ||colspan=8 {{n/a|Reserved}} || "मेमोरी विश्लेषण जांच विशेषताओं" के लिए आरक्षित
|-
|-
| 40 || 0x28 || — ||colspan=3| t<sub>RC</sub> fractional ns (0–5):<br />0, 0.25, 0.33, 0.5, 0.66, 0.75 ||colspan=3| t<sub>RFC</sub> fractional ns (0–5):<br />0, 0.25, 0.33, 0.5, 0.66, 0.75 || t<sub>RFC</sub> + 256&nbsp;ns || Extension of bytes 41 and 42.
| 40 || 0x28 || — ||colspan=3| t<sub>RC</sub> आंशिक एनएस (0–5):<br />0, 0.25, 0.33, 0.5, 0.66, 0.75 || colspan="3" | t<sub>RFC</sub> fractional एनएस (0–5):<br />0, 0.25, 0.33, 0.5, 0.66, 0.75 || t<sub>RFC</sub> + 256&nbsp;एनएस || बाइट्स 41 और 42 का विस्तार।
|-
|-
| 41 || 0x29 ||colspan=8| नैनोसेकंड (1–255) || Minimum active to active/refresh time (t<sub>RC</sub>)
| 41 || 0x29 ||colspan=8| नैनोसेकंड (1–255) || न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करने का समय (t<sub>RC</sub>)
|-
|-
| 42 || 0x2a ||colspan=8| नैनोसेकंड (1–255) || Minimum refresh to active/refresh time (t<sub>RFC</sub>)
| 42 || 0x2a ||colspan=8| नैनोसेकंड (1–255) || सक्रिय/रिफ्रेश करने के समय के लिए न्यूनतम रिफ्रेश करें (t<sub>RFC</sub>)
|-
|-
| 43 || 0x2b ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || Maximum clock cycle time (t<sub>CK</sub> max)
| 43 || 0x2b ||colspan=4| नैनोसेकंड (0–15) || colspan="4" | नैनोसेकंड का दसवां भाग (0.0–0.9) || अधिकतम घड़ी चक्र समय (t<sub>CK</sub> max)
|-
|-
| 44 || 0x2c ||colspan=8| Hundredths of nanoseconds (0.01–2.55) || Maximum skew, DQS to any DQ. (t<sub>DQSQ</sub> max)
| 44 || 0x2c ||colspan=8| सौवां नैनोसेकंड (0.01–2.55) || अधिकतम तिरछा, किसी भी डीक्यू के लिए डीक्यूएस। (t<sub>DQSQ</sub> max)
|-
|-
| 45 || 0x2d ||colspan=8| Hundredths of nanoseconds (0.01–2.55) || Read data hold skew factor (t<sub>QHS</sub>)
| 45 || 0x2d ||colspan=8| सौवां नैनोसेकंड (0.01–2.55) || डेटा होल्ड स्क्यू फैक्टर पढ़ें (t<sub>QHS</sub>)
|-
|-
| 46 || 0x2e ||colspan=8| Microseconds (1–255) || PLL relock time
| 46 || 0x2e ||colspan=8| माइक्रोसेकंड (1–255) || पीएलएल रीलॉक टाइम
|-
|-
| 47–61 || 0x2f–0x3d ||colspan=8 {{n/a|Reserved}} || For future standardization.
| 47–61 || 0x2f–0x3d ||colspan=8 {{n/a|Reserved}} || भविष्य के मानकीकरण के लिए.
|-
|-
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | Minor revision (0.0–0.9) || SPD revision level, usually 1.0
| 62 || 0x3e ||colspan=4| प्रमुख संशोधन (0–9) || colspan="4" | साधारण संशोधन (0.0–0.9) || एसपीडी संशोधन स्तर, सामान्यतः 1.0
|-
|-
| 63 || 0x3f ||colspan=8| जाँच योग || Sum of bytes 0–62, ''not negated''
| 63 || 0x3f ||colspan=8| जाँच योग || बाइट्स का योग 0–62, अस्वीकृत नहीं
|-
|-
| 64–71 || 0x40–47 ||colspan=8| Manufacturer JEDEC ID || Stored little-endian, trailing zero-pad
| 64–71 || 0x40–47 ||colspan=8| निर्माता जेईडीईसी आईडी || स्टोर्ड लिटिल-एंडियन, ट्रेलिंग जीरो-पैड
|-
|-
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || Vendor-specific code
| 72 || 0x48 ||colspan=8| मॉड्यूल निर्माण स्थान || विक्रेता-विशिष्ट कोड
|-
|-
| 73–90 || 0x49–0x5a ||colspan=8| मॉड्यूल भाग संख्या || ASCII, space-padded (limited to (,-,), A–Z, a–z, 0–9, space)
| 73–90 || 0x49–0x5a ||colspan=8| मॉड्यूल भाग संख्या || एएससीआईआई, अंतरिक्ष-गद्देदार ( (,-,), A–Z, a–z, 0–9, तक सीमित स्थान है)
|-
|-
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || Vendor-specific code
| 91–92 || 0x5b–0x5c ||colspan=8| मॉड्यूल संशोधन कोड || विक्रेता-विशिष्ट कोड
|-
|-
| 93 || 0x5d ||colspan=8| Years since 2000 (0–255) ||rowspan=2| Manufacturing date (YYWW)
| 93 || 0x5d ||colspan=8| 2000 से वर्ष (0–255) || rowspan="2" | निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
|-
|-
| 94 || 0x5e ||colspan=8| हफ्तों (1–52)
| 94 || 0x5e ||colspan=8| हफ्तों (1–52)
|-
|-
| 95–98 ||0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल नंबर || Vendor-specific code
| 95–98 ||0x5f–0x62 ||colspan=8| मॉड्यूल सीरियल संख्या || विक्रेता-विशिष्ट कोड
|-
|-
| 99–127 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || Could be enhanced performance profile
| 99–127 || 0x63–0x7f ||colspan=8| निर्माता-विशिष्ट डेटा || प्रदर्शन प्रोफाइल बढ़ाया जा सकता है
|}
|}




=== डीडीआर3 एसडीआरएएम ===
=== डीडीआर3 एसडीआरएएम ===
DDR3 SDRAM मानक महत्वपूर्ण रूप से SPD सामग्री लेआउट को ओवरहाल और सरल करता है। कई बीसीडी-एन्कोडेड नैनोसेकंद फ़ील्ड के बजाय, कुछ टाइमबेस इकाइयां उच्च परिशुद्धता के लिए निर्दिष्ट हैं, और विभिन्न समय पैरामीटर उस आधार इकाई के गुणकों के रूप में एन्कोड किए गए हैं।<ref>{{Cite web|url=http://www.simmtester.com/page/news/showpubnews.asp?num=153|title=Understanding DDR3 Serial Presence Detect (SPD) Table}}</ref> इसके अलावा, सीएएस विलंबता के आधार पर अलग-अलग समय मूल्यों को निर्दिष्ट करने की प्रथा को हटा दिया गया है; अब टाइमिंग पैरामीटर्स का सिर्फ एक सेट है।
डीडीआर3 एसडीरैम मानक महत्वपूर्ण रूप से एसपीडी विषय सूची लेआउट को ओवरहाल और सरल करता है। कई बीसीडी-एन्कोडेड नैनोसेकंद फ़ील्ड के अतिरिक्त, कुछ समयबेस इकाइयां उच्च परिशुद्धता के लिए निर्दिष्ट हैं, और विभिन्न समय पैरामीटर उस आधार इकाई के गुणकों के रूप में एन्कोड किए गए हैं।<ref>{{Cite web|url=http://www.simmtester.com/page/news/showpubnews.asp?num=153|title=Understanding DDR3 Serial Presence Detect (SPD) Table}}</ref> इसके अतिरिक्त, सीएएस विलंबता के आधार पर अलग-अलग समय मानों को निर्दिष्ट करने की प्रथा को हटा दिया गया है; अब समय पैरामीटर्स का सिर्फ एक सेट है।


संशोधन 1.1 कुछ मापदंडों को एक मध्यम समय आधार मूल्य और a (हस्ताक्षरित, -128 +127) ठीक समय आधार सुधार के रूप में व्यक्त करने देता है। आम तौर पर, मध्यम समय का आधार 1/8 एनएस (125 पीएस) होता है, और ठीक समय का आधार 1, 2.5 या 5 पीएस होता है। सुधार की कमी वाले पिछले संस्करणों के साथ संगतता के लिए, मध्यम समय आधार संख्या आमतौर पर गोल होती है और सुधार ऋणात्मक होता है। इस तरह काम करने वाले मान हैं:
संशोधन 1.1 कुछ मापदंडों को एक मध्यम समय आधार मूल्य और a (हस्ताक्षरित, -128 +127) ठीक समय आधार सुधार के रूप में व्यक्त करने देता है। सामान्यतः, मध्यम समय का आधार 1/8 एनएस (125 पीएस) होता है, और ठीक समय का आधार 1, 2.5 या 5 पीएस होता है। सुधार की कमी वाले पिछले संस्करणों के साथ संगतता के लिए, मध्यम समय आधार संख्या सामान्यतः गोल होती है और सुधार ऋणात्मक होता है। इस तरह काम करने वाले मान हैं:
{|class=wikitable
{|class=wikitable
|+ DDR3 SPD two-part timing parameters
|+ डीडीआर3 एसपीडी दो-भाग समय पैरामीटर
! MTB byte || FTB byte || Value
! एमटीबी बाइट || एफटीबी बाइट || मान
|-
|-
| 12 || 34 || t<sub>CK</sub>min, minimum clock period
| 12 || 34 || t<sub>CK</sub>min, न्यूनतम घड़ी अवधि
|-
|-
| 16 || 35 || t<sub>AA</sub>min, minimum CAS latency time
| 16 || 35 || t<sub>AA</sub>min, न्यूनतम सीएएस विलंबता समय
|-
|-
| 18 || 36 || t<sub>RCD</sub>min, minimum RAS# to CAS# delay
| 18 || 36 || t<sub>RCD</sub>min, न्यूनतम आरएएस# से सीएएस# विलंब
|-
|-
| 20 || 37 || t<sub>RP</sub>min, minimum row precharge delay
| 20 || 37 || t<sub>RP</sub>min, न्यूनतम पंक्ति प्रीचार्ज विलंब
|-
|-
| 21, 23 || 38 || t<sub>RC</sub>min, minimum active to active/precharge delay
| 21, 23 || 38 || t<sub>RC</sub>min,न्यूनतम सक्रिय से सक्रिय/प्रीचार्ज विलंब
|}
|}


{|class=wikitable
{|class=wikitable
|+ SPD contents for DDR3 SDRAM<ref name=spd_ddr3_docs>[http://www.jedec.org/sites/default/files/docs/4_01_02_11R21.pdf JESD21-C Annex K: Serial Presence Detect for DDR3 SDRAM Modules], Release 4, SPD Revision 1.1</ref><ref>[http://www.softnology.biz/pdf/JEDEC_DDR3_SPD_4_01_02_11R24.pdf JESD21-C Annex K: Serial Presence Detect for DDR3 SDRAM Modules], Release 6, SPD Revision 1.3</ref>
|+ डीडीआर3 एसडीआरएएम के लिए एसपीडी विषय सूची
|-
|-
! colspan=2 | बाइट
! colspan=2 | बाइट
Line 431: Line 433:
! rowspan=2 | टिप्पणियाँ
! rowspan=2 | टिप्पणियाँ
|-
|-
! Dec !! Hex !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! डेक !! हेक्स !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 || Exclude serial from CRC ||colspan=3| SPD bytes total (undef/256) ||colspan=4| SPD bytes used (undef/128/176/256) ||
|  0 || 0x00 || सीआरसी से सीरियल को बाहर करें || colspan="3" | एसपीडी बाइट कुल (अपरिभाषित/256) || colspan="4" | प्रयुक्त एसपीडी बाइट (अपरिभाषित/128/176/256) ||
|-
|-
|  1 || 0x01 ||colspan=4| SPD major revision ||colspan=4| SPD minor revision ||1.0, 1.1, 1.2 or 1.3
|  1 || 0x01 ||colspan=4| एसपीडी प्रमुख संशोधन || colspan="4" | एसपीडी साधारण संशोधन ||1.0, 1.1, 1.2 or 1.3
|-
|-
|  2 || 0x02 ||colspan=8| Basic memory type (11 = DDR3 SDRAM) || Type of RAM chips
|  2 || 0x02 ||colspan=8| बेसिक मेमोरी टाइप (11 = डीडीआर3 एसडीआरएएम) || रैम चिप्स का प्रकार
|-
|-
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| Module type || Type of module; e.g., 2 = Unbuffered DIMM, 3 = SO-DIMM, 11=LRDIMM
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| मॉड्यूल प्रकार || मॉड्यूल का प्रकार; उदाहरण के लिए, 2 = अनबफर्ड डीआईएमएम, 3 = एसओ-डीआईएमएम, 11 = एलआरडीआईएमएम
|-
|-
|  4 || 0x04 || {{n/a}} ||colspan=3| Bank address bits−3 ||colspan=4| log<sub>2</sub>(bits per chip)−28 || Zero means 8 banks, 256 Mibit.
|  4 || 0x04 || {{n/a}} ||colspan=3| बैंक एड्रेस बिट्स -3 || colspan="4" | log<sub>2</sub>(बिट्स प्रति चिप)−28 || शून्य का अर्थ है 8 बैंक, 256 मिबिट।
|-
|-
|  5 || 0x05 ||colspan=2 {{n/a}} ||colspan=3| Row address bits−12 ||colspan=3| Column address bits−9 ||
|  5 || 0x05 ||colspan=2 {{n/a}} ||colspan=3| पंक्ति एड्रेस बिट्स -12 || colspan="3" | कॉलम एड्रेस बिट्स-9 ||
|-
|-
|  6 || 0x06 ||colspan=5 {{n/a|Reserved}} || 1.25&nbsp;V || 1.35&nbsp;V || Not 1.5&nbsp;V || Modules voltages supported. 1.5&nbsp;V is default.
|  6 || 0x06 ||colspan=5 {{n/a|Reserved}} || 1.25 वी || 1.35 वी || 1.5 वी नहीं || मॉड्यूल वोल्टेज समर्थित। 1.5 वी डिफ़ॉल्ट है।
|-
|-
|  7 || 0x07 ||colspan=2 {{n/a}} ||colspan=3| ranks−1 ||colspan=3| log<sub>2</sub>(I/O bits/chip)−2 || Module organization
|  7 || 0x07 ||colspan=2 {{n/a}} ||colspan=3| रैंक -1 || colspan="3" | log<sub>2</sub>(आई/ओ बिट्स/चिप)−2 || मॉड्यूल संगठन
|-
|-
|  8 || 0x08 ||colspan=3 {{n/a}} ||colspan=2| ECC bits (001=8) ||colspan=3| log<sub>2</sub>(data bits)−3 || 0x03 for 64-bit, non-ECC DIMM.
|  8 || 0x08 ||colspan=3 {{n/a}} ||colspan=2| ईसीसी बिट्स (001=8) || colspan="3" | log<sub>2</sub>(डेटा बिट्स)−3 || 64-बिट, गैर-ईसीसी डीआईएमएम के लिए 0x03।
|-
|-
|  9 || 0x09 ||colspan=4| Dividend, picoseconds (1–15) ||colspan=4| Divisor, picoseconds (1–15) || Fine Time Base, dividend/divisor
|  9 || 0x09 ||colspan=4| लाभांश, पिकोसेकंड (1–15) || colspan="4" | भाजक, पिकोसेकंड (1–15) || फाइन टाइम बेस, लाभांश/भाजक
|-
|-
| 10 || 0x0a ||colspan=8| Dividend, nanoseconds (1–255) ||rowspan=2| Medium Time Base, dividend/divisor; commonly 1/8
| 10 || 0x0a ||colspan=8| लाभांश, नैनोसेकंड (1–255) || rowspan="2" | मध्यम समय आधार, लाभांश/भाजक; सामान्यतः 1/8
|-
|-
| 11 || 0x0b ||colspan=8| Divisor, nanoseconds (1–255)
| 11 || 0x0b ||colspan=8| भाजक, नैनोसेकंड (1–255)
|-
|-
| 12 || 0x0c ||colspan=8| Minimum cycle time t<sub>CK</sub>min || In multiples of MTB
| 12 || 0x0c ||colspan=8| न्यूनतम चक्र समय t<sub>CK</sub>min || एमटीबी के गुणकों में
|-
|-
| 13 || 0x0d ||colspan=8 {{n/a|Reserved}} ||
| 13 || 0x0d ||colspan=8 {{n/a|Reserved}} ||
|-
|-
| 14 || 0x0e || 11 || 10 || 9 || 8 || 7 || 6 || 5 || 4 ||rowspan=2| CAS latencies supported (bitmap)
| 14 || 0x0e || 11 || 10 || 9 || 8 || 7 || 6 || 5 || 4 ||rowspan=2| सीएएस विलंबता समर्थित (बिटमैप)
|-
|-
| 15 || 0x0f || {{n/a}} || 18 || 17 || 16 || 15 || 14 || 13 || 12
| 15 || 0x0f || {{n/a}} || 18 || 17 || 16 || 15 || 14 || 13 || 12
|-
|-
| 16 || 0x10 ||colspan=8| Minimum CAS latency time, t<sub>AA</sub>min || In multiples of MTB; e.g., 80/8 ns.
| 16 || 0x10 ||colspan=8| न्यूनतम सीएएस विलंबता समय, t<sub>AA</sub>min || एमटीबी के गुणकों में; जैसे, 80/8 एनएस.
|-
|-
| 17 || 0x11 ||colspan=8| Minimum write recovery time, t<sub>WR</sub>min || In multiples of MTB; e.g., 120/8 ns.
| 17 || 0x11 ||colspan=8| न्यूनतम लेखन पुनर्प्राप्ति समय, t<sub>WR</sub>min || एमटीबी के गुणकों में; जैसे, 120/8 एनएस.
|-
|-
| 18 || 0x12 ||colspan=8| Minimum RAS to CAS delay time, t<sub>RCD</sub>min || In multiples of MTB; e.g., 100/8 ns.
| 18 || 0x12 ||colspan=8| न्यूनतम आरएएस से सीएएस विलंब समय, t<sub>RCD</sub>min || एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
|-
|-
| 19 || 0x13 ||colspan=8| Minimum row to row active delay time, t<sub>RRD</sub>min || In multiples of MTB; e.g., 60/8 ns.
| 19 || 0x13 ||colspan=8| न्यूनतम पंक्ति से पंक्ति सक्रिय विलंब समय, t<sub>RRD</sub>min || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 20 || 0x14 ||colspan=8| Minimum row precharge time, t<sub>RP</sub>min || In multiples of MTB; e.g., 100/8 ns.
| 20 || 0x14 ||colspan=8| न्यूनतम पंक्ति प्रीचार्ज समय, t<sub>RP</sub>min || एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
|-
|-
| 21 || 0x15 ||colspan=4| t<sub>RC</sub>min, bits 11:8 ||colspan=4| t<sub>RAS</sub>min, bits 11:8 || Upper 4 bits of bytes 23 and 22
| 21 || 0x15 ||colspan=4| t<sub>RC</sub>min, बिट्स 11:8 || colspan="4" | t<sub>RAS</sub>min, बिट्स 11:8 || बाइट्स 23 और 22 के ऊपरी 4 बिट
|-
|-
| 22 || 0x16 ||colspan=8| Minimum active to time, t<sub>RAS</sub>min, bits 7:0 || In multiples of MTB; e.g., 280/8 ns.
| 22 || 0x16 ||colspan=8| समय के लिए न्यूनतम सक्रिय, t<sub>RAS</sub>min, बिट्स 7:0 || एमटीबी के गुणकों में; जैसे, 280/8 एनएस.
|-
|-
| 23 || 0x17 ||colspan=8| Minimum active to active/refresh, t<sub>RC</sub>min, bits 7:0 || In multiples of MTB; e.g., 396/8 ns.
| 23 || 0x17 ||colspan=8| न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करें, t<sub>RC</sub>min, बिट्स 7:0 || एमटीबी के गुणकों में; जैसे, 396/8 एनएस.
|-
|-
| 24 || 0x18 ||colspan=8| Minimum refresh recovery delay, t<sub>RFC</sub>min, bits 7:0 ||rowspan=2| In multiples of MTB; e.g., 1280/8 ns.
| 24 || 0x18 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब, t<sub>RFC</sub>min, बिट्स 7:0 || rowspan="2" | एमटीबी के गुणकों में; जैसे, 1280/8 एनएस.
|-
|-
| 25 || 0x19 ||colspan=8| Minimum refresh recovery delay, t<sub>RFC</sub>min, bits 15:8
| 25 || 0x19 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब, t<sub>RFC</sub>min, बिट्स 15:8
|-
|-
| 26 || 0x1a ||colspan=8| Minimum internal write to read delay, t<sub>WTR</sub>min || In multiples of MTB; e.g., 60/8 ns.
| 26 || 0x1a ||colspan=8| देरी पढ़ने के लिए न्यूनतम आंतरिक लेखन, t<sub>WTR</sub>min || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 27 || 0x1b ||colspan=8| Minimum internal read to precharge delay, t<sub>RTP</sub>min || In multiples of MTB; e.g., 60/8 ns.
| 27 || 0x1b ||colspan=8| प्रीचार्ज विलंब के लिए न्यूनतम आंतरिक रीड, t<sub>RTP</sub>min || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 28 || 0x1c ||colspan=4 {{n/a|Reserved}} ||colspan=4| t<sub>FAW</sub>min, bits 11:8 ||rowspan=2| In multiples of MTB; e.g., 240/8 ns.
| 28 || 0x1c ||colspan=4 {{n/a|Reserved}} ||colspan=4| t<sub>FAW</sub>min, बिट्स 11:8 || rowspan="2" | एमटीबी के गुणकों में; जैसे, 240/8 एनएस.
|-
|-
| 29 || 0x1d ||colspan=8| Minimum four activate window delay t<sub>FAW</sub>min, bits 7:0
| 29 || 0x1d ||colspan=8| न्यूनतम चार सक्रिय विंडो विलंब t<sub>FAW</sub>min, बिट्स 7:0
|-
|-
| 30 || 0x1e || DLL-off ||colspan=5 {{n/a}} || RZQ/7 || RZQ/6 || SDRAM optional features support bitmap
| 30 || 0x1e || डीएलएल-बंद ||colspan=5 {{n/a}} || आरजेडक्यू/7 || आरजेडक्यू/6 || एसडीआरएएम वैकल्पिक विशेषताएं बिटमैप का समर्थन करती हैं
|-
|-
| 31 || 0x1f || PASR   ||colspan=3 {{n/a}} || ODTS || ASR || ETR 1× || ETR (95&nbsp;°C) || SDRAM thermal and refresh options
| 31 || 0x1f || पीएएसआर   ||colspan=3 {{n/a}} || ओडीटीएस || एएसआर || ईटीआर 1× || ईटीआर (95&nbsp;°C) || एसडीआरएएम थर्मल और रिफ्रेश विकल्प
|-
|-
| 32 || 0x20 || Present ||colspan=7| Accuracy (TBD; currently 0 = undefined) || DIMM thermal sensor present?
| 32 || 0x20 || वर्तमान || colspan="7" | शुद्धता (टीबीडी; वर्तमान में 0 = अपरिभाषित) || डीआईएमएम थर्मल सेंसर उपस्थित है?
|-
|-
| 33 || 0x21 || Nonstd. ||colspan=3| Die count ||colspan=2 {{n/a}} ||colspan=2| Signal load || Nonstandard SDRAM device type (e.g., stacked die)
| 33 || 0x21 || गैर मानक। || colspan="3" | डाई काउंट ||colspan=2 {{n/a}} ||colspan=2| सिग्नल लोड || गैर-मानक एसडीआरएएम उपकरण प्रकार (उदा., स्टैक्ड डाई)
|-
|-
| 34 || 0x22 ||colspan=8| t<sub>CK</sub>min correction ''(new for 1.1)'' || Signed multiple of FTB, added to byte 12
| 34 || 0x22 ||colspan=8| t<sub>CK</sub>min सुधार (1.1 के लिए नया) || एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 12 में जोड़े गए
|-
|-
| 35 || 0x23 ||colspan=8| t<sub>AA</sub>min correction ''(new for 1.1)'' || Signed multiple of FTB, added to byte 16
| 35 || 0x23 ||colspan=8| t<sub>AA</sub>min सुधार (1.1 के लिए नया) || एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 16 में जोड़े गए
|-
|-
| 36 || 0x24 ||colspan=8| t<sub>RCD</sub>min correction ''(new for 1.1)'' || Signed multiple of FTB, added to byte 18
| 36 || 0x24 ||colspan=8| t<sub>RCD</sub>min सुधार (1.1 के लिए नया) || एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 18 में जोड़े गए
|-
|-
| 37 || 0x25 ||colspan=8| t<sub>RP</sub>min correction ''(new for 1.1)'' || Signed multiple of FTB, added to byte 20
| 37 || 0x25 ||colspan=8| t<sub>RP</sub>min सुधार (1.1 के लिए नया) || एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 20 में जोड़े गए
|-
|-
| 38 || 0x26 ||colspan=8| t<sub>RC</sub>min correction ''(new for 1.1)'' || Signed multiple of FTB, added to byte 23
| 38 || 0x26 ||colspan=8| t<sub>RC</sub>min सुधार (1.1 के लिए नया) || एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 23 में जोड़े गए
|-
|-
| 39–40 || 0x27–0x28 ||colspan=8 {{n/a|Reserved}} || For future standardization.
| 39–40 || 0x27–0x28 ||colspan=8 {{n/a|Reserved}} || भविष्य के मानकीकरण के लिए.
|-
|-
| 41 || 0x29 ||colspan=2| Vendor specific ||colspan=2| t<sub>MAW</sub> ||colspan=4| Maximum Activate Count (MAC) (untested/700k/600k/.../200k/reserved/∞) || For [[row hammer]] mitigation
| 41 || 0x29 ||colspan=2| विक्रेता विशिष्ट || colspan="2" | t<sub>MAW</sub> ||colspan=4| अधिकतम सक्रिय गणना (मैक) (अपरीक्षित/700k/600k/.../200k/आरक्षित/∞) || [[row hammer|पंक्ति हथौड़ा]] शमन के लिए
|-
|-
| 42–59 || 0x2a–0x3b ||colspan=8 {{n/a|Reserved}} || For future standardization.
| 42–59 || 0x2a–0x3b ||colspan=8 {{n/a|Reserved}} || भविष्य के मानकीकरण के लिए.
|-
|-
| 60 || 0x3c || colspan=3 {{n/a}} ||colspan=5 | Module height, mm (1–31, >45) || Module nominal height
| 60 || 0x3c || colspan=3 {{n/a}} ||colspan=5 | मॉड्यूल ऊंचाई, मिमी (1–31, >45) || मॉड्यूल नाममात्र ऊंचाई
|-
|-
| 61 || 0x3d || colspan=4| Back thickness, mm (1–16) ||colspan=4 | Front thickness, mm (1–16) || Module thickness, value = ceil(mm) − 1
| 61 || 0x3d || colspan=4| पीछे की मोटाई, मिमी (1–16) || colspan="4" | सामने की मोटाई, मिमी (1–16) || मॉड्यूल की मोटाई, मान = छत (मिमी) - 1
|-
|-
| 62 || 0x3e || Design ||colspan=2|Revision ||colspan=5| JEDEC design number || JEDEC reference design used (11111=none)
| 62 || 0x3e || डिज़ाइन || colspan="2" |दोहराव || colspan="5" | जेईडीईसी डिजाइन संख्या || जेईडीईसी संदर्भ डिजाइन प्रयुक्त (11111 = कोई नहीं)
|-
|-
| 63–116 || 0x3f–0x74 ||colspan=8| Module-specific section || Differs between registered/unbuffered
| 63–116 || 0x3f–0x74 ||colspan=8| मॉड्यूल-विशिष्ट खंड || पंजीकृत / असंबद्ध के बीच अंतर
|-
|-
| 117 || 0x75 ||colspan=8| Module manufacturer ID, lsbyte ||rowspan=2| Assigned by JEP-106
| 117 || 0x75 ||colspan=8| मॉड्यूल निर्माता आईडी, आईएसबाइट || rowspan="2" | जेईपी-106 द्वारा सौंपा गया
|-
|-
| 118 || 0x76 ||colspan=8| Module manufacturer ID, msbyte
| 118 || 0x76 ||colspan=8| मॉड्यूल निर्माता आईडी, एमएसबाइट
|-
|-
| 119 || 0x77 ||colspan=8| मॉड्यूल निर्माण स्थान || Vendor-specific code
| 119 || 0x77 ||colspan=8| मॉड्यूल निर्माण स्थान || विक्रेता-विशिष्ट कोड
|-
|-
| 120 || 0x78 ||colspan=4| दसियों साल || colspan="4" | वर्षों || Manufacturing year (BCD)
| 120 || 0x78 ||colspan=4| दसियों साल || colspan="4" | वर्षों || निर्माण वर्ष (बीसीडी)
|-
|-
| 121 || 0x79 ||colspan=4| दसियों सप्ताह || colspan="4" | हफ्तों || Manufacturing week (BCD)
| 121 || 0x79 ||colspan=4| दसियों सप्ताह || colspan="4" | हफ्तों || विनिर्माण सप्ताह (बीसीडी)
|-
|-
| 122–125 || 0x7a–0x7d ||colspan=8| मॉड्यूल सीरियल नंबर || Vendor-specific code
| 122–125 || 0x7a–0x7d ||colspan=8| मॉड्यूल सीरियल संख्या || विक्रेता-विशिष्ट कोड
|-
|-
| 126–127 || 0x7e–0x7f ||colspan=8| SPD CRC-16 || Includes bytes 0–116 or 0–125; see byte 0 bit 7
| 126–127 || 0x7e–0x7f ||colspan=8| एसपीडी सीआरसी-16 || बाइट्स 0-116 या 0-125 सम्मिलित  हैं; बाइट 0 बिट 7 देखें
|-
|-
| 128–145 || 0x80–0x91 ||colspan=8| मॉड्यूल भाग संख्या || ASCII subset, space-padded
| 128–145 || 0x80–0x91 ||colspan=8| मॉड्यूल भाग संख्या || एएससीआईआई सबसेट, स्पेस-पैडेड
|-
|-
| 146–147 || 0x92–0x93 ||colspan=8| मॉड्यूल संशोधन कोड || Vendor-defined
| 146–147 || 0x92–0x93 ||colspan=8| मॉड्यूल संशोधन कोड || विक्रेता परिभाषित
|-
|-
| 148–149 || 0x94–0x95 ||colspan=8| DRAM manufacturer ID || As distinct from module manufacturer
| 148–149 || 0x94–0x95 ||colspan=8| डीरैम निर्माता आईडी || मॉड्यूल निर्माता से अलग के रूप में
|-
|-
| 150–175 || 0x96–0xAF ||colspan=8| निर्माता-विशिष्ट डेटा
| 150–175 || 0x96–0xAF ||colspan=8| निर्माता-विशिष्ट डेटा
|-
|-
| 176–255 || 0xB0–0xFF ||colspan=8| Available for customer use
| 176–255 || 0xB0–0xFF ||colspan=8| ग्राहक उपयोग के लिए उपलब्ध है
|}
|}
मॉड्यूल की मेमोरी क्षमता की गणना बाइट्स 4, 7 और 8 से की जा सकती है। मॉड्यूल चौड़ाई (बाइट 8) प्रति चिप बिट्स की संख्या से विभाजित (बाइट 7) प्रति रैंक चिप्स की संख्या देती है। इसके बाद प्रति-चिप क्षमता (बाइट 4) और मॉड्यूल पर चिप्स के रैंक की संख्या (आमतौर पर 1 या 2, बाइट 7 से) से गुणा किया जा सकता है।
मॉड्यूल की मेमोरी क्षमता की गणना बाइट्स 4, 7 और 8 से की जा सकती है। मॉड्यूल चौड़ाई (बाइट 8) प्रति चिप बिट्स की संख्या से विभाजित (बाइट 7) प्रति रैंक चिप्स की संख्या देती है। इसके बाद प्रति-चिप क्षमता (बाइट 4) और मॉड्यूल पर चिप्स के रैंक की संख्या (सामान्यतः 1 या 2, बाइट 7 से) से गुणा किया जा सकता है।


=== डीडीआर4 एसडीआरएएम ===
=== डीडीआर4 एसडीआरएएम ===
एसपीडी के लिए डीडीआर4 एसडीआरएएम एनेक्स एल मानक उपयोग किए गए ईईपीरोम मॉड्यूल को बदलता है। पुराने AT24C02-संगत 256-बाइट ईईपीरोमs के बजाय, JEDEC अब नए गैर-मानक EE1004 प्रकार को SMBus स्तर पर दो पृष्ठों के साथ प्रत्येक 256 बाइट्स के साथ परिभाषित करता है। नई मेमोरी अभी भी पुराने 0x50–0x57 पतों का उपयोग करती है, लेकिन 0x36 (SPA0) और 0x37 (SPA1) पर दो अतिरिक्त पते अब बस के लिए वर्तमान-सक्रिय पृष्ठ का चयन करने के लिए कमांड प्राप्त करने के लिए उपयोग किए जाते हैं, जो [[बैंक स्विचिंग]] का रूप है।<ref>{{cite web |last1=Delvare |first1=Jean |title=[PATCH] eeprom: New ee1004 driver for DDR4 memory |url=https://lkml.org/lkml/2017/11/20/131 |website=LKML |accessdate=7 November 2019}}</ref> आंतरिक रूप से प्रत्येक तार्किक पृष्ठ को 128 बाइट्स के दो भौतिक ब्लॉकों में विभाजित किया जाता है, कुल चार ब्लॉक और 512 बाइट्स।<ref name=annex_l>{{cite web |author1=JEDEC |title=अनुलग्नक L: DDR4 SDRAM मॉड्यूल के लिए सीरियल प्रेजेंस डिटेक्ट (SPD)।|url=http://www.softnology.biz/pdf/4_01_02_AnnexL-R25_SPD_for_DDR4_SDRAM_Release_3_Sep2015.pdf}</ref> विशेष एड्रेस श्रेणियों के लिए अन्य सिमेंटिक्स समान रहते हैं, हालांकि लेखन सुरक्षा को अब ब्लॉकों द्वारा संबोधित किया जाता है और SA0 पर उच्च वोल्टेज को अब इसकी स्थिति बदलने की आवश्यकता है। रेफरी नाम = TSE2004 >{{cite web |author1=JEDEC |title=EE1004 और TSE2004 डिवाइस विशिष्टता (ड्राफ्ट)|url=http://www.softnology.biz/pdf/ee1004_tse2004.pdf |accessdate=7 November 2019}}</ref>
एसपीडी के लिए डीडीआर4 एसडीआरएएम एनेक्स एल मानक उपयोग किए गए ईईपीरोम मॉड्यूल को बदलता है। पुराने AT24C02-संगत 256-बाइट ईईपीरोम के अतिरिक्त, जेईडीईसी अब नए गैर-मानक EE1004 प्रकार को एसएमबस स्तर पर दो पृष्ठों के साथ प्रत्येक 256 बाइट्स के साथ परिभाषित करता है। नई मेमोरी अभी भी पुराने 0x50–0x57 एड्रेस का उपयोग करती है, किन्तु0x36 (SPA0) और 0x37 (SPA1) पर दो अतिरिक्त एड्रेस अब बस के लिए वर्तमान-सक्रिय पृष्ठ का चयन करने के लिए कमांड प्राप्त करने के लिए उपयोग किए जाते हैं, जो [[बैंक स्विचिंग]] का रूप है।<ref>{{cite web |last1=Delvare |first1=Jean |title=[PATCH] eeprom: New ee1004 driver for DDR4 memory |url=https://lkml.org/lkml/2017/11/20/131 |website=LKML |accessdate=7 November 2019}}</ref> आंतरिक रूप से प्रत्येक तार्किक पृष्ठ को 128 बाइट्स के दो भौतिक ब्लॉकों में विभाजित किया जाता है, जिनमें से प्रत्येक कुल चार ब्लॉक और 512 बाइट्स होते हैं।<ref name=annex_l>{{cite web |author1=JEDEC |title=अनुलग्नक L: DDR4 SDRAM मॉड्यूल के लिए सीरियल प्रेजेंस डिटेक्ट (SPD)।|url=http://www.softnology.biz/pdf/4_01_02_AnnexL-R25_SPD_for_DDR4_SDRAM_Release_3_Sep2015.pdf}</ref> विशेष एड्रेस श्रेणियों के लिए अन्य सिमेंटिक्स समान रहते हैं, चूंकि लेखन सुरक्षा को अब ब्लॉकों द्वारा संबोधित किया जाता है और SA0 पर उच्च वोल्टेज को अब इसकी स्थिति बदलने की आवश्यकता है।<ref>TSE2004 >{{cite web |author1=JEDEC |title=EE1004 और TSE2004 डिवाइस विशिष्टता (ड्राफ्ट)|url=http://www.softnology.biz/pdf/ee1004_tse2004.pdf |accessdate=7 November 2019}}</ref>  


अनुलग्नक एल मेमोरी मॉड्यूल के प्रकार के आधार पर कुछ अलग-अलग लेआउट को परिभाषित करता है जिन्हें 512-बाइट (जिनमें से अधिकतम 320 बाइट्स परिभाषित हैं) टेम्पलेट में प्लग किया जा सकता है। बिट परिभाषाएँ DDR3 के समान हैं।<ref name=annex_l/>
अनुलग्नक एल मेमोरी मॉड्यूल के प्रकार के आधार पर कुछ अलग-अलग लेआउट को परिभाषित करता है जिन्हें 512-बाइट (जिनमें से अधिकतम 320 बाइट्स परिभाषित हैं) टेम्पलेट में प्लग किया जा सकता है। बिट परिभाषाएँ डीडीआर3 के समान हैं।<ref name=annex_l/>


{|class=wikitable
{|class=wikitable
|+ SPD contents for DDR4 SDRAM<ref name=spd_ddr4_docs>[https://www.jedec.org/system/files/docs/4_01_02_AnnexL-5R29.pdf JESD21-C Annex L: Serial Presence Detect for DDR4 SDRAM Modules], Release 5</ref>
|+ डीडीआर4 एसडीआरएएम के लिए एसपीडी विषय सूची<ref name=spd_ddr4_docs>[https://www.jedec.org/system/files/docs/4_01_02_AnnexL-5R29.pdf JESD21-C Annex L: Serial Presence Detect for DDR4 SDRAM Modules], Release 5</ref>
|-
|-
! colspan=2 | बाइट
! colspan=2 | बाइट
Line 563: Line 565:
! rowspan=2 | टिप्पणियाँ
! rowspan=2 | टिप्पणियाँ
|-
|-
! Dec !! Hex !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! डेक !! हेक्स !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 ||colspan=8| SPD bytes used
|  0 || 0x00 ||colspan=8| एसपीडी बाइट्स का उपयोग किया
|-
|-
|  1 || 0x01 ||colspan=8| SPD revision n || Typically 0x10, 0x11, 0x12
|  1 || 0x01 ||colspan=8| एसपीडी संशोधन एन || सामान्यतः 0x10, 0x11, 0x12
|-
|-
|  2 || 0x02 ||colspan=8| Basic memory type (12 = DDR4 SDRAM) || Type of RAM chips
|  2 || 0x02 ||colspan=8| बेसिक मेमोरी टाइप (12 = डीडीआर4 एसडीआरएएम) || रैम चिप्स का प्रकार
|-
|-
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| Module type || Type of module; e.g., 2 = Unbuffered DIMM, 3 = SO-DIMM, 11=LRDIMM
|  3 || 0x03 ||colspan=4 {{n/a|Reserved}} ||colspan=4| मॉड्यूल प्रकार || मॉड्यूल का प्रकार; उदाहरण के लिए, 2 = अनबफर्ड डीआईएमएम, 3 = एसओ-डीआईएमएम, 11 = एलआरडीआईएमएम
|-
|-
|  4 || 0x04 ||colspan=2| Bank group bits ||colspan=2| Bank address bits−2 ||colspan=4| Total SDRAM capacity per die in Gb || Zero means no bank groups, 4 banks, 256 Mibit.
|  4 || 0x04 ||colspan=2| बैंक समूह बिट्स || colspan="2" | बैंक एड्रेस बिट्स-2 || colspan="4" | जीबी में कुल एसडीआरएएम क्षमता प्रति डाई || शून्य का अर्थ है कोई बैंक समूह नहीं, 4 बैंक, 256 मिबिट.
|-
|-
|  5 || 0x05 ||colspan=2 {{n/a|Reserved}} ||colspan=3| Row address bits−12 ||colspan=3| Column address bits−9 ||
|  5 || 0x05 ||colspan=2 {{n/a|Reserved}} ||colspan=3| पंक्ति एड्रेस बिट्स -12 || colspan="3" | कॉलम एड्रेस बिट्स-9 ||
|-
|-
|  6 || 0x06 || Primary SDRAM package type ||colspan=3| Die count ||colspan=2 {{n/a|Reserved}} ||colspan=2| Signal loading
|  6 || 0x06 || प्राथमिक एसडीआरएएम पैकेज प्रकार || colspan="3" | डाई काउंट ||colspan=2 {{n/a|Reserved}} ||colspan=2| सिग्नल लोड हो रहा है
|-
|-
|  7 || 0x07 ||colspan=2 {{n/a|Reserved}} ||colspan=2| Maximum activate window (tMAW) ||colspan=4| Maximum activate count (MAC) || SDRAM optional features
|  7 || 0x07 ||colspan=2 {{n/a|Reserved}} ||colspan=2| अधिकतम सक्रिय विंडो (tMAW) || colspan="4" | अधिकतम सक्रिय गणना (मैक) || एसडीआरएएम वैकल्पिक विशेषताएं
|-
|-
|  8 || 0x08 ||colspan=8 {{n/a|Reserved}} || SDRAM thermal and refresh options
|  8 || 0x08 ||colspan=8 {{n/a|Reserved}} || एसडीआरएएम थर्मल और रिफ्रेश विकल्प
|-
|-
|  9 || 0x09 ||colspan=2| Post package repair (PPR) || Soft PPR ||colspan=5 {{n/a|Reserved}} || Other SDRAM optional features
|  9 || 0x09 ||colspan=2| पोस्ट पैकेज मरम्मत (पीपीआर) || सॉफ्ट पीपीआर ||colspan=5 {{n/a|Reserved}} || अन्य एसडीआरएएम वैकल्पिक विशेषताएं
|-
|-
| 10 || 0x0a || SDRAM package type ||colspan=3| Die count−1 ||colspan=2| DRAM density ratio ||colspan=2| Signal loading || Secondary SDRAM package type
| 10 || 0x0a || एसडीआरएएम पैकेज प्रकार || colspan="3" | डाई काउंट−1 || colspan="2" | डीरैम घनत्व अनुपात || colspan="2" | सिग्नल लोड हो रहा है || माध्यमिक एसडीआरएएम पैकेज प्रकार
|-
|-
| 11 || 0x0b ||colspan=6 {{n/a|Reserved}} || Endurant flag || Operable flag || Module nominal voltage, VDD
| 11 || 0x0b ||colspan=6 {{n/a|Reserved}} || स्थायी झंडा || चलने योग्य झंडा || मॉड्यूल नाममात्र वोल्टेज, वीडीडी
|-
|-
| 12 || 0x0c || {{n/a|Reserved}} || Rank mix ||colspan=3| Package ranks per DIMM−1 ||colspan=3| SDRAM device width || Module organization
| 12 || 0x0c || {{n/a|Reserved}} || रैंक मिक्स || colspan="3" | पैकेज रैंक प्रति डीआईएमएम-1 || colspan="3" | एसडीआरएएम डिवाइस की चौड़ाई || मॉड्यूल संगठन
|-
|-
| 13 || 0x0d ||colspan=3 {{n/a|Reserved}} ||colspan=2| Bus width extension||colspan=3|Primary bus width||Module memory bus width in bits
| 13 || 0x0d ||colspan=3 {{n/a|Reserved}} ||colspan=2| बस की चौड़ाई का विस्तार|| colspan="3" |प्राथमिक बस चौड़ाई||बिट्स में मॉड्यूल मेमोरी बस चौड़ाई
|-
|-
| 14 || 0x0e || Thermal sensor ||colspan=7 {{n/a|Reserved}} || Module thermal sensor
| 14 || 0x0e || थर्मल सेंसर ||colspan=7 {{n/a|Reserved}} || मापांक थर्मल सेंसर
|-
|-
| 15 || 0x0f ||colspan=4 {{n/a|Reserved}} ||colspan=4|Extended base module type
| 15 || 0x0f ||colspan=4 {{n/a|Reserved}} ||colspan=4|विस्तारित आधार मॉड्यूल प्रकार
|-
|-
| 16 || 0x10 ||colspan=8 {{n/a|Reserved}}
| 16 || 0x10 ||colspan=8 {{n/a|Reserved}}
|-
|-
| 17 || 0x11 ||colspan=4 {{n/a|Reserved}} ||colspan=2| Medium timebase (MTB)||colspan=2| Fine timebase (FTB) || Measured in ps.
| 17 || 0x11 ||colspan=4 {{n/a|Reserved}} ||colspan=2| मीडियम समय आधार (एमटीबी)|| colspan="2" | फाइन समय आधार (एफटीबी) || पीएस में मापा गया।
|-
|-
| 18 || 0x12 ||colspan=8| Minimum SDRAM cycle time, t<sub>CKAVG</sub>min || In multiples of MTB; e.g., 100/8 ns.
| 18 || 0x12 ||colspan=8| न्यूनतम एसडीआरएएम चक्र समय, t<sub>CKAVG</sub>min || एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
|-
|-
| 19 || 0x13 ||colspan=8| Maximum SDRAM cycle time, t<sub>CKAVG</sub>max || In multiples of MTB; e.g., 60/8 ns.
| 19 || 0x13 ||colspan=8| अधिकतम एसडीआरएएम चक्र समय, t<sub>CKAVG</sub>max || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 20 || 0x14 || 14 || 13 || 12 || 11 || 10 || 9 || 8 || 7 || CAS latencies supported bit-mask
| 20 || 0x14 || 14 || 13 || 12 || 11 || 10 || 9 || 8 || 7 || सीएएस विलंबता ने बिट-मास्क का समर्थन किया
|-
|-
| 21 || 0x15 || 22 || 21 || 20 || 19 || 18 || 17 || 16 || 15 || CAS latencies supported bit-mask
| 21 || 0x15 || 22 || 21 || 20 || 19 || 18 || 17 || 16 || 15 || सीएएस विलंबता ने बिट-मास्क का समर्थन किया
|-
|-
| 22 || 0x16 || 30 || 29 || 28 || 27 || 26 || 25 || 24 || 23 || CAS latencies supported bit-mask
| 22 || 0x16 || 30 || 29 || 28 || 27 || 26 || 25 || 24 || 23 || सीएएस विलंबता ने बिट-मास्क का समर्थन किया
|-
|-
| 23 || 0x17 ||Low CL range|| {{n/a|Reserved}} || 36 || 35 || 34 || 33 || 32 || 31 || CAS latencies supported bit-mask
| 23 || 0x17 ||कम सीएल रेंज|| {{n/a|Reserved}} || 36 || 35 || 34 || 33 || 32 || 31 || सीएएस विलंबता ने बिट-मास्क का समर्थन किया
|-
|-
| 24 || 0x18 ||colspan=8| Minimum CAS latency time, t<sub>AA</sub>min || In multiples of MTB; e.g., 1280/8 ns.
| 24 || 0x18 ||colspan=8| न्यूनतम सीएएस विलंबता समय, t<sub>AA</sub>min || एमटीबी के गुणकों में; जैसे, 1280/8 एनएस.
|-
|-
| 25 || 0x19 ||colspan=8| Minimum RAS to CAS delay time, t<sub>RCD</sub>min || In multiples of MTB; e.g., 60/8 ns.
| 25 || 0x19 ||colspan=8| न्यूनतम आरएएस से सीएएस विलंब समय, t<sub>RCD</sub>min || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 26 || 0x1a ||colspan=8| Minimum row precharge delay time, t<sub>RP</sub>min || In multiples of MTB; e.g., 60/8 ns.
| 26 || 0x1a ||colspan=8| न्यूनतम पंक्ति प्रीचार्ज विलंब time, t<sub>RP</sub>min || एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
|-
|-
| 27 || 0x1b ||colspan=8| Upper nibbles for t<sub>RAS</sub>min and t<sub>RC</sub>min
| 27 || 0x1b ||colspan=8| t<sub>RAS</sub>min और t<sub>RC</sub>min के लिए ऊपरी निबल्स
|-
|-
| 28 || 0x1c ||colspan=8| Minimum active to precharge delay time, t<sub>RAS</sub>min least significant byte || In multiples of MTB
| 28 || 0x1c ||colspan=8| देरी के समय को प्रीचार्ज करने के लिए न्यूनतम सक्रिय, t<sub>RAS</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 29 || 0x1d ||colspan=8| Minimum active to active/refresh delay time, t<sub>RC</sub>min least significant byte || In multiples of MTB
| 29 || 0x1d ||colspan=8| न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय, t<sub>RC</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 30 || 0x1e ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC1</sub>min least significant byte || In multiples of MTB
| 30 || 0x1e ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC1</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 31 || 0x1f ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC1</sub>min most significant byte || In multiples of MTB
| 31 || 0x1f ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC1</sub>min सबसे महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 32 || 0x20 ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC2</sub>min least significant byte || In multiples of MTB
| 32 || 0x20 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC2</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 33 || 0x21 ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC2</sub>min most significant byte || In multiples of MTB
| 33 || 0x21 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC2</sub>min सबसे महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 34 || 0x22 ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC4</sub>min least significant byte || In multiples of MTB
| 34 || 0x22 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC4</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 35 || 0x23 ||colspan=8| Minimum refresh recovery delay time, t<sub>RFC4</sub>min most significant byte || In multiples of MTB
| 35 || 0x23 ||colspan=8| न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, t<sub>RFC4</sub>min सबसे महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 36 || 0x24 ||colspan=4 {{n/a|Reserved}} ||colspan=4| t<sub>FAW</sub>min most significant nibble
| 36 || 0x24 ||colspan=4 {{n/a|Reserved}} ||colspan=4| t<sub>FAW</sub>min सबसे महत्वपूर्ण निब्ब्ल
|-
|-
| 37 || 0x25 ||colspan=8| Minimum four activate window delay time, t<sub>FAW</sub>min least significant byte || In multiples of MTB
| 37 || 0x25 ||colspan=8| न्यूनतम चार सक्रिय विंडो विलंब समय, t<sub>FAW</sub>min कम से कम महत्वपूर्ण बाइट || एमटीबी के गुणकों में
|-
|-
| 38 || 0x26 ||colspan=8| Minimum activate to activate delay time, t<sub>RRD_S</sub>min, different bank group || In multiples of MTB
| 38 || 0x26 ||colspan=8| देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय, t<sub>RRD_S</sub>min, विभिन्न बैंक समूह || एमटीबी के गुणकों में
|-
|-
| 39 || 0x27 ||colspan=8| Minimum activate to activate delay time, t<sub>RRD_L</sub>min, same bank group || In multiples of MTB
| 39 || 0x27 ||colspan=8| देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय, t<sub>RRD_L</sub>min, एक ही बैंक समूह || एमटीबी के गुणकों में
|-
|-
| 40 || 0x28 ||colspan=8| Minimum CAS to CAS delay time, t<sub>CCD_L</sub>min, same bank group || In multiples of MTB
| 40 || 0x28 ||colspan=8| न्यूनतम सीएएस से सीएएस विलंब समय, t<sub>CCD_L</sub>min, एक ही बैंक समूह || एमटीबी के गुणकों में
|-
|-
| 41 || 0x29 ||colspan=8| Upper nibble for t<sub>WR</sub>min
| 41 || 0x29 ||colspan=8| t<sub>WR</sub>min के लिए ऊपरी निब्ब्ल
|-
|-
| 42 || 0x2a ||colspan=8| Minimum write recovery time, t<sub>WR</sub>min || In multiples of MTB
| 42 || 0x2a ||colspan=8| न्यूनतम लेखन पुनर्प्राप्ति समय, t<sub>WR</sub>min || एमटीबी के गुणकों में
|-
|-
| 43 || 0x2b ||colspan=8| Upper nibbles for t<sub>WTR</sub>min
| 43 || 0x2b ||colspan=8| t<sub>WTR</sub>min के लिए ऊपरी निब्ब्ल
|-
|-
| 44 || 0x2c ||colspan=8| Minimum write to read time, t<sub>WTR_S</sub>min, different bank group || In multiples of MTB
| 44 || 0x2c ||colspan=8| पढ़ने के लिए लिखने का न्यूनतम समय, t<sub>WTR_S</sub>min, विभिन्न बैंक समूह || एमटीबी के गुणकों में
|-
|-
| 45 || 0x2d ||colspan=8| Minimum write to read time, t<sub>WTR_L</sub>min, same bank group || In multiples of MTB
| 45 || 0x2d ||colspan=8| पढ़ने के लिए लिखने का न्यूनतम समय, t<sub>WTR_L</sub>min, एक ही बैंक समूह || एमटीबी के गुणकों में
|-
|-
| 49–59 || 0x2e–0x3b ||colspan=8 {{n/a|Reserved}} || Base configuration section
| 49–59 || 0x2e–0x3b ||colspan=8 {{n/a|Reserved}} || आधार विन्यास खंड
|-
|-
| 60–77 || 0x3c–0x4d || colspan=8| Connector to SDRAM bit mapping
| 60–77 || 0x3c–0x4d || colspan=8| एसडीआरएएम बिट मैपिंग के लिए कनेक्टर
|-
|-
| 78–116 || 0x4e–0x74 ||colspan=8 {{n/a|Reserved}} || Base configuration section
| 78–116 || 0x4e–0x74 ||colspan=8 {{n/a|Reserved}} || आधार विन्यास खंड
|-
|-
| 117 || 0x75 ||colspan=8| Fine offset for minimum CAS to CAS delay time, t<sub>CCD_L</sub>min, same bank || Two's complement multiplier for FTB units
| 117 || 0x75 ||colspan=8| न्यूनतम सीएएस से सीएएस विलंब समय के लिए ठीक ऑफसेट, t<sub>CCD_L</sub>min, एक ही बैंक || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 118 || 0x76 ||colspan=8| Fine offset for minimum activate to activate delay time, t<sub>RRD_L</sub>min, same bank group || Two's complement multiplier for FTB units
| 118 || 0x76 ||colspan=8| देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय के लिए ठीक ऑफसेट, t<sub>RRD_L</sub>min, एक ही बैंक समूह || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 119 || 0x77 ||colspan=8| Fine offset for minimum activate to activate delay time, t<sub>RRD_S</sub>min, different bank group || Two's complement multiplier for FTB units
| 119 || 0x77 ||colspan=8| देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय के लिए ठीक ऑफसेट, t<sub>RRD_S</sub>min, विभिन्न बैंक समूह || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 120 || 0x78 ||colspan=8| Fine offset for minimum active to active/refresh delay time, t<sub>RC</sub>min || Two's complement multiplier for FTB units
| 120 || 0x78 ||colspan=8| न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय के लिए फ़ाइन ऑफ़सेट, t<sub>RC</sub>min || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 121 || 0x79 ||colspan=8| Fine offset for minimum row precharge delay time, t<sub>RP</sub>min || Two's complement multiplier for FTB units
| 121 || 0x79 ||colspan=8| न्यूनतम पंक्ति प्रीचार्ज विलंब समय के लिए ठीक ऑफसेट, t<sub>RP</sub>min || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 122 || 0x7a ||colspan=8| Fine offset for minimum RAS to CAS delay time, t<sub>RCD</sub>min || Two's complement multiplier for FTB units
| 122 || 0x7a ||colspan=8| न्यूनतम आरएएस से सीएएस विलंब समय के लिए ठीक ऑफसेट, t<sub>RCD</sub>min || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 123 || 0x7b ||colspan=8| Fine offset for minimum CAS latency time, t<sub>AA</sub>min || Two's complement multiplier for FTB units
| 123 || 0x7b ||colspan=8| न्यूनतम सीएएस विलंबता समय के लिए ठीक ऑफसेट, t<sub>AA</sub>min || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 124 || 0x7c ||colspan=8| Fine offset for SDRAM maximum cycle time, t<sub>CKAVG</sub>max || Two's complement multiplier for FTB units
| 124 || 0x7c ||colspan=8| एसडीआरएएम अधिकतम चक्र समय के लिए ठीक ऑफसेट, t<sub>CKAVG</sub>max || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 125 || 0x7d ||colspan=8| Fine offset for SDRAM minimum cycle time, t<sub>CKAVG</sub>min || Two's complement multiplier for FTB units
| 125 || 0x7d ||colspan=8| एसडीआरएएम न्यूनतम चक्र समय के लिए ठीक ऑफसेट, t<sub>CKAVG</sub>min || एफटीबी इकाइयों के लिए दो का पूरक गुणक
|-
|-
| 126 || 0x7e ||colspan=8| Cyclic rendundancy code (CRC) for base config section, least significant byte || CRC16 algorithm
| 126 || 0x7e ||colspan=8| आधार विन्यास अनुभाग के लिए चक्रीय अतिरेक कोड (सीआरसी), कम से कम महत्वपूर्ण बाइट || सीआरसी16 एल्गोरिथम
|-
|-
| 127 || 0x7f ||colspan=8| Cyclic rendundancy code (CRC) for base config section, most significant byte || CRC16 algorithm
| 127 || 0x7f ||colspan=8| बेस कॉन्फ़िग सेक्शन के लिए साइक्लिक रिडंडेंसी कोड (सीआरसी), सबसे महत्वपूर्ण बाइट || सीआरसी16 एल्गोरिथम
|-
|-
| 128–191 || 0x80–0xbf ||colspan=8| Module-specific section || Dependent upon memory module family (UDIMM, RDIMM, LRDIMM)
| 128–191 || 0x80–0xbf ||colspan=8| मॉड्यूल-विशिष्ट खंड || मेमोरी मॉड्यूल परिवार पर निर्भर (यूडीआईएमएम, आरडीआईएमएम, एलआरडीआईएमएम)
|-
|-
| 192–255 || 0xc0–0xff ||colspan=8| Hybrid memory architecture specific parameters
| 192–255 || 0xc0–0xff ||colspan=8| हाइब्रिड मेमोरी आर्किटेक्चर विशिष्ट पैरामीटर
|-
|-
| 256–319 || 0x100–0x13f ||colspan=8| Extended function parameter block
| 256–319 || 0x100–0x13f ||colspan=8| विस्तारित फ़ंक्शन पैरामीटर ब्लॉक
|-
|-
| 320–321 || 0x140–0x141 ||colspan=8| Module manufacturer || See JEP-106
| 320–321 || 0x140–0x141 ||colspan=8| मॉड्यूल निर्माता || जेईपी-106 देखें
|-
|-
| 322 || 0x142 ||colspan=8| मॉड्यूल निर्माण स्थान || Manufacturer-defined manufacturing location code
| 322 || 0x142 ||colspan=8| मॉड्यूल निर्माण स्थान || निर्माता-परिभाषित विनिर्माण स्थान कोड
|-
|-
| 323 || 0x143 ||colspan=8| Module manufacturing year || Represented in Binary Coded Decimal (BCD)
| 323 || 0x143 ||colspan=8| मॉड्यूल निर्माण वर्ष || बाइनरी कोडेड डेसीमल (बीसीडी) में प्रतिनिधित्व
|-
|-
| 324 || 0x144 ||colspan=8| Module manufacturing week || Represented in Binary Coded Decimal (BCD)
| 324 || 0x144 ||colspan=8| मॉड्यूल निर्माण सप्ताह || बाइनरी कोडेड डेसीमल (बीसीडी) में प्रतिनिधित्व
|-
|-
| 325–328 || 0x145–0x148 ||colspan=8| मॉड्यूल सीरियल नंबर || Manufacturer-defined format for a unique serial number across part numbers
| 325–328 || 0x145–0x148 ||colspan=8| मॉड्यूल सीरियल संख्या || भाग संख्याओं में एक अद्वितीय सीरियल नंबर के लिए निर्माता-परिभाषित प्रारूप
|-
|-
| 329–348 || 0x149–0x15c ||colspan=8| मॉड्यूल भाग संख्या || ASCII part number, unused digits should be set to 0x20
| 329–348 || 0x149–0x15c ||colspan=8| मॉड्यूल भाग संख्या || एएससीआईआई भाग संख्या, अप्रयुक्त अंकों को 0x20 पर सेट किया जाना चाहिए
|-
|-
| 349 || 0x15d ||colspan=8| मॉड्यूल संशोधन कोड || Manufacturer-defined revision code
| 349 || 0x15d ||colspan=8| मॉड्यूल संशोधन कोड || निर्माता-परिभाषित संशोधन कोड
|-
|-
| 350–351 || 0x15e–0x15f ||colspan=8| DRAM manufacturer ID code || See JEP-106
| 350–351 || 0x15e–0x15f ||colspan=8| डीरैम निर्माता आईडी कोड || जेईपी-106 देखें
|-
|-
| 352 || 0x160 ||colspan=8| DRAM stepping || Manufacturer-defined stepping or 0xFF if not used
| 352 || 0x160 ||colspan=8| डीरैम कदम || निर्माता-परिभाषित स्टेपिंग या 0xFF यदि उपयोग नहीं किया जाता है
|-
|-
| 353–381 || 0x161–0x17d ||colspan=8| Manufacturer's specific data
| 353–381 || 0x161–0x17d ||colspan=8| निर्माता का विशिष्ट डेटा
|-
|-
| 382–383 || 0x17e–0x17f ||colspan=8 {{n/a|Reserved}}
| 382–383 || 0x17e–0x17f ||colspan=8 {{n/a|Reserved}}
Line 716: Line 718:


=== डीडीआर5 एसडीआरएएम ===
=== डीडीआर5 एसडीआरएएम ===
JESD400-5 विनिर्देश के आधार पर DDR5 के लिए प्रारंभिक तालिका।
जेईएसडी400-5 विनिर्देश के आधार पर डीडीआर5 के लिए प्रारंभिक तालिका।


DDR5 SPD तालिका को 1024-बाइट तक विस्तृत करता है। DDR5 का SPD [[I3C (बस)]] बस का उपयोग कर रहा है।
डीडीआर5 एसपीडी तालिका को 1024-बाइट तक विस्तृत करता है। डीडीआर5 का एसपीडी [[I3C (बस)]] बस का उपयोग कर रहा है।


{|class=wikitable
{|class=wikitable
|+ SPD contents for DDR5 SDRAM
|+ डीडीआर5 एसडीआरएएम के लिए एसपीडी विषय सूची
|-
|-
! colspan=2 | बाइट
! colspan=2 | बाइट
Line 727: Line 729:
! rowspan=2 | टिप्पणियाँ
! rowspan=2 | टिप्पणियाँ
|-
|-
! Dec !! Hex !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
! डेक !! हेक्स !! 7 !! 6 !! 5 !! 4 !! 3 !! 2 !! 1 !! 0
|-
|-
|  0 || 0x00 ||colspan=8| Number of bytes in SPD device ||
|  0 || 0x00 ||colspan=8| एसपीडी डिवाइस में बाइट्स की संख्या ||
|-
|-
|  1 || 0x01 ||colspan=8| SPD revision for base configuration parameters ||
|  1 || 0x01 ||colspan=8| बेस विन्यासेशन पैरामीटर के लिए एसपीडी संशोधन ||
|-
|-
|  2 || 0x02 ||colspan=8| Key byte / host bus command protocol type ||
|  2 || 0x02 ||colspan=8| कुंजी बाइट / होस्ट बस कमांड प्रोटोकॉल प्रकार ||
|-
|-
|  3 || 0x03 ||colspan=8| Key byte / module type ||
|  3 || 0x03 ||colspan=8| कुंजी बाइट / मॉड्यूल प्रकार ||
|-
|-
|  4 || 0x04 ||colspan=8| First SDRAM density and package ||
|  4 || 0x04 ||colspan=8| पहला एसडीआरएएम घनत्व और पैकेज ||
|-
|-
|  5 || 0x05 ||colspan=8| First SDRAM addressing ||
|  5 || 0x05 ||colspan=8| पहला एसडीआरएएम एड्रेसिंग ||
|-
|-
|  6 || 0x06 ||colspan=8| First SDRAM I/O width ||
|  6 || 0x06 ||colspan=8| पहला एसडीआरएएम आई/ओ चौड़ाई ||
|-
|-
|  7 || 0x07 ||colspan=8| First SDRAM bank groups & banks per bank group ||
|  7 || 0x07 ||colspan=8| पहले एसडीआरएएम बैंक समूह और बैंक प्रति बैंक समूह ||
|-
|-
|  8 || 0x08 ||colspan=8| Second SDRAM density and package ||
|  8 || 0x08 ||colspan=8| दूसरा एसडीआरएएम घनत्व और पैकेज ||
|-
|-
|  9 || 0x09 ||colspan=8| Second SDRAM addressing ||
|  9 || 0x09 ||colspan=8| दूसरा एसडीआरएएम एड्रेसिंग ||
|-
|-
| 10 || 0x0a ||colspan=8| Second SDRAM I/O width ||
| 10 || 0x0a ||colspan=8| दूसरा एसडीआरएएम आई/ओ चौड़ाई ||
|-
|-
| 11 || 0x0b ||colspan=8| Second SDRAM bank groups & banks per bank group ||
| 11 || 0x0b ||colspan=8| दूसरा एसडीआरएएम बैंक समूह और बैंक प्रति बैंक समूह ||
|-
|-
| 12 || 0x0c ||colspan=8| SDRAM optional features ||
| 12 || 0x0c ||colspan=8| एसडीआरएएम वैकल्पिक विशेषताएं ||
|-
|-
| 13 || 0x0d ||colspan=8| Thermal and refresh options ||  
| 13 || 0x0d ||colspan=8| थर्मल और रिफ्रेश विकल्प ||
|-
|-
| 14 || 0x0e ||colspan=8 {{n/a|Reserved}} ||
| 14 || 0x0e ||colspan=8 {{n/a|Reserved}} ||
Line 761: Line 763:
| 15 || 0x0f ||colspan=8 {{n/a|Reserved}} ||
| 15 || 0x0f ||colspan=8 {{n/a|Reserved}} ||
|-
|-
| 16 || 0x10 ||colspan=8| SDRAM nominal voltage, VDD ||
| 16 || 0x10 ||colspan=8| एसडीआरएएम नाममात्र वोल्टेज, वीडीडी ||
|-
|-
|}
|}
Line 767: Line 769:


== एक्सटेंशन ==
== एक्सटेंशन ==
जेईडीईसी मानक केवल कुछ एसपीडी बाइट्स निर्दिष्ट करता है। वास्तव में महत्वपूर्ण डेटा पहले 64 बाइट्स में फिट बैठता है,<ref name=spd_ddr>[http://www.jedec.org/download/search/4_01_02_04R13.PDF JEDEC Standard 21-C section 4.1.2.4] DDR SDRAM के लिए SPDs </ref><ref name=spd_ddr2>[http://www.jedec.org/download/search/4_01_02_10R13.pdf JEDEC मानक 21-C खंड 4.1.2.10] DDR2 SDRAM के लिए विशिष्ट SPDs </ref><ref name=spd_ddr3>[http://www.jedec.org/download/search/4_01_02_11R18.pdf JEDEC मानक 21-C खंड 4.1.2.11] DDR3 SDRAM मॉड्यूल के लिए सीरियल उपस्थिति का पता लगाने (SPD) </ref><ref name=spd_base>[http://www.jedec.org/download/search/4_01_02_00r9.pdf JEDEC मानक 21-C खंड 4.1.2] सीरियल उपस्थिति का पता लगाने का मानक, सामान्य मानक </ref><ref name=spd_sdr>[http://www.jedec.org/download/search/4_01_02_05R12.PDF JEDEC Standard 21-C खंड 4.1.2.5] सिंक्रोनस DRAM (SDRAM) के लिए विशिष्ट PDs </ref> जबकि कुछ शेष निर्माता की पहचान के लिए निर्धारित हैं . हालाँकि, 256-बाइट ईईपीरोम आमतौर पर प्रदान किया जाता है। शेष स्थान का अनेक उपयोग किया गया है।
जेईडीईसी मानक केवल कुछ एसपीडी बाइट्स निर्दिष्ट करता है। वास्तव में महत्वपूर्ण डेटा पहले 64 बाइट्स में फिट बैठता है,<ref name=spd_ddr>[http://www.jedec.org/download/search/4_01_02_04R13.PDF JEDEC Standard 21-C section 4.1.2.4] DDR SDRAM के लिए SPDs </ref><ref name=spd_ddr2>[http://www.jedec.org/download/search/4_01_02_10R13.pdf JEDEC मानक 21-C खंड 4.1.2.10] DDR2 SDRAM के लिए विशिष्ट SPDs </ref><ref name=spd_ddr3>[http://www.jedec.org/download/search/4_01_02_11R18.pdf JEDEC मानक 21-C खंड 4.1.2.11] DDR3 SDRAM मॉड्यूल के लिए सीरियल उपस्थिति का पता लगाने (SPD) </ref><ref name=spd_base>[http://www.jedec.org/download/search/4_01_02_00r9.pdf JEDEC मानक 21-C खंड 4.1.2] सीरियल उपस्थिति का पता लगाने का मानक, सामान्य मानक </ref><ref name=spd_sdr>[http://www.jedec.org/download/search/4_01_02_05R12.PDF JEDEC Standard 21-C खंड 4.1.2.5] सिंक्रोनस DRAM (SDRAM) के लिए विशिष्ट PDs </ref> जबकि कुछ शेष निर्माता की पहचान के लिए निर्धारित हैं। चूँकि, 256-बाइट ईईपीरोम सामान्यतः प्रदान किया जाता है। शेष स्थान का अनेक उपयोग किया गया है।


=== उन्नत प्रदर्शन प्रोफाइल (ईपीपी) ===
=== उन्नत प्रदर्शन प्रोफाइल (ईपीपी) ===
सभी प्रणालियों पर बुनियादी कार्यक्षमता सुनिश्चित करने के लिए मेमोरी आम तौर पर एसपीडी रोम में रूढ़िवादी समय अनुशंसाओं के साथ आती है। उत्साही अक्सर उच्च गति के लिए स्मृति समय को मैन्युअल रूप से समायोजित करने में काफी समय व्यतीत करते हैं।
सभी प्रणालियों पर मुलभुत कार्यक्षमता सुनिश्चित करने के लिए मेमोरी सामान्यतः एसपीडी रोम में रूढ़िवादी समय अनुशंसाओं के साथ आती है। उत्साही अधिकांश उच्च गति के लिए मेमोरी समय को मानवीकृत रूप से समायोजित करने में अधिक समय व्यतीत करते हैं।


उन्नत प्रदर्शन प्रोफ़ाइल एसपीडी का विस्तार है, जिसे [[NVIDIA]] और [[कोर्सेर गेमिंग]] द्वारा विकसित किया गया है, जिसमें [[डीडीआर2 एसडीआरएएम]] के उच्च-प्रदर्शन संचालन के लिए अतिरिक्त जानकारी शामिल है, जिसमें आपूर्ति वोल्टेज और कमांड टाइमिंग जानकारी शामिल है जो जेईडीईसी एसपीडी स्पेक में शामिल नहीं है। EPP जानकारी उसी ईईपीरोम में संग्रहीत होती है, लेकिन बाइट्स 99-127 में, जो मानक DDR2 SPD द्वारा उपयोग नहीं की जाती हैं।<ref>{{Citation |url=http://www.nvidia.com/content/epp/epp_specifications.pdf |title=DDR2 UDIMM Enhanced Performance Profiles Design Specification |publisher=[[Nvidia]] |date=2006-05-12 |accessdate=2009-05-05}}</ref>
उन्नत प्रदर्शन प्रोफ़ाइल एसपीडी का विस्तार है, जिसे [[NVIDIA|एनवीडिया]] और [[कोर्सेर गेमिंग]] द्वारा विकसित किया गया है, जिसमें [[डीडीआर2 एसडीआरएएम]] के उच्च-प्रदर्शन संचालन के लिए अतिरिक्त जानकारी सम्मिलित  है, जिसमें आपूर्ति वोल्टेज और कमांड समय जानकारी सम्मिलित  है जो जेईडीईसी एसपीडी स्पेक में सम्मिलित  नहीं है। ईपीपी जानकारी उसी ईईपीरोम में संग्रहीत होती है, किन्तुबाइट्स 99-127 में, जो मानक डीडीआर2 एसपीडी द्वारा उपयोग नहीं की जाती हैं।<ref>{{Citation |url=http://www.nvidia.com/content/epp/epp_specifications.pdf |title=DDR2 UDIMM Enhanced Performance Profiles Design Specification |publisher=[[Nvidia]] |date=2006-05-12 |accessdate=2009-05-05}}</ref>


{|class=wikitable
{|class=wikitable
|+ EPP SPD ROM usage
|+ ईपीपी एसपीडी रोम उपयोग
|-
|-
! Bytes !! Size !! Full profiles !! Abbreviated profiles
! बाइट्स !! आकार !! पूर्ण प्रोफ़ाइल !! संक्षिप्त प्रोफाइल
|-
|-
|  99–103 || 5 ||colspan=2| EPP header
|  99–103 || 5 ||colspan=2| ईपीपी हेडर
|-
|-
| 104–109 || 6 ||rowspan=2| Profile FP1 || Profile AP1
| 104–109 || 6 ||rowspan=2| प्रोफाइल एफपी1 || प्रोफाइल एपी1
|-
|-
| 110–115 || 6 || Profile AP2
| 110–115 || 6 || प्रोफाइल एपी2
|-
|-
| 116–121 || 6 ||rowspan=2| Profile FP2 || Profile AP3
| 116–121 || 6 ||rowspan=2| प्रोफाइल एफपी2 || प्रोफाइल एपी3
|-
|-
| 122–127 || 6 || Profile AP4
| 122–127 || 6 || प्रोफाइल एपी4
|}
|}
मापदंडों को विशेष रूप से [[NForce 500]], [[NForce 600]] और [[NForce 700]] चिपसेट पर मेमोरी कंट्रोलर को फिट करने के लिए डिज़ाइन किया गया है। Nvidia अपने हाई-एंड मदरबोर्ड चिपसेट के लिए BIOS में EPP के लिए समर्थन को प्रोत्साहित करता है। इसका उद्देश्य न्यूनतम प्रयास के साथ बेहतर प्रदर्शन प्राप्त करने के लिए एक-क्लिक ओवरक्लॉकिंग प्रदान करना है।
मापदंडों को विशेष रूप से [[NForce 500|एनफोर्स 500]], [[NForce 600|एनफोर्स 600]] और [[NForce 700|एनफोर्स 700]] चिपसेट पर मेमोरी कंट्रोलर को फिट करने के लिए डिज़ाइन किया गया है। एनवीडिया अपने हाई-एंड मदरबोर्ड चिपसेट के लिए बीआईओएस में ईपीपी के लिए समर्थन को प्रोत्साहित करता है। इसका उद्देश्य न्यूनतम प्रयास के साथ उत्तम प्रदर्शन प्राप्त करने के लिए एक-क्लिक ओवरक्लॉकिंग प्रदान करना है।


ईपीपी मेमोरी के लिए एनवीडिया का नाम जो प्रदर्शन और स्थिरता के लिए योग्य है, एसएलआई-तैयार मेमोरी है।<ref>http://www.nvidia.com/docs/CP/45121/sli_memory.pdf {{Bare URL PDF|date=March 2022}}</ref> एसएलआई-रेडी-मेमोरी शब्द ने कुछ भ्रम पैदा किया है, क्योंकि इसका [[ स्केलेबल लिंक इंटरफ़ेस ]] से कोई लेना-देना नहीं है। कोई एकल वीडियो कार्ड (यहां तक ​​कि गैर-एनवीडिया कार्ड) के साथ ईपीपी/एसएलआई मेमोरी का उपयोग कर सकता है, और कोई ईपीपी/एसएलआई मेमोरी के बिना मल्टी-कार्ड एसएलआई वीडियो सेटअप चला सकता है।
ईपीपी मेमोरी के लिए एनवीडिया का नाम जो प्रदर्शन और स्थिरता के लिए योग्य है, एसएलआई-तैयार मेमोरी है।<ref>http://www.nvidia.com/docs/CP/45121/sli_memory.pdf {{Bare URL PDF|date=March 2022}}</ref> एसएलआई-रेडी-मेमोरी शब्द ने कुछ भ्रम उत्पन्न किया है, क्योंकि इसका [[ स्केलेबल लिंक इंटरफ़ेस ]] से कोई लेना-देना नहीं है। कोई एकल वीडियो कार्ड (यहां तक ​​कि गैर-एनवीडिया कार्ड) के साथ ईपीपी/एसएलआई मेमोरी का उपयोग कर सकता है, और कोई ईपीपी/एसएलआई मेमोरी के बिना मल्टी-कार्ड एसएलआई वीडियो सेटअप चला सकता है।


विस्तारित संस्करण, EPP 2.0, DDR3 मेमोरी को भी सपोर्ट करता है।<ref>[http://www.nvidia.com/docs/IO/52280/NVIDIA_EPP2_TB.pdf Enhanced Performance Profiles 2.0] (pp.  2–3)</ref>
विस्तारित संस्करण, ईपीपी 2.0, डीडीआर3 मेमोरी को भी सपोर्ट करता है।<ref>[http://www.nvidia.com/docs/IO/52280/NVIDIA_EPP2_TB.pdf Enhanced Performance Profiles 2.0] (pp.  2–3)</ref>




=== [[इंटेल]] एक्सट्रीम मेमोरी प्रोफाइल (एक्सएमपी) ===
=== [[इंटेल]] एक्सट्रीम मेमोरी प्रोफाइल (एक्सएमपी) ===
समान, इंटेल द्वारा विकसित JEDEC SPD एक्सटेंशन [[DDR3 SDRAM]] DIMMs के लिए विकसित किया गया था, जिसे बाद में DDR3 SDRAM में भी इस्तेमाल किया गया। XMP बाइट 176–255 का उपयोग करता है, जो कि JEDEC द्वारा आवंटित नहीं हैं, उच्च-प्रदर्शन मेमोरी टाइमिंग को एनकोड करने के लिए।<ref>{{Cite web |title=What Is Intel® Extreme Memory Profile (Intel® XMP)? |url=https://www.intel.co.uk/content/www/uk/en/gaming/extreme-memory-profile-xmp.html |website=Intel |access-date=September 26, 2022}}</ref>
एक समान, इंटेल द्वारा विकसित जेईडीईसी एसपीडी एक्सटेंशन [[DDR3 SDRAM|डीडीआर3 एसडीरैम]] डीआईएमएम के लिए विकसित किया गया था, जिसे बाद में डीडीआर3 एसडीरैम में भी उपयोग किया गया था। एक्सएमपी बाइट 176–255 का उपयोग करता है, जो उच्च-प्रदर्शन मेमोरी टाइमिंग को एनकोड करने के लिए जेईडीईसी द्वारा आवंटित नहीं किए जाते हैं।।<ref>{{Cite web |title=What Is Intel® Extreme Memory Profile (Intel® XMP)? |url=https://www.intel.co.uk/content/www/uk/en/gaming/extreme-memory-profile-xmp.html |website=Intel |access-date=September 26, 2022}}</ref>
बाद में, एएमडी ने एएमपी विकसित किया, जो एक्सएमपी के समकक्ष तकनीक है, एएमडी प्लेटफॉर्म में उपयोग के लिए अनुकूलित मेमोरी मॉड्यूल की राडेन मेमोरी लाइन में उपयोग के लिए।<ref>{{cite web |title=मेमोरी प्रोफाइल टेक्नोलॉजी - एएमपी अप योर रैम|url=https://www.amd.com/en/technologies/amp |website=AMD |date=2012 |access-date=January 8, 2018}}</ref><ref>{{cite web |last1=Martin |first1=Ryan |date=July 23, 2012 |title=AMD ने अपना XMP-समतुल्य AMP - eTeknix पेश किया|url=https://www.eteknix.com/amd-introduces-its-xmp-equivalent-amp/ |website=eTeknix |access-date=January 8, 2018}}</ref> इसके अलावा, मदरबोर्ड डेवलपर्स ने अपने एएमडी-आधारित मदरबोर्ड को एक्सएमपी प्रोफाइल पढ़ने की अनुमति देने के लिए अपनी खुद की तकनीकों को लागू किया: एमएसआई ए-एक्सएमपी प्रदान करता है,<ref>{{cite web |title=MSI is worlds first brand to enable A-XMP on Ryzen for best DDR4 performance, launches new models |url=https://www.msi.com/news/detail/0ec96be397dd6d3cf2fecb4a2d627c1c |website=MSI |date=March 21, 2017 |access-date=January 8, 2018}}</ref> ASUS में DOCP (डायरेक्ट ओवर क्लॉक प्रोफाइल) है, और गीगाबाइट में EOCP (एक्सटेंडेड ओवर क्लॉक प्रोफाइल) है।<ref>{{cite web |author=Tradesman1 |title=XMP, DOCP, EOCP का क्या मतलब है - सॉल्व्ड - मेमोरी|url=http://www.tomshardware.com/answers/id-3167421/xmp-docp-eocp.html#r18503260 |website=Tom's Hardware Forums |date=August 26, 2016 |access-date=January 8, 2018}}</ref>
 
इसके बाद, एएमडी ने एएमपी को एएमडी प्लेटफॉर्म में उपयोग के लिए अनुकूलित मेमोरी मॉड्यूल की "राडॉन मेमोरी" लाइन में उपयोग के लिए एक्सएमपी के समकक्ष विधि विकसित किया था।<ref>{{cite web |title=मेमोरी प्रोफाइल टेक्नोलॉजी - एएमपी अप योर रैम|url=https://www.amd.com/en/technologies/amp |website=AMD |date=2012 |access-date=January 8, 2018}}</ref><ref>{{cite web |last1=Martin |first1=Ryan |date=July 23, 2012 |title=AMD ने अपना XMP-समतुल्य AMP - eTeknix पेश किया|url=https://www.eteknix.com/amd-introduces-its-xmp-equivalent-amp/ |website=eTeknix |access-date=January 8, 2018}}</ref> इसके अतिरिक्त, मदरबोर्ड डेवलपर्स ने अपने एएमडी-आधारित मदरबोर्ड को एक्सएमपी प्रोफाइल पढ़ने की अनुमति देने के लिए अपनी स्वयं की विधियों को प्रायुक्त किया: एमएसआई ए-एक्सएमपी प्रदान करता है,<ref>{{cite web |title=MSI is worlds first brand to enable A-XMP on Ryzen for best DDR4 performance, launches new models |url=https://www.msi.com/news/detail/0ec96be397dd6d3cf2fecb4a2d627c1c |website=MSI |date=March 21, 2017 |access-date=January 8, 2018}}</ref> असुस में डीओसीपी (डायरेक्ट ओवर क्लॉक प्रोफाइल) है, और गीगाबाइट में ईओसीपी (एक्सटेंडेड ओवर क्लॉक प्रोफाइल) है।<ref>{{cite web |author=Tradesman1 |title=XMP, DOCP, EOCP का क्या मतलब है - सॉल्व्ड - मेमोरी|url=http://www.tomshardware.com/answers/id-3167421/xmp-docp-eocp.html#r18503260 |website=Tom's Hardware Forums |date=August 26, 2016 |access-date=January 8, 2018}}</ref>
{|class=wikitable
{|class=wikitable
|+ XMP SPD ROM usage<ref name="xmp1.1">{{Cite web |title=Intel Extreme Memory Profile (XMP) Specification, Rev 1.1 |url=http://www.softnology.biz/pdf/Intel_XMP_Spec_Rev1.1.pdf |archive-url=https://web.archive.org/web/20120306230940/http://www.softnology.biz/pdf/IntelXMP_Rev1.1.pdf |website=Intel |archive-date=March 6, 2012 |date=October 2007 |access-date=May 25, 2010}}</ref>
|+ एक्सएमपी एसपीडी रोम उपयोग<ref name="xmp1.1">{{Cite web |title=Intel Extreme Memory Profile (XMP) Specification, Rev 1.1 |url=http://www.softnology.biz/pdf/Intel_XMP_Spec_Rev1.1.pdf |archive-url=https://web.archive.org/web/20120306230940/http://www.softnology.biz/pdf/IntelXMP_Rev1.1.pdf |website=Intel |archive-date=March 6, 2012 |date=October 2007 |access-date=May 25, 2010}}</ref>
|-
|-
! DDR3 Bytes !! Size !! Use
! डीडीआर3 बाइट्स !! आकार !! उपयोग
|-
|-
| 176–184 || 10 || XMP header
| 176–184 || 10 || एक्सएमपी हेडर
|-
|-
| 185–219 || 33 || XMP profile 1 ("enthusiast" settings)
| 185–219 || 33 || एक्सएमपी प्रोफ़ाइल 1 ("उत्साही" सेटिंग)
|-
|-
| 220–254 || 36 || XMP profile 2 ("extreme" settings)
| 220–254 || 36 || एक्सएमपी प्रोफ़ाइल 2 ("चरम" सेटिंग्स)
|}
|}
हेडर में निम्न डेटा होता है। सबसे महत्वपूर्ण बात यह है कि इसमें नैनोसेकंड की तर्कसंगत संख्या के रूप में एक मध्यम टाइमबेस मान एमटीबी होता है (सामान्य मान 1/8, 1/12 और 1/16 एनएस हैं)। कई अन्य बाद के समय मूल्यों को एमटीबी इकाइयों की पूर्णांक संख्या के रूप में व्यक्त किया जाता है।
हेडर में निम्न डेटा होता है। सबसे महत्वपूर्ण बात यह है कि इसमें नैनोसेकंड की तर्कसंगत संख्या के रूप में एक मध्यम समयबेस मान एमटीबी (सामान्य मान 1/8, 1/12 और 1/16 एनएस हैं) होता है। कई अन्य बाद के समय मानों को एमटीबी इकाइयों की पूर्णांक संख्या के रूप में व्यक्त किया जाता है।


हेडर में प्रति मेमोरी चैनल डीआईएमएम की संख्या भी शामिल है जिसे प्रोफ़ाइल को समर्थन देने के लिए डिज़ाइन किया गया है; अधिक डीआईएमएम सहित अच्छी तरह से काम नहीं कर सकता है।
हेडर में प्रति मेमोरी चैनल डीआईएमएम की संख्या भी सम्मिलित है जिसे प्रोफ़ाइल को समर्थन देने के लिए डिज़ाइन किया गया है; अधिक डीआईएमएम सहित अच्छी तरह से काम नहीं कर सकता है।
{|class="wikitable"
{|class="wikitable"
|+ XMP Header bytes<ref name="xmp1.1"/>
|+ एक्सएमपी हेडर बाइट्स<ref name="xmp1.1"/>
|-
|-
! DDR3 Byte !! Bits !! Use
! डीडीआर3 बाइट !! बिट्स !! उपयोग
|-
|-
| 176 || 7:0 || XMP [[Magic number (programming)|magic number]] byte 1 0x0C
| 176 || 7:0 || एक्सएमपी [[Magic number (programming)|मैजिक नंबर]] बाइट 1 0x0C  
|-
|-
| 177 || 7:0 || XMP magic number byte 2 0x4A
| 177 || 7:0 || एक्सएमपी मैजिक नंबर बाइट 2 0x4A
|-
|-
|rowspan=5| 178 || 0 || Profile 1 enabled (if 0, disabled)
|rowspan=5| 178 || 0 || प्रोफाइल 1 सक्षम (यदि 0, अक्षम)
|-
|-
| 1 || Profile 2 enabled
| 1 || प्रोफ़ाइल 2 सक्षम
|-
|-
| 3:2 || Profile 1 DIMMs per channel (1–4 encoded as 0–3)
| 3:2 || प्रोफ़ाइल 1 डीआईएमएम प्रति चैनल (1–4 0–3 के रूप में एन्कोडेड)
|-
|-
| 5:4 || Profile 2 DIMMs per channel
| 5:4 || प्रोफाइल 2 डीआईएमएम प्रति चैनल
|-
|-
| 7:6 || {{n/a|Reserved}}
| 7:6 || {{n/a|Reserved}}
|-
|-
|rowspan=2| 179 || 3:0 || XMP minor version number (x.0 or x.1)
|rowspan=2| 179 || 3:0 || एक्सएमपी लघु संस्करण संख्या (x.0 or x.1)
|-
|-
| 7:4 || XMP major version number (0.x or 1.x)
| 7:4 || एक्सएमपी प्रमुख संस्करण संख्या (0.x or 1.x)
|-
|-
| 180 || 7:0 || Medium timebase dividend for profile 1
| 180 || 7:0 || प्रोफ़ाइल के लिए मध्यम समय आधार लाभांश 1
|-
|-
| 181 || 7:0 || Medium timebase divisor for profile 1 (MTB = dividend/divisor ns)
| 181 || 7:0 || प्रोफ़ाइल 1 के लिए मध्यम समय आधार भाजक (एमटीबी = लाभांश/भाजक एनएस)
|-
|-
| 182 || 7:0 || Medium timebase dividend for profile 2 (e.g. 8)
| 182 || 7:0 || प्रोफ़ाइल के लिए मध्यम समय आधार लाभांश 2 (जैसे. 8)
|-
|-
| 183 || 7:0 || Medium timebase divisor for profile 2 (e.g. 1, giving MTB = 1/8 ns)
| 183 || 7:0 || प्रोफ़ाइल 2 के लिए मध्यम समय आधार विभाजक (उदाहरण के लिए 1, एमटीबी = 1/8 एनएस दे रहा है)
|-
|-
| 184 || 7:0 ||  {{n/a|Reserved}}
| 184 || 7:0 ||  {{n/a|Reserved}}
|}
|}
{|class="wikitable"
{|class="wikitable"
|+ XMP profile bytes<ref name="xmp1.1"/>
|+ एक्सएमपी प्रोफ़ाइल बाइट्स<ref name="xmp1.1"/>
|-
|-
! DDR3 Byte 1 !! DDR3 Byte 2 !! Bits !! Use
! डीडीआर3 बाइट 1 !! डीडीआर3 बाइट 2 !! बिट्स !! Use
|-
|-
|rowspan=4| 185 ||rowspan=4| 220 || 0 || Module Vdd voltage twentieths (0.00 or 0.05)
|rowspan=4| 185 ||rowspan=4| 220 || 0 || मॉड्यूल वीडीडी वोल्टेज बीसवीं (0.00 या 0.05)
|-
|-
| 4:1 || Module Vdd voltage tenths (0.0–0.9)
| 4:1 || मॉड्यूल वीडीडी वोल्टेज दसवां (0.0-0.9)
|-
|-
| 6:5 || Module Vdd voltage units (0–2)
| 6:5 || मॉड्यूल वीडीडी वोल्टेज इकाइयां (0-2)
|-
|-
| 7 ||  {{n/a|Reserved}}
| 7 ||  {{n/a|Reserved}}
|-
|-
| 186 || 221 || 7:0 || Minimum SDRAM clock period t<sub>CK</sub>min (MTB units)
| 186 || 221 || 7:0 || न्यूनतम एसडीआरएएम क्लॉक अवधि  t<sub>CK</sub>min (एमटीबी इकाइयां)
|-
|-
| 187 || 222 || 7:0 || Minimum CAS latency time t<sub>AA</sub>min (MTB units)
| 187 || 222 || 7:0 || न्यूनतम सीएएस विलंबता समय t<sub>AA</sub>min (एमटीबी इकाइयां)
|-
|-
| 188 || 223 || 7:0 || CAS latencies supported (bitmap, 4–11 encoded as bits 0–7)
| 188 || 223 || 7:0 || सीएएस विलंबता समर्थित (बिटमैप, 4-11 बिट्स 0-7 के रूप में एन्कोडेड)
|-
|-
|rowspan=2| 189 ||rowspan=2| 224 || 6:0 || CAS latencies supported (bitmap, 12–18 encoded as bits 0–6)
|rowspan=2| 189 ||rowspan=2| 224 || 6:0 || सीएएस विलंबता समर्थित (बिटमैप, 12-18 बिट्स 0-6 के रूप में एन्कोडेड)
|-
|-
| 7 ||  {{n/a|Reserved}}
| 7 ||  {{n/a|Reserved}}
|-
|-
| 190 || 225 || 7:0 || Minimum CAS write latency time t<sub>CWL</sub>min (MTB units)
| 190 || 225 || 7:0 || न्यूनतम सीएएस लेखन विलंबता समय t<sub>CWL</sub>min (एमटीबी इकाइयां)
|-
|-
| 191 || 226 || 7:0 || Minimum row precharge delay time t<sub>RP</sub>min (MTB units)
| 191 || 226 || 7:0 || न्यूनतम पंक्ति प्रीचार्ज विलंब समय t<sub>RP</sub>min (एमटीबी इकाइयां)
|-
|-
| 192 || 227 || 7:0 || Minimum RAS to CAS delay time t<sub>RCD</sub>min (MTB units)
| 192 || 227 || 7:0 || न्यूनतम आरएएस से सीएएस विलंब समय t<sub>RCD</sub>min (एमटीबी इकाइयां)
|-
|-
| 193 || 228 || 7:0 || Minimum write recovery time t<sub>WR</sub>min (MTB units)
| 193 || 228 || 7:0 || न्यूनतम लेखन पुनर्प्राप्ति समय t<sub>WR</sub>min (एमटीबी इकाइयां)
|-
|-
|rowspan=2| 194 ||rowspan=2| 229 || 3:0 || t<sub>RAS</sub>min upper [[nibble]] (bits 11:8)
|rowspan=2| 194 ||rowspan=2| 229 || 3:0 || t<sub>RAS</sub>min ऊपर [[nibble|निबल]] (बिट्स 11:8)
|-
|-
| 7:4 || t<sub>RC</sub>min upper nibble (bits 11:8)
| 7:4 || t<sub>RC</sub>min ऊपर निबल (बिट्स 11:8)
|-
|-
| 195 || 230 || 7:0 || Minimum active to precharge delay time t<sub>RAS</sub>min bits 7:0 (MTB units)
| 195 || 230 || 7:0 || देरी के समय को प्रीचार्ज करने के लिए न्यूनतम सक्रिय t<sub>RAS</sub>min बिट्स 7:0 (एमटीबी इकाइयां)
|-
|-
| 196 || 231 || 7:0 || Minimum active to active/refresh delay time t<sub>RC</sub>min bits 7:0 (MTB units)
| 196 || 231 || 7:0 || न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय t<sub>RC</sub>min बिट्स 7:0 (एमटीबी इकाइयां)
|-
|-
| 197 || 232 || 7:0 || Maximum average refresh interval t<sub>REFI</sub> lsbyte (MTB units)
| 197 || 232 || 7:0 || अधिकतम औसत रिफ्रेश अंतराल t<sub>REFI</sub> एलएसबाइट (एमटीबी इकाइयां)
|-
|-
| 198 || 233 || 7:0 || Maximum average refresh interval t<sub>REFI</sub> msbyte (MTB units)
| 198 || 233 || 7:0 || अधिकतम औसत रिफ्रेश अंतराल t<sub>REFI</sub> एमएसबाइट (एमटीबी इकाइयां)
|-
|-
| 199 || 234 || 7:0 || Minimum refresh recovery delay time t<sub>RFC</sub>min lsbyte (MTB units)
| 199 || 234 || 7:0 || न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय t<sub>RFC</sub>min एलएसबाइट (एमटीबी इकाइयां)
|-
|-
| 200 || 235 || 7:0 || Minimum refresh recovery delay time t<sub>RFC</sub>min msbyte (MTB units)
| 200 || 235 || 7:0 || न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय t<sub>RFC</sub>min एमएसबाइट (एमटीबी इकाइयां)
|-
|-
| 201 || 236 || 7:0 || Minimum internal read to precharge command delay time t<sub>RTP</sub>min (MTB units)
| 201 || 236 || 7:0 || न्यूनतम प्रीचार्ज कमांड विलंब के लिए आंतरिक रीड time t<sub>RTP</sub>min (एमटीबी इकाइयां)
|-
|-
| 202 || 237 || 7:0 ||  Minimum row active to row active delay time t<sub>RRD</sub>min (MTB units)
| 202 || 237 || 7:0 ||  न्यूनतम पंक्ति सक्रिय से पंक्ति सक्रिय विलंब समय t<sub>RRD</sub>min (एमटीबी इकाइयां)
|-
|-
|rowspan=2| 203 ||rowspan=2| 238 || 3:0 || t<sub>FAW</sub>min upper nibble (bits 11:8)
|rowspan=2| 203 ||rowspan=2| 238 || 3:0 || t<sub>FAW</sub>min ऊपर निबल (बिट्स 11:8)
|-
|-
| 7:4 ||  {{n/a|Reserved}}
| 7:4 ||  {{n/a|Reserved}}
|-
|-
| 204 || 239 || 7:0 || Minimum four activate window delay time t<sub>FAW</sub>min bits 7:0 (MTB units)
| 204 || 239 || 7:0 || न्यूनतम चार सक्रिय विंडो विलंब समय t<sub>FAW</sub>min बिट्स 7:0 (एमटीबी इकाइयां)
|-
|-
| 205 || 240 || 7:0 || Minimum internal write to read command delay time t<sub>WTR</sub>min (MTB units)
| 205 || 240 || 7:0 || न्यूनतम कमांड विलंब पढ़ने के लिए आंतरिक लेखन time t<sub>WTR</sub>min (एमटीबी इकाइयां)
|-
|-
|rowspan=4| 206 ||rowspan=4| 241 || 2:0 || Write to read command turnaround time adjustment (0–7 clock cycles)
|rowspan=4| 206 ||rowspan=4| 241 || 2:0 || कमांड टर्नअराउंड समय समायोजन पढ़ने के लिए लिखें (0–7 घड़ी चक्र)
|-
|-
| 3 || Write to read command turnaround adjustment sign (0=pull-in, 1=push-out)
| 3 || कमांड टर्नअराउंड एडजस्टमेंट साइन पढ़ने के लिए लिखें (0=पुल-इन, 1=पुश-आउट)
|-
|-
| 6:4 || Read to write command turnaround time adjustment (0–7 clock cycles)
| 6:4 || कमांड टर्नअराउंड टाइम एडजस्टमेंट (0–7 घड़ी चक्र) लिखने के लिए पढ़ें
|-
|-
| 7 || Read to write command turnaround adjustment sign (0=pull-in, 1=push-out)
| 7 || कमांड टर्नअराउंड एडजस्टमेंट साइन लिखने के लिए पढ़ें (0=पुल-इन, 1=पुश-आउट)
|-
|-
|rowspan=3| 207 ||rowspan=3| 242 || 2:0 || Back-to-back command turnaround time adjustment (0–7 clock cycles)
|rowspan=3| 207 ||rowspan=3| 242 || 2:0 || लगातार कमांड टर्नअराउंड समय समायोजन (0–7 घड़ी चक्र)
|-
|-
| 3 || Back-to-back turnaround adjustment sign (0=pull-in, 1=push-out)
| 3 || लगातार टर्नअराउंड एडजस्टमेंट साइन (0=पुल-इन, 1=पुश-आउट)
|-
|-
| 7:4 ||  {{n/a|Reserved}}
| 7:4 ||  {{n/a|Reserved}}
|-
|-
| 208 || 243 || 7:0 || System CMD rate mode.  0=JTAG default, otherwise in peculiar units of MTB&thinsp;×&thinsp;t<sub>CK</sub>/ns.<br />E.g. if MTB is 1/8 ns, then this is in units of 1/8 clock cycle.
| 208 || 243 || 7:0 || प्रणाली सीएमडी दर मोड। 0 = जेटीजी डिफ़ॉल्ट, अन्यथा एमटीबी-×-टीसीके/एनएस की विशिष्ट इकाइयों में।
उदा. यदि एमटीबी 1/8 एनएस है, तो यह 1/8 घड़ी चक्र की इकाइयों में है।
|-
|-
| 209 || 244 || 7:0 || SDRAM auto self refresh performance.<br />Standard version 1.1 says documentation is [[Wikt:TBD|TBD]].
| 209 || 244 || 7:0 || एसडीआरएएम ऑटो सेल्फ रिफ्रेश प्रदर्शन।
मानक संस्करण 1.1 कहता है कि दस्तावेज़ीकरण [[Wikt:TBD|टीबीडी]] है।
|-
|-
| 210–218 || 245–253 || 7:0 ||  {{n/a|Reserved}}
| 210–218 || 245–253 || 7:0 ||  {{n/a|Reserved}}
|-
|-
| 219 || 254 || 7:0 || ''Reserved'', vendor-specific personality code.
| 219 || 254 || 7:0 || आरक्षित, विक्रेता-विशिष्ट व्यक्तित्व कोड।
|}
|}
उपरोक्त सभी डेटा DDR3 (XMP 1.1) के लिए हैं; DDR4 विनिर्देश अभी तक उपलब्ध नहीं हैं।
उपरोक्त सभी डेटा डीडीआर3 (एक्सएमपी 1.1) के लिए हैं; डीडीआर4 विनिर्देश अभी तक उपलब्ध नहीं हैं।


=== {{Anchor|EXPO}ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल (एक्सपो) ===
=== ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल (एक्सपो) ===
एएमडी का ओवरक्लॉकिंग के लिए विस्तारित प्रोफाइल (एक्सपो) एक जेईडीईसी एसपीडी एक्सटेंशन है जिसे [[दर सदराम]] डीआईएमएम के लिए विकसित किया गया है ताकि सिस्टम मेमोरी में एक-क्लिक स्वचालित ओवरक्लॉकिंग प्रोफाइल लागू किया जा सके।<ref>{{cite web |title=ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल|url=https://www.amd.com/en/technologies/expo |website=AMD |access-date=September 26, 2022}}</ref><ref name="JRoachDigitalTrends">{{cite web |last1=Roach |first1=Jacob |date=September 6, 2022 |title=What is AMD EXPO and should my DDR5 have it? |url=https://www.digitaltrends.com/computing/what-is-amd-expo/ |website=Digital Trends |access-date=September 26, 2022}}</ref> एएमडी एक्सपो-प्रमाणित डीआईएमएम में अनुकूलित समय शामिल है जो इसके [[यह 4 था]] प्रोसेसर के प्रदर्शन को अनुकूलित करता है।<ref>{{cite web |last1=Bonshor |first1=Gavin |date=August 30, 2022 |title=AMD EXPO Memory Technology: One Click Overclocking Profiles For Ryzen 7000 |url=https://www.anandtech.com/show/17556/amd-expo-memory-one-click-overclocking-profiles-for-ryzen-7000-feat-gskill-and-corsair |website=AnandTech |access-date=September 26, 2022}}</ref> इंटेल के बंद मानक XMP के विपरीत, EXPO मानक खुला और रॉयल्टी-मुक्त है।<ref name="JRoachDigitalTrends" />इसे इंटेल प्लेटफॉर्म पर इस्तेमाल किया जा सकता है।<ref name="JRoachDigitalTrends" />सितंबर 2022 में लॉन्च होने पर, एक्सपो-सर्टिफिकेशन के साथ 15 पार्टनर रैम किट उपलब्ध हैं जो 6400 एमटी/एस तक पहुंचती हैं।<ref>{{cite web |title=AMD announces EXPO technology for DDR5 memory overclocking |url=https://videocardz.com/newz/amd-announces-expo-technology-for-ddr5-memory-overclocking |website=VideoCardz |date=August 30, 2022 |access-date=September 26, 2022}}</ref>
एएमडी का ओवरक्लॉकिंग के लिए विस्तारित प्रोफाइल (एक्सपो) एक जेईडीईसी एसपीडी एक्सटेंशन है जिसे [[दर सदराम|डीडीआर5]] डीआईएमएम के लिए प्रणाली मेमोरी में एक-क्लिक स्वचालित ओवरक्लॉकिंग प्रोफाइल प्रायुक्त करने के लिए विकसित किया गया है।<ref>{{cite web |title=ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल|url=https://www.amd.com/en/technologies/expo |website=AMD |access-date=September 26, 2022}}</ref><ref name="JRoachDigitalTrends">{{cite web |last1=Roach |first1=Jacob |date=September 6, 2022 |title=What is AMD EXPO and should my DDR5 have it? |url=https://www.digitaltrends.com/computing/what-is-amd-expo/ |website=Digital Trends |access-date=September 26, 2022}}</ref> एएमडी एक्सपो-प्रमाणित डीआईएमएम में अनुकूलित समय सम्मिलित है जो इसके [[यह 4 था|जेन 4 प्रोसेसर]] के प्रदर्शन को अनुकूलित करता है।<ref>{{cite web |last1=Bonshor |first1=Gavin |date=August 30, 2022 |title=AMD EXPO Memory Technology: One Click Overclocking Profiles For Ryzen 7000 |url=https://www.anandtech.com/show/17556/amd-expo-memory-one-click-overclocking-profiles-for-ryzen-7000-feat-gskill-and-corsair |website=AnandTech |access-date=September 26, 2022}}</ref> इंटेल के बंद मानक एक्सएमपी के विपरीत, एक्स्पो मानक खुला और रॉयल्टी-मुक्त है।<ref name="JRoachDigitalTrends" /> इसे इंटेल प्लेटफॉर्म पर उपयोग किया जा सकता है।<ref name="JRoachDigitalTrends" /> सितंबर 2022 में लॉन्च होने पर, एक्सपो-सर्टिफिकेशन के साथ 15 पार्टनर रैम किट उपलब्ध हैं जो 6400 एमटी/एस तक पहुंचती हैं।<ref>{{cite web |title=AMD announces EXPO technology for DDR5 memory overclocking |url=https://videocardz.com/newz/amd-announces-expo-technology-for-ddr5-memory-overclocking |website=VideoCardz |date=August 30, 2022 |access-date=September 26, 2022}}</ref>




=== विक्रेता-विशिष्ट स्मृति ===
=== विक्रेता-विशिष्ट मेमोरी ===
विशिष्ट प्रणाली के लिए विक्रेता-विशिष्ट मेमोरी मॉड्यूल को बाध्य करने के लिए कुछ स्मृति क्षेत्रों में जानकारी लिखना सामान्य दुरुपयोग है। [[Fujitsu Technology Solutions]] ऐसा करने के लिए जाने जाते हैं। सिस्टम में विभिन्न मेमोरी मॉड्यूल जोड़ने से आमतौर पर इनकार या अन्य काउंटर-उपाय होते हैं (जैसे प्रत्येक बूट पर एफ 1 दबाना)।
विशिष्ट प्रणाली के लिए विक्रेता-विशिष्ट मेमोरी मॉड्यूल को बाध्य करने के लिए कुछ मेमोरी क्षेत्रों में जानकारी लिखना सामान्य दुरुपयोग है। [[Fujitsu Technology Solutions|फुजित्सु प्रौद्योगिकी समाधान]] ऐसा करने के लिए जाने जाते हैं। प्रणाली में विभिन्न मेमोरी मॉड्यूल जोड़ने से सामान्यतः अस्वीकार या अन्य काउंटर-उपाय (जैसे प्रत्येक बूट पर एफ 1 दबाना) होते हैं।<syntaxhighlight lang="d">
 
<पूर्व>
02 0E 00 01-00 00 00 EF-02 03 19 4D-BC 47 C3 46 ...........M.G.F
02 0E 00 01-00 00 00 EF-02 03 19 4D-BC 47 C3 46 ...........M.G.F
53 43 00 04-EF 4F 8D 1F-00 01 70 00-01 03 C1 CF SC...O....p.....
53 43 00 04-EF 4F 8D 1F-00 01 70 00-01 03 C1 CF SC...O....p.....
</पूर्व>
</syntaxhighlight>ऍफ़एससी स्ट्रिंग पर ध्यान दें, यह फुजित्सु-सीमेंस कंप्यूटर के लिए ब्रांडेड माइक्रोन टेक्नोलॉजीज के 512 एमबी मेमोरी मॉड्यूल का आउटपुट है।
 
प्रणाली बीआईओएस उन मेमोरी मॉड्यूल को अस्वीकार कर देता है जिनमें यह जानकारी ऑफ़सेट 128h से प्रारंभ नहीं होती है।
FSC स्ट्रिंग पर ध्यान दें, यह Fujitsu-Siemens कंप्यूटर के लिए ब्रांडेड माइक्रोन टेक्नोलॉजीज के 512 एमबी मेमोरी मॉड्यूल का आउटपुट है।
सिस्टम BIOS उन मेमोरी मॉड्यूल को अस्वीकार कर देता है जिनमें यह जानकारी ऑफ़सेट 128h से शुरू नहीं होती है।


कुछ पैकर्ड बेल एएमडी लैपटॉप भी इस विधि का उपयोग करते हैं, इस मामले में लक्षण भिन्न हो सकते हैं लेकिन यह बीप पैटर्न के बजाय फ्लैशिंग कर्सर का कारण बन सकता है। संयोग से यह BIOS भ्रष्टाचार का भी लक्षण हो सकता है।<ref>{{Cite web|url=https://forums.tomshardware.com/threads/packard-bell-lj65-ram-upgrade.1651388/|title=Packard Bell LJ65 RAM upgrade|website=Tom's Hardware Forum}}</ref> हालांकि 2GB को 4GB में अपग्रेड करने से भी समस्या हो सकती है।
कुछ पैकर्ड बेल एएमडी लैपटॉप भी इस विधि का उपयोग करते हैं, इस स्थिति में लक्षण भिन्न हो सकते हैं किन्तुयह बीप पैटर्न के अतिरिक्त फ्लैशिंग कर्सर का कारण बन सकता है। संयोग से यह बीआईओएस भ्रष्टाचार का भी लक्षण हो सकता है।<ref>{{Cite web|url=https://forums.tomshardware.com/threads/packard-bell-lj65-ram-upgrade.1651388/|title=Packard Bell LJ65 RAM upgrade|website=Tom's Hardware Forum}}</ref> चूंकि 2GB को 4GB में अपग्रेड करने से भी समस्या हो सकती है।


== एसपीडी जानकारी पढ़ना और लिखना ==
== एसपीडी जानकारी पढ़ना और लिखना ==
मेमोरी मॉड्यूल निर्माता मॉड्यूल पर ईईपीरोम को SPD जानकारी लिखते हैं। मेमोरी नियंत्रक को कॉन्फ़िगर करने के लिए मदरबोर्ड BIOS एसपीडी जानकारी पढ़ता है। ऐसे कई प्रोग्राम मौजूद हैं जो एसपीडी जानकारी को पढ़ने और संशोधित करने में सक्षम हैं, लेकिन सभी मदरबोर्ड चिपसेट पर नहीं।
मेमोरी मॉड्यूल निर्माता मॉड्यूल पर ईईपीरोम को एसपीडी जानकारी लिखते हैं। मेमोरी नियंत्रक को विन्यास करने के लिए मदरबोर्ड बीआईओएस एसपीडी जानकारी पढ़ता है। ऐसे कई प्रोग्राम उपस्थित हैं जो एसपीडी जानकारी को पढ़ने और संशोधित करने में सक्षम हैं, किन्तुसभी मदरबोर्ड चिपसेट पर नहीं।
* [http://www.nongnu.org/dmidecode/ dmidecode] प्रोग्राम जो मेमोरी (और अन्य चीजों) के बारे में जानकारी को डिकोड कर सकता है और [[Linux]], [[FreeBSD]], [[NetBSD]], [[OpenBSD]], [[BeOS]], [[Cygwin]] और Solaris (ऑपरेटिंग सिस्टम) पर चलता है। dmidecode सीधे SPD जानकारी तक नहीं पहुँचता है; यह मेमोरी के बारे में [[SMBIOS]] डेटा की रिपोर्ट करता है।<ref>{{Cite web|url=https://www.linux.com/news/dmidecode-whats-it-good|title=dmidecode: What's it good for?|date=29 November 2004|website=Linux.com &#124; The source for Linux information}}</ref> यह जानकारी सीमित या गलत हो सकती है।
* [http://www.nongnu.org/dmidecode/ डमाइडकोड] प्रोग्राम जो मेमोरी (और अन्य चीजों) के बारे में जानकारी को डिकोड कर सकता है और [[Linux|लिनक्स]], [[FreeBSD|फ्रीबीएसडी]], [[NetBSD|नेटबीएसडी]], [[OpenBSD|ओपनबीएसडी]], [[BeOS|बेओएस]], [[Cygwin|साइगविन]] और सोलारिस (ऑपरेटिंग प्रणाली) पर चलता है। डमाइडकोड सीधे एसपीडी जानकारी तक नहीं पहुँचता है; यह मेमोरी के बारे में [[SMBIOS|एसएमबीआईओएस]] डेटा की रिपोर्ट करता है।<ref>{{Cite web|url=https://www.linux.com/news/dmidecode-whats-it-good|title=dmidecode: What's it good for?|date=29 November 2004|website=Linux.com &#124; The source for Linux information}}</ref> यह जानकारी सीमित या गलत हो सकती है।
* Linux सिस्टम और FreeBSD पर, i2c-tools द्वारा प्रदान किया गया [[ उपयोक्ता स्थान ]] प्रोग्राम डिकोड-डिम कंप्यूटर में SPD जानकारी के साथ किसी भी मेमोरी पर जानकारी को डिकोड और प्रिंट करता है।<ref>{{cite web|title=डिकोड-मंद(1)|website=Debian Manpage |url=http://manpages.debian.org/testing/i2c-tools/decode-dimms.1.en.html|accessdate=2020-12-16}}</ref><ref>{{Cite web|title=डिकोड-मंद|url=https://www.freebsd.org/cgi/man.cgi?query=डिकोड-मंद|access-date=2021-01-24|website=www.freebsd.org}}</ref> इसके लिए कर्नेल, ईईपीरोम कर्नेल ड्राइवर में [[सिस्टम प्रबंधन बस]] नियंत्रक समर्थन की आवश्यकता होती है, और यह भी कि SPD ईईपीरोमs SMBus से जुड़े होते हैं। पुराने Linux वितरणों पर, decode-dimms.pl lm_sensors के भाग के रूप में उपलब्ध था।
* लिनक्स प्रणाली और फ्रीबीएसडी पर, i2c-उपकरण द्वारा प्रदान किया गया [[ उपयोक्ता स्थान ]] प्रोग्राम डिकोड-डिम कंप्यूटर में एसपीडी जानकारी के साथ किसी भी मेमोरी पर जानकारी को डिकोड और प्रिंट करता है।<ref>{{cite web|title=डिकोड-मंद(1)|website=Debian Manpage |url=http://manpages.debian.org/testing/i2c-tools/decode-dimms.1.en.html|accessdate=2020-12-16}}</ref><ref>{{Cite web|title=डिकोड-मंद|url=https://www.freebsd.org/cgi/man.cgi?query=डिकोड-मंद|access-date=2021-01-24|website=www.freebsd.org}}</ref> इसके लिए कर्नेल, ईईपीरोम कर्नेल ड्राइवर में [[सिस्टम प्रबंधन बस|प्रणाली प्रबंधन बस]] नियंत्रक समर्थन की आवश्यकता होती है, और यह भी कि एसपीडी ईईपीरोम एसएमबस से जुड़े होते हैं। पुराने लिनक्स वितरणों पर, डीकोड-डीआईएमएमs.पीएल एलएम_सेंसर के भाग के रूप में उपलब्ध था।
* OpenBSD में मेमोरी मॉड्यूल के बारे में जानकारी प्रदान करने के लिए वर्जन 4.3 से एक ड्राइवर ([https://man.openbsd.org/spdmem.4 spdmem(4)]) शामिल है। ड्राइवर को नेटबीएसडी से पोर्ट किया गया था, जहां यह रिलीज 5.0 के बाद से उपलब्ध है।
* ओपनबीएसडी में मेमोरी मॉड्यूल के बारे में जानकारी प्रदान करने के लिए वर्जन 4.3 से एक ड्राइवर ([https://man.openbsd.org/spdmem.4 एसपीडीमेम(4)]) सम्मिलित  है। ड्राइवर को नेटबीएसडी से पोर्ट किया गया था, जहां यह रिलीज 5.0 के बाद से उपलब्ध है।
* [[कोरबूट]] समय, आकार और अन्य गुणों के साथ कंप्यूटर में सभी मेमोरी नियंत्रकों को प्रारंभ करने के लिए एसपीडी जानकारी पढ़ता है और उसका उपयोग करता है।
* [[कोरबूट]] समय, आकार और अन्य गुणों के साथ कंप्यूटर में सभी मेमोरी नियंत्रकों को प्रारंभ करने के लिए एसपीडी जानकारी पढ़ता है और उसका उपयोग करता है।
* [[ माइक्रोसॉफ़्ट विंडोज़ ]] सिस्टम [[HWiNFO]] जैसे प्रोग्राम का उपयोग करते हैं,<ref>{{Cite web|url=https://www.hwinfo.com/|title=HWiNFO - प्रोफेशनल सिस्टम इंफॉर्मेशन एंड डायग्नोस्टिक्स|website=HWiNFO}}</ref> [[CPU-Z]] और [[Speccy]], जो SPD से DRAM मॉड्यूल की जानकारी को पढ़ और प्रदर्शित कर सकते हैं।
* [[ माइक्रोसॉफ़्ट विंडोज़ ]] प्रणाली [[HWiNFO|एचविन्फो]] जैसे प्रोग्राम का उपयोग करते हैं,<ref>{{Cite web|url=https://www.hwinfo.com/|title=HWiNFO - प्रोफेशनल सिस्टम इंफॉर्मेशन एंड डायग्नोस्टिक्स|website=HWiNFO}}</ref> [[CPU-Z|सीपीयू-जेड]] और [[Speccy|विशिष्टता]], जो एसपीडी से डीरैम मॉड्यूल की जानकारी को पढ़ और प्रदर्शित कर सकते हैं।


एसपीडी सूचना का चिपसेट-स्वतंत्र पठन और लेखन इप्रोम प्रोग्रामर हार्डवेयर और सॉफ्टवेयर के साथ सीधे मेमोरी के ईईपीरोम तक पहुंच कर किया जाता है।
एसपीडी सूचना का चिपसेट-स्वतंत्र पठन और लेखन इप्रोम प्रोग्रामर हार्डवेयर और सॉफ्टवेयर के साथ सीधे मेमोरी के ईईपीरोम तक पहुंच कर किया जाता है।


पुराने लैपटॉप के लिए सामान्य SMBus पाठकों के रूप में इतना सामान्य उपयोग नहीं है, क्योंकि BIOS द्वारा इसे पढ़ने के बाद मॉड्यूल पर आंतरिक ईईपीरोम को अक्षम किया जा सकता है, इसलिए बस अनिवार्य रूप से उपयोग के लिए उपलब्ध है। उपयोग की जाने वाली विधि A0, A1 लाइनों को कम करने के लिए है ताकि आंतरिक मेमोरी बंद हो जाए, बाहरी उपकरण को SMBus तक पहुंचने की अनुमति मिल सके। एक बार यह हो जाने के बाद, कस्टम लिनक्स बिल्ड या डॉस एप्लिकेशन बाहरी उपकरण तक पहुंच सकता है। सामान्य उपयोग एलसीडी पैनल मेमोरी चिप्स से सामान्य पैनल को मालिकाना लैपटॉप में फिर से फिट करने के लिए डेटा को पुनर्प्राप्त कर रहा है।
पुराने लैपटॉप के लिए सामान्य एसएमबस पाठकों के रूप में इतना सामान्य उपयोग नहीं है, क्योंकि बीआईओएस द्वारा इसे पढ़ने के बाद मॉड्यूल पर आंतरिक ईईपीरोम को अक्षम किया जा सकता है, इसलिए बस अनिवार्य रूप से उपयोग के लिए उपलब्ध है। उपयोग की जाने वाली विधि A0, A1 लाइनों को कम करने के लिए है जिससे आंतरिक मेमोरी बंद हो जाए, बाहरी उपकरण को एसएमबस तक पहुंचने की अनुमति मिल सके। एक बार यह हो जाने के बाद, कस्टम लिनक्स बिल्ड या डॉस एप्लिकेशन बाहरी उपकरण तक पहुंच सकता है। सामान्य उपयोग एलसीडी पैनल मेमोरी चिप्स से सामान्य पैनल को मालिकाना लैपटॉप में फिर से फिट करने के लिए डेटा को पुनर्प्राप्त कर रहा है।
कुछ चिप्स पर राइट प्रोटेक्ट लाइन को अलग करना भी अच्छा विचार है ताकि रीप्रोग्रामिंग के दौरान ऑनबोर्ड चिप्स साफ न हों।
 
एक संबंधित तकनीक अक्सर कई लैपटॉप के साथ शामिल वेबकैम पर चिप को फिर से लिख रही है क्योंकि बस की गति काफी अधिक है और इसे संशोधित भी किया जा सकता है ताकि चिप विफलता की स्थिति में यूईएफआई के बाद के क्लोनिंग के लिए 25x संगत चिप्स को वापस पढ़ा जा सके।
कुछ चिप्स पर राइट प्रोटेक्ट लाइन को अलग करना भी अच्छा विचार है जिससे रीप्रोग्रामिंग के समय ऑनबोर्ड चिप्स साफ न हों।


यह दुर्भाग्य से केवल DDR3 और नीचे काम करता है, क्योंकि DDR4 विभिन्न सुरक्षा का उपयोग करता है और आमतौर पर केवल पढ़ा जा सकता है। एसपीडीटूल या इसी तरह के उपकरण का उपयोग करना संभव है और चिप को एक के साथ बदलें जिसकी डब्ल्यूपी लाइन मुक्त है ताकि इसे सीटू में बदला जा सके।
एक संबंधित विधि अधिकांश कई लैपटॉप के साथ सम्मिलित  वेबकैम पर चिप को फिर से लिख रही है क्योंकि बस की गति अधिक अधिक है और इसे संशोधित भी किया जा सकता है जिससे चिप विफलता की स्थिति में यूईएफआई के बाद के क्लोनिंग के लिए 25x संगत चिप्स को वापस पढ़ा जा सके।
कुछ चिपसेट पर संदेश असंगत SMBus ड्राइवर? देखा जा सकता है इसलिए पढ़ना भी रोका जाता है।
 
यह दुर्भाग्य से केवल डीडीआर3 और नीचे काम करता है, क्योंकि डीडीआर4 विभिन्न सुरक्षा का उपयोग करता है और सामान्यतः केवल पढ़ा जा सकता है। एसपीडीटूल या इसी तरह के उपकरण का उपयोग करना संभव है और चिप को एक के साथ बदलें जिसकी डब्ल्यूपी लाइन मुक्त है जिससे इसे सीटू में बदला जा सके।
 
कुछ चिपसेट पर संदेश असंगत एसएमबस ड्राइवर? देखा जा सकता है इसलिए पढ़ना भी रोका जाता है।


=== आरजीबी एलईडी नियंत्रण ===
=== आरजीबी एलईडी नियंत्रण ===
कुछ मेमोरी मॉड्यूल (विशेषकर [[गेमिंग पीसी]] पर)<ref>{{Cite web|title=VENGEANCE RGB PRO series DDR4 memory {{!}} Desktop Memory {{!}} CORSAIR|url=https://www.corsair.com/us/en/vengeance-rgb-pro-memory|access-date=2020-11-26|website=www.corsair.com}}</ref> आरजीबी एलईडी का समर्थन करें जो मालिकाना एसएमबीस कमांड द्वारा नियंत्रित होते हैं। यह अतिरिक्त कनेक्टर्स और केबलों के बिना एलईडी रंग नियंत्रण की अनुमति देता है। रोशनी को नियंत्रित करने के लिए आवश्यक कई निर्माताओं के कर्नेल ड्राइवरों का उपयोग अकेले 2020 में कई बार पूर्ण कर्नेल मेमोरी एक्सेस से लेकर MSR और I/O पोर्ट नियंत्रण तक पहुंच प्राप्त करने के लिए किया गया है।<ref>{{cite techreport |title=वाइपर आरजीबी चालक स्थानीय विशेषाधिकार वृद्धि|id={{CVE|2019-18845}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/viper-rgb-driver-local-privilege-escalation-cve-2019-18845}}</ref><ref>{{cite techreport |title=CORSAIR iCUE Driver Local Privilege Escalation (CVE-2020-8808)  |id={{CVE|2020-8808}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/corsair-icue-driver-local-privilege-escalation-cve-2020-8808}}</ref><ref>{{cite techreport |title=ACTIVE-2020-003: Trident Z Lighting Control Driver Local Privilege Escalation  |id={{CVE|2020-12446}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/active-2020-003-trident-z-lighting-control-driver-local-privilege-escalation}}</ref>
कुछ मेमोरी मॉड्यूल (विशेषकर [[गेमिंग पीसी]] पर)<ref>{{Cite web|title=VENGEANCE RGB PRO series DDR4 memory {{!}} Desktop Memory {{!}} CORSAIR|url=https://www.corsair.com/us/en/vengeance-rgb-pro-memory|access-date=2020-11-26|website=www.corsair.com}}</ref> आरजीबी एलईडी का समर्थन करें जो मालिकाना एसएमबीस कमांड द्वारा नियंत्रित होते हैं। यह अतिरिक्त कनेक्टर्स और केबलों के बिना एलईडी रंग नियंत्रण की अनुमति देता है। रोशनी को नियंत्रित करने के लिए आवश्यक कई निर्माताओं के कर्नेल ड्राइवरों का उपयोग अकेले 2020 में कई बार पूर्ण कर्नेल मेमोरी एक्सेस से लेकर एमएसआर और I/O पोर्ट नियंत्रण तक पहुंच प्राप्त करने के लिए किया गया है।<ref>{{cite techreport |title=वाइपर आरजीबी चालक स्थानीय विशेषाधिकार वृद्धि|id={{CVE|2019-18845}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/viper-rgb-driver-local-privilege-escalation-cve-2019-18845}}</ref><ref>{{cite techreport |title=CORSAIR iCUE Driver Local Privilege Escalation (CVE-2020-8808)  |id={{CVE|2020-8808}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/corsair-icue-driver-local-privilege-escalation-cve-2020-8808}}</ref><ref>{{cite techreport |title=ACTIVE-2020-003: Trident Z Lighting Control Driver Local Privilege Escalation  |id={{CVE|2020-12446}} |author=ActiveCyber |via=MITRE Corporation |url=https://www.activecyber.us/activelabs/active-2020-003-trident-z-lighting-control-driver-local-privilege-escalation}}</ref>




== पुराने उपकरणों पर ==
== पुराने उपकरणों पर ==
कुछ पुराने उपकरणों को समानांतर उपस्थिति का एड्रेस लगाने वाले एसआईएमएम के उपयोग की आवश्यकता होती है (आमतौर पर उपस्थिति का एड्रेस लगाने या पीडी कहा जाता है)। इनमें से कुछ उपकरण विशेष रूप से गैर-मानक पीडी कोडिंग, [[आईबीएम]] कंप्यूटर और [[ हेवलेट पैकर्ड ]] [[लेज़र]] और अन्य प्रिंटर का उपयोग करते हैं।
कुछ पुराने उपकरणों को समानांतर उपस्थिति का एड्रेस लगाने वाले एसआईएमएम के उपयोग की आवश्यकता होती है (सामान्यतः उपस्थिति का एड्रेस लगाने या पीडी कहा जाता है)। इनमें से कुछ उपकरण विशेष रूप से गैर-मानक पीडी कोडिंग, [[आईबीएम]] कंप्यूटर और [[ हेवलेट पैकर्ड ]] [[लेज़र]] और अन्य प्रिंटर का उपयोग करते हैं।


== यह भी देखें ==
== यह भी देखें ==
Line 983: Line 987:
* [http://www.jedec.org/download/search/4_01_02_10R17.pdf SPD Rev1.3 for DDR2 SDRAM]
* [http://www.jedec.org/download/search/4_01_02_10R17.pdf SPD Rev1.3 for DDR2 SDRAM]
* [http://www.jedec.org/download/search/JESD208.pdf SPECIALITY DDR2-1066 SDRAM]
* [http://www.jedec.org/download/search/JESD208.pdf SPECIALITY DDR2-1066 SDRAM]
* Linux package [https://i2c.wiki.kernel.org/index.php/I2C_Tools i2c-tools]
* लिनक्स package [https://i2c.wiki.kernel.org/index.php/I2C_Tools i2c-उपकरण]
* [http://ornellas.apanela.com/dokuwiki/pub:spd Instructions on how to use lm-sensors or i2c-tools to read the data] {{Webarchive|url=https://web.archive.org/web/20070519080941/http://ornellas.apanela.com/dokuwiki/pub:spd |date=19 May 2007 }}
* [http://ornellas.apanela.com/dokuwiki/pub:spd Instructions on how to use lm-सेंसर or i2c-उपकरण to read the data] {{Webarchive|url=https://web.archive.org/web/20070519080941/http://ornellas.apanela.com/dokuwiki/pub:spd |date=19 May 2007 }}
* [http://www.anandtech.com/show/6372/memory-performance-16gb-ddr31333-to-ddr32400-on-ivy-bridge-igp-with-gskill Memory Performance: 16GB DDR3-1333 to DDR3-2400 on Ivy Bridge IGP with G.Skill]{{snd}} explanation of various timing values
* [http://www.anandtech.com/show/6372/memory-performance-16gb-ddr31333-to-ddr32400-on-ivy-bridge-igp-with-gskill Memory Performance: 16GB DDR3-1333 to DDR3-2400 on Ivy Bridge IGP with G.Skill]{{snd}} explanation of various timing मानs
 
{{DEFAULTSORT:Serial Presence Detect}}[[Category: स्मृति]]
 


{{DEFAULTSORT:Serial Presence Detect}}


[[Category: Machine Translated Page]]
[[Category:All articles with bare URLs for citations]]
[[Category:Created On 02/03/2023]]
[[Category:Articles with PDF format bare URLs for citations]]
[[Category:Articles with bare URLs for citations from March 2022]]
[[Category:Created On 02/03/2023|Serial Presence Detect]]
[[Category:Lua-based templates|Serial Presence Detect]]
[[Category:Machine Translated Page|Serial Presence Detect]]
[[Category:Pages with script errors|Serial Presence Detect]]
[[Category:Short description with empty Wikidata description|Serial Presence Detect]]
[[Category:Templates Vigyan Ready|Serial Presence Detect]]
[[Category:Templates that add a tracking category|Serial Presence Detect]]
[[Category:Templates that generate short descriptions|Serial Presence Detect]]
[[Category:Templates using TemplateData|Serial Presence Detect]]
[[Category:Webarchive template wayback links|Serial Presence Detect]]
[[Category:स्मृति|Serial Presence Detect]]

Latest revision as of 17:50, 15 March 2023

कम्प्यूटिंग में, सीरियल उपस्थिति का अनुसंधान (सीरियल अटेंडेंस डिटेक्शन) एक मेमोरी मॉड्यूल के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत विधि है। पहले 72-पिन एसआईएमएम में पाँच पिन सम्मिलित थे जो 'समानांतर उपस्थिति का अनुसंधान' (पीपीडी) डेटा के पाँच बिट प्रदान करते थे, किन्तु168-पिन डीआईएमएम मानक अधिक जानकारी को एनकोड करने के लिए सीरियल उपस्थिति पहचान में बदल गया।[1]

जब साधारण आधुनिक कंप्यूटर को प्रारंभ किया जाता है, तो यह पावर ऑन सेल्फ टेस्ट (पीओएसटी) करके प्रारंभ होता है। 1990 के दशक के मध्य से, इस प्रक्रिया में वर्तमान में उपस्थित हार्डवेयर को स्वचालित रूप से विन्यास करना सम्मिलित है। एसपीडी एक मेमोरी हार्डवेयर फीचर है जो कंप्यूटर के लिए यह जानना संभव बनाता है कि कौन सी मेमोरी उपस्थित है, और मेमोरी तक पहुंचने के लिए किस मेमोरी समय का उपयोग करना है।

कुछ कंप्यूटर पूरी तरह से स्वचालित रूप से हार्डवेयर परिवर्तनों के अनुकूल हो जाते हैं। अधिकांश स्थितियों में, सेटिंग्स में परिवर्तन देखने और संभावित रूप से करने के लिए, बीआईओएस मापदंडों तक पहुंचने के लिए विशेष वैकल्पिक प्रक्रिया है। यह नियंत्रित करना संभव हो सकता है कि कंप्यूटर मेमोरी एसपीडी डेटा का उपयोग कैसे करता है - सेटिंग्स चुनने के लिए, मेमोरी समय को श्रेष्ठ रूप से संशोधित करने के लिए, या संभवतः एसपीडी डेटा को पूरी तरह से ओवरराइड करने के लिएयह नियंत्रित करना संभव हो सकता है कि कंप्यूटर कैसे मेमोरी एसपीडी डेटा का उपयोग सेटिंग्स को चुनने के लिए करता है, मेमोरी टाइमिंग को श्रेष्ठ रूप से संशोधित करता है या संभवतः एसपीडी डेटा को पूरी तरह से ओवरराइड ( ओवरक्लॉकिंग देखें) करता है।

संग्रहीत जानकारी

एसपीडी का समर्थन करने के लिए मेमोरी मॉड्यूल के लिए, जेईडीईसी मानकों को मेमोरी मॉड्यूल पर स्थित ईईपीरोम के निचले 128 बाइट्स में कुछ पैरामीटर की आवश्यकता होती है। इन बाइट्स में मॉड्यूल के बारे में समय पैरामीटर, निर्माता, सीरियल संख्या और अन्य उपयोगी जानकारी होती है। मेमोरी का उपयोग करने वाले उपकरण इस जानकारी को पढ़कर स्वचालित रूप से मॉड्यूल के प्रमुख पैरामीटर निर्धारित करते हैं। उदाहरण के लिए, एसडीआरएएम मॉड्यूल पर एसपीडी डेटा सीएएस विलंबता के बारे में जानकारी प्रदान कर सकता है जिससे प्रणाली उपयोगकर्ता के हस्तक्षेप के बिना इसे सही विधि से सेट कर सके।

एसपीडी ईईपीरोम फर्मवेयर को एसएमबस, I²C प्रोटोकॉल के एक प्रकार का उपयोग करके एक्सेस किया जाता है। यह मॉड्यूल पर संचार पिन की संख्या को केवल दो घड़ी सिग्नल और डेटा सिग्नल तक कम कर देता है। ईईपीरोम रैम के साथ ग्राउंड पिन साझा करता है, इसका अपना पावर पिन होता है, और स्लॉट की पहचान करने के लिए तीन अतिरिक्त पिन (SA0–2) होते हैं, जिनका उपयोग ईईपीरोम को 0x50–0x57 की सीमा में अद्वितीय एड्रेस देने के लिए किया जाता है। न केवल संचार लाइनों को 8 मेमोरी मॉड्यूल के बीच साझा किया जा सकता है, वही एसएमबस सामान्यतः मदरबोर्ड पर प्रणाली स्वास्थ्य निगरानी कार्यों जैसे बिजली आपूर्ति वोल्टेज, सेंट्रल प्रोसेसिंग यूनिट तापमान और पंखे की गति पढ़ने के लिए उपयोग किया जाता है।

एसपीडी ईईपीरोम भी I²C एड्रेस का उत्तर देते हैं 0x30–0x37 यदि उन्हें सुरक्षित नहीं लिखा गया है, और एक्सटेंशन (टीएसई श्रृंखला) एक वैकल्पिक ऑन-चिप तापमान सेंसर तक पहुंचने के लिए एड्रेस 0x18–0x1F का उपयोग करता है। वे सभी मान SA0-2 के साथ डिवाइस प्रकार पहचानकर्ता कोड उपसर्ग (DTIC) द्वारा गठित सात-बिट I²C एड्रेस हैं: स्लॉट 3 से (1100) पढ़ने के लिए, एक 110 0011 = 0x33 का उपयोग करता है। अंतिम R/W बिट के साथ यह 8-बिट उपकरण सेलेक्ट कोड बनाता है।[2] ध्यान दें कि स्लॉट-आईडी का सिमेंटिक्स राइट-प्रोटेक्शन ऑपरेशंस के लिए अलग है: उनके लिए उन्हें SA पिन द्वारा बिल्कुल भी पास नहीं किया जा सकता है।[3]

एसपीडी से पहले, मेमोरी चिप्स को समानांतर उपस्थिति का एड्रेस लगाने (पीपीडी) के साथ देखा गया था। पीपीडी ने सूचना के प्रत्येक बिट के लिए एक अलग पिन का उपयोग किया, जिसका अर्थ था कि पिन के लिए सीमित स्थान के कारण केवल मेमोरी मॉड्यूल की गति और घनत्व को संग्रहीत किया जा सकता है।

एसडीआर एसडीआरएएम

एसडीआरएएम मॉड्यूल पर मेमोरी उपकरण, जिसमें एसपीडी डेटा होता है (लाल घेरा)

पहला एसपीडी विनिर्देश जेईडीईसी द्वारा जारी किया गया था और इंटेल द्वारा इसके पीसी100 मेमोरी विनिर्देशन के भाग के रूप में कड़ा किया गया था।[4] निर्दिष्ट अधिकांश मान बाइनरी-कोडित दशमलव रूप में हैं। सबसे महत्वपूर्ण निबल में 10 से 15 तक मान हो सकते हैं, और कुछ स्थितियों में यह अधिक होता है। ऐसे स्थितियों में, 1, 2 और 3 के लिए एनकोडिंग का उपयोग इसके अतिरिक्त 16, 17 और 18 को एनकोड करने के लिए किया जाता है। 0 का सबसे महत्वपूर्ण निबल अपरिभाषित का प्रतिनिधित्व करने के लिए आरक्षित है।

एसपीडी रोम बाइट 18 में सेट बिट्स द्वारा निर्दिष्ट तीन सीएएस विलंबता के लिए तीन डीरैम समय तक परिभाषित करता है। सबसे पहले उच्चतम सीएएस विलंबता (सबसे तेज़ घड़ी) आती है, फिर उत्तरोत्तर कम गति वाली दो निम्न सीएएस विलंबताएँ आती हैं।

एसडीआर एसडीआरएएम के लिए एसपीडी विषय सूची[5]
बाइट बिट टिप्पणियाँ
(डेक.) (हेक्स.) 7 6 5 4 3 2 1 0
0 0x00 बाइट्स की संख्या उपस्थित है सामान्यतः 128
1 0x01 log2(एसपीडी ईईपीरोम का आकार) सामान्यतः 8 (256 बाइट्स)
2 0x02 मूल मेमोरी प्रकार (4: एसपीडी एसडीआरएएम)
3 0x03 बैंक 2 पंक्ति एड्रेस बिट्स (0–15) बैंक 1 पंक्ति एड्रेस बिट (1-15) बैंक 2 0 है यदि बैंक 1 के समान है
4 0x04 बैंक 2 स्तंभ एड्रेस बिट्स (0–15) बैंक 1 स्तंभ एड्रेस बिट्स (1-15) बैंक 2 0 है यदि बैंक 1 के समान है
5 0x05 मॉड्यूल पर रैम बैंकों की संख्या (1-255) सामान्यतः 1 या 2
6 0x06 मॉड्यूल डेटा चौड़ाई कम बाइट ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
7 0x07 मॉड्यूल डेटा चौड़ाई उच्च बाइट 0, जब तक कि चौड़ाई ≥ 256 बिट न हो
8 0x08 इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (Vcc आपूर्ति वोल्टेज के समान नहीं) (0–4) तालिका लुकअप द्वारा डिकोड किया गया
9 0x09 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय
10 0x0a नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) घड़ी से एसडीआरएएम एक्सेस समय (tAC)
11 0x0b डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी सारणी अवलोकन
12 0x0c स्वयं रिफ्रेश अवधि (0–5): 64, 256, 128, 32, 16, 8 किलोहर्ट्‍ज आवश्यकताओं को रिफ्रेश करें
13 0x0d बैंक 2 2× बैंक 1 प्राथमिक एसडीआरएएम चौड़ाई (1–127, सामान्यतः 8) बैंक 1 डेटा एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
14 0x0e बैंक 2 2× बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127) बैंक 1 ईसीसी/समता एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
15 0x0f अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी सामान्यतः 1
16 0x10 पृष्ठ — — — 8 4 2 1 बर्स्ट लंबाई समर्थित (बिटमैप)
17 0x11 एसडीआरएएम उपकरण प्रति बैंक (1–255) सामान्यतः 2 या 4
18 0x12 — 7 6 5 4 3 2 1 CAS विलंबता समर्थित (बिटमैप)
19 0x13 — 6 5 4 3 2 1 0 CS विलंबता समर्थित (बिटमैप)
20 0x14 — 6 5 4 3 2 1 0 WE विलंबता समर्थित (बिटमैप)
21 0x15 — अनावश्यक अंतर घड़ी पंजीकृत डेटा बफर डेटा ऑन-कार्ड पीएलएल पंजीकृत एड्रेस बफ़र एड्रेस मेमोरी मॉड्यूल फीचर बिटमैप
22 0x16 — — ऊपरी Vcc (आपूर्ति वोल्टेज) सहिष्णुता कम Vcc (आपूर्ति वोल्टेज) सहिष्णुता लिखें/1 पढ़ें फट सभी को प्रीचार्ज करें ऑटो-प्रीचार्ज प्रारंभिक RAS प्रीचार्ज मेमोरी चिप सुविधा बिटमैप का समर्थन करती है
23 0x17 नैनोसेकंड (4-18) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) मध्यम सीएएस विलंबता पर घड़ी चक्र का समय
24 0x18 नैनोसेकंड (4-18) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) क्लॉक से डेटा एक्सेस समय (tAC)
25 0x19 नैनोसेकंड (1–63) 0.25एनएस (0–3: 0.00–0.75) लघु सीएएस विलंबता पर घड़ी चक्र का समय।
26 0x1a नैनोसेकंड (1–63) 0.25एनएस (0–3: 0.00–0.75) क्लॉक से डेटा एक्सेस समय (tAC)
27 0x1b नैनोसेकंड (1–255) न्यूनतम पंक्ति प्रीचार्ज समय (tRP)
28 0x1c नैनोसेकंड (1–255) न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (tRRD)
29 0x1d नैनोसेकंड (1–255) न्यूनतम RAS to CAS विलंब (tRCD)
30 0x1e नैनोसेकंड (1–255) प्रीचार्ज समय के लिए न्यूनतम सक्रिय (tRAS)
31 0x1f 512एमआईबी 256एमआईबी 128एमआईबी 64एमआईबी 32एमआईबी 16एमआईबी 8एमआईबी 4एमआईबी मॉड्यूल बैंक घनत्व (बिटमैप)। अलग-अलग आकार के बैंक होने पर दो बिट सेट होते हैं।
32 0x20 साइन (1: −) नैनोसेकंड (0–7) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) घड़ी से एड्रेस/कमांड सेटअप समय
33 0x21 साइन (1: −) नैनोसेकंड (0–7) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
34 0x22 साइन (1: −) नैनोसेकंड (0–7) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) घड़ी से डेटा इनपुट व्यवस्था समय
35 0x23 साइन (1: −) नैनोसेकंड (0–7) नैनोसेकंड का दसवां भाग (0–9: 0.0–0.9) डेटा इनपुट घड़ी के बाद का समय नियंत्रित करता है
36–61 0x24–0x3d Reserved भविष्य के मानकीकरण के लिए
62 0x3e प्रमुख संशोधन (0–9) सामान्य संशोधन (0–9) एसपीडी संशोधन स्तर; उदा., 1.2
63 0x3f जाँच योग बाइट्स का योग 0-62, फिर अस्वीकृत नहीं
64–71 0x40–47 निर्माता जेईडीईसी आईडी. संग्रहित छोटा-एंडियन, अनुगामी शून्य-पैडेड
72 0x48 मॉड्यूल निर्माण स्थान विक्रेता-विशिष्ट कोड
73–90 0x49–0x5a मॉड्यूल भाग संख्या एएससीआईआई, अंतरिक्ष-गद्देदार
91–92 0x5b–0x5c मॉड्यूल संशोधन कोड विक्रेता-विशिष्ट कोड
93 0x5d दसियों वर्ष (0–9: 0–90) वर्षों (0–9) निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
94 0x5e दसियों सप्ताह (0–5: 0–50) हफ्तों (0–9)
95–98 0x5f–0x62 मॉड्यूल सीरियल संख्या विक्रेता-विशिष्ट कोड
99–125 0x63–0x7f निर्माता-विशिष्ट डेटा प्रदर्शन प्रोफाइल बढ़ाया जा सकता है
126 0x7e 0x66 [sic] 66 मेगाहर्ट्ज के लिए, 0x64 100 मेगाहर्ट्ज के लिए इंटेल आवृत्ति समर्थन
127 0x7f सीएलके0 सीएलके1 सीएलके3 सीएलके3 90/100°C सीएल3 सीएल2 समवर्ती एपी इंटेल फीचर बिटमैप


डीडीआर एसडीआरएएम

डीडीआर डीआईएमएम एसपीडी प्रारूप एसडीआर एसडीआरएएम प्रारूप का विस्तार है। अधिकांश, उच्च गति को समायोजित करने के लिए पैरामीटर रेंज को फिर से बढ़ाया जाता है।

डीडीआर एसडीआरएएम के लिए एसपीडी विषय सूची[6]
बाइट बिट टिप्पणियाँ
(डेक.) (हेक्स.) 7 6 5 4 3 2 1 0
0 0x00 लिखे गए बाइट्स की संख्या सामान्यतः 128
1 0x01 log2(एसपीडी ईईपीरोम का आकार) सामान्यतः 8 (256 बाइट्स)
2 0x02 मूल मेमोरी प्रकार (7 = डीडीआर एसडीआरएएम)
3 0x03 बैंक 2 पंक्ति एड्रेस बिट्स (0–15) बैंक 1 पंक्ति एड्रेस बिट (1-15) बैंक 2 0 है यदि बैंक 1 के समान है.
4 0x04 बैंक 2 स्तंभ एड्रेस बिट्स (0–15) बैंक 1 स्तंभ एड्रेस बिट्स (1-15) बैंक 2 0 है यदि बैंक 1 के समान है.
5 0x05 मॉड्यूल पर रैम बैंकों की संख्या (1-255) सामान्यतः 1 या 2
6 0x06 मॉड्यूल डेटा चौड़ाई कम बाइट ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
7 0x07 मॉड्यूल डेटा चौड़ाई उच्च बाइट 0, जब तक कि चौड़ाई ≥ 256 बिट न हो
8 0x08 इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (Vcc आपूर्ति वोल्टेज के समान नहीं) (0–5) तालिका लुकअप द्वारा डिकोड किया गया
9 0x09 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय.
10 0x0a नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) घड़ी से एसडीआरएएम एक्सेस समय (tAC)
11 0x0b डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी सारणी अवलोकन
12 0x0c स्वयं रिफ्रेश करने की अवधि (0–5): 64, 256, 128, 32, 16, 8 kHz आवश्यकताओं को रिफ्रेश करें
13 0x0d बैंक 2 2× बैंक 1 प्राथमिक एसडीआरएएम चौड़ाई (1–127) बैंक 1 डेटा एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
14 0x0e बैंक 2 2× बैंक 1 ईसीसी एसडीआरएएम चौड़ाई (0–127) बैंक 1 ईसीसी/समता एसडीआरएएम उपकरणों की चौड़ाई। यदि बिट 7 सेट है तो बैंक 2 समान चौड़ाई, या 2× चौड़ाई हो सकती है।
15 0x0f अनियमित स्तंभ पढ़ने के लिए घड़ी की देरी सामान्यतः 1
16 0x10 पृष्ठ — — — 8 4 2 1 बर्स्ट लंबाई समर्थित (बिटमैप)
17 0x11 एसडीआरएएम उपकरण प्रति बैंक (1–255) सामान्यतः 4
18 0x12 — 4 3.5 3 2.5 2 1.5 1 CAS विलंबता समर्थित (बिटमैप)
19 0x13 — 6 5 4 3 2 1 0 CS विलंबता समर्थित (बिटमैप)
20 0x14 — 6 5 4 3 2 1 0 WE विलंबता समर्थित (बिटमैप)
21 0x15 — x डिफ घड़ी एफईटी स्विच बाहरी सक्षम करें एफईटी स्विच ऑन-बोर्ड सक्षम ऑन-कार्ड पीएलएल पंजीकृत बफ़र मेमोरी मॉड्यूल फीचर बिटमैप
22 0x16 तेज एपी समवर्ती ऑटो प्रीचार्ज ऊपरी Vcc (आपूर्ति वोल्टेज) सहिष्णुता कम Vcc (आपूर्ति वोल्टेज) सहिष्णुता — — — अशक्त चालक सम्मिलित हैं मेमोरी चिप फीचर बिटमैप
23 0x17 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) मध्यम सीएएस विलंबता पर घड़ी चक्र का समय.
24 0x18 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) क्लॉक से डेटा एक्सेस समय (tAC)
25 0x19 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) लघु सीएएस विलंबता पर घड़ी चक्र का समय।
26 0x1a नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) क्लॉक से डेटा एक्सेस समय (tAC)
27 0x1b नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) न्यूनतम पंक्ति प्रीचार्ज समय (tRP)
28 0x1c नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (tRRD)
29 0x1d नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) न्यूनतम RAS to CAS विलंब (tRCD)
30 0x1e नैनोसेकंड (1–255) प्रीचार्ज समय के लिए न्यूनतम सक्रिय (tRAS)
31 0x1f 512 एमआईबी 256 एमआईबी 128 एमआईबी 64 एमआईबी 32 एमआईबी 16 एमआईबी/
4 GiB		 8 एमआईबी/
2 GiB		 4 एमआईबी/
1 GiB		 मॉड्यूल बैंक घनत्व (बिटमैप)। अलग-अलग आकार के बैंक होने पर दो बिट सेट होते हैं।
32 0x20 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) घड़ी से एड्रेस/कमांड सेटअप समय
33 0x21 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
34 0x22 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) घड़ी से डेटा इनपुट व्यवस्था समय
35 0x23 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) डेटा इनपुट घड़ी के बाद का समय नियंत्रित करता है
36–40 0x24–0x28 Reserved सुपरसेट की जानकारी
41 0x29 नैनोसेकंड (1–255) न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करने का समय (tRC)
42 0x2a नैनोसेकंड (1–255) सक्रिय/रिफ्रेश करने के समय के लिए न्यूनतम रिफ्रेश करें (tRFC)
43 0x2b नैनोसेकंड (1–63, or 255: अधिकतम नहीं) 0.25 एनएस (0–0.75) अधिकतम घड़ी चक्र समय (tCK max.)
44 0x2c सौवां नैनोसेकंड (0.01–2.55) अधिकतम तिरछा, किसी भी डीक्यू के लिए डीक्यूएस। (tDQSQ max.)
45 0x2d नैनोसेकंड का दसवां भाग (0.0–1.2) सौवां नैनोसेकंड (0.00–0.09) डेटा होल्ड स्क्यू फैक्टर पढ़ें (tQHS)
46 0x2e Reserved भविष्य के मानकीकरण के लिए
47 0x2f — ऊंचाई डीआईएमएम मॉड्यूल की ऊंचाई, सारणी अवलोकन
48–61 0x30–0x3d Reserved भविष्य के मानकीकरण के लिए
62 0x3e प्रमुख संशोधन (0–9) सामान्य संशोधन (0–9) एसपीडी संशोधन स्तर, 0.0 या 1.0
63 0x3f जाँच योग बाइट्स का योग 0-62, फिर अस्वीकृत नहीं
64–71 0x40–47 निर्माता जेईडीईसी आईडी. संग्रहित छोटा-एंडियन, अनुगामी शून्य-पैडेड
72 0x48 मॉड्यूल निर्माण स्थान विक्रेता-विशिष्ट कोड
73–90 0x49–0x5a मॉड्यूल भाग संख्या एएससीआईआई, अंतरिक्ष-गद्देदार
91–92 0x5b–0x5c मॉड्यूल संशोधन कोड विक्रेता-विशिष्ट कोड
93 0x5d दसियों साल (0–90) वर्षों (0–9) निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
94 0x5e दसियों सप्ताह (0–50) हफ्तों (0–9)
95–98 0x5f–0x62 मॉड्यूल सीरियल संख्या विक्रेता-विशिष्ट कोड
99–127 0x63–0x7f निर्माता-विशिष्ट डेटा प्रदर्शन प्रोफाइल बढ़ाया जा सकता है


डीडीआर2 एसडीआरएएम

डीडीआर2 एसपीडी मानक में कई बदलाव किए गए हैं, किन्तुसामान्यतः उपरोक्त के समान है। एक उल्लेखनीय विलोपन डीआईएमएम के लिए विभिन्न आकारों के दो रैंकों के साथ भ्रामक और अल्प-प्रयुक्त समर्थन है।

चक्र समय क्षेत्रों (बाइट्स 9, 23, 25 और 49) के लिए, जो बाइनरी-कोडेड दशमलव में एन्कोड किए गए हैं, कुछ अतिरिक्त एन्कोडिंग को दसवें अंक के लिए कुछ सामान्य समय का प्रतिनिधित्व करने के लिए परिभाषित किया गया है:

डीडीआर2 बीसीडी विस्तार
हेक्स बाइनरी महत्व
A 1010 0.25 (¼)
B 1011 0.33 (⅓)
C 1100 0.66 (⅔)
D 1101 0.75 (¾)
E 1110 0.875 (⅞, एनवीडिया एक्सएमपी विस्तार)
F 1111 Reserved
डीडीआर2 एसडीआरएएम के लिए एसपीडी विषय सूची[7]
बाइट बिट टिप्पणियाँ
डेक Hex 7 6 5 4 3 2 1 0
0 0x00 लिखे गए बाइट्स की संख्या सामान्यतः 128
1 0x01 log2(एसपीडी ईईपीरोम का आकार) सामान्यतः 8 (256 बाइट्स)
2 0x02 बेसिक मेमोरी प्रकार (8 = डीडीआर2 एसडीआरएएम)
3 0x03 Reserved पंक्ति एड्रेस बिट (1–15)
4 0x04 Reserved स्तंभ एड्रेस बिट (1–15)
5 0x05 खड़ी ऊंचाई स्टैक? कॉनसी? रैंक−1 (1–8) सामान्यतः 0 या 1, जिसका अर्थ 1 या 2 होता है
6 0x06 मॉड्यूल डेटा चौड़ाई ईसीसी डीआईएमएम के लिए सामान्यतः 64, या 72
7 0x07 Reserved
8 0x08 इस असेंबली का इंटरफ़ेस वोल्टेज स्तर (Vcc आपूर्ति वोल्टेज के समान नहीं) (0–5) तालिका लुकअप द्वारा डिकोड किया गया.
सामान्यतः 5 = एसएसटीएल 1.8 वी
9 0x09 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) उच्चतम सीएएस विलंबता पर घड़ी चक्र का समय.
10 0x0a नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) घड़ी से एसडीआरएएम एक्सेस समय (tAC)
11 0x0b डीआईएमएम विन्यास प्रकार (0–2): गैर-ईसीसी, समता, ईसीसी सारणी अवलोकन
12 0x0c स्वयं रिफ्रेश करने की अवधि (0–5): 64, 256, 128, 32, 16, 8 kHz आवश्यकताओं को रिफ्रेश करें
13 0x0d प्राथमिक एसडीआरएएम चौड़ाई (1–255) सामान्यतः 8 (×8 भागों से निर्मित मॉड्यूल) या 16
14 0x0e ईसीसी एसडीआरएएम चौड़ाई (0–255) बैंक ईसीसी/पैरिटी एसडीआरएएम उपकरणों की चौड़ाई। सामान्यतः 0 या 8।
15 0x0f Reserved
16 0x10 — — — — 8 4 — — बर्स्ट लंबाई समर्थित (बिटमैप)
17 0x11 एसडीआरएएम उपकरण प्रति बैंक (1–255) सामान्यतः 4 या 8
18 0x12 7 6 5 4 3 2 — — CAS विलंबता समर्थित (बिटमैप)
19 0x13 Reserved
20 0x14 — — मिनी-यूडीआईएमएम मिनी-आरडीआईएमएम माइक्रो-डीआईएमएम एसओ-डीआईएमएम यूडीआईएमएम आरडीआईएमएम इस असेंबली का डीआईएमएम प्रकार (बिटमैप)
21 0x15 — मॉड्यूल विश्लेषण जांच है — एफईटी स्विच बाहरी सक्षम करें — — — — मेमोरी मॉड्यूल फीचर बिटमैप
22 0x16 — — — — — — — अशक्त चालक सम्मिलित हैं मेमोरी चिप फीचर बिटमैप
23 0x17 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) मध्यम सीएएस विलंबता पर घड़ी चक्र का समय.
24 0x18 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) क्लॉक से डेटा एक्सेस समय (tAC)
25 0x19 नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) लघु सीएएस विलंबता पर घड़ी चक्र का समय।
26 0x1a नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) क्लॉक से डेटा एक्सेस समय (tAC)
27 0x1b नैनोसेकंड (1–63) 1/4 एनएस (0–0.75) न्यूनतम पंक्ति प्रीचार्ज समय (tRP)
28 0x1c नैनोसेकंड (1–63) 1/4 एनएस (0–0.75) न्यूनतम पंक्ति सक्रिय-पंक्ति सक्रिय विलंब (tRRD)
29 0x1d नैनोसेकंड (1–63) 1/4 एनएस (0–0.75) न्यूनतम RAS to CAS विलबं (tRCD)
30 0x1e नैनोसेकंड (1–255) प्रीचार्ज समय के लिए न्यूनतम सक्रिय (tRAS)
31 0x1f 512 एमआईबी 256 एमआईबी 128 एमआईबी 16 GiB 8 GiB 4 GiB 2 GiB 1 GiB प्रत्येक रैंक का आकार (बिटमैप)।
32 0x20 नैनोसेकंड का दसवां भाग (0.0–1.2) सौवां नैनोसेकंड (0.00–0.09) घड़ी से एड्रेस/कमांड सेटअप समय
33 0x21 नैनोसेकंड का दसवां भाग (0.0–1.2) सौवां नैनोसेकंड (0.00–0.09) घड़ी के बाद एड्रेस/कमांड नियन्त्रित समय
34 0x22 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) स्ट्रोब से डेटा इनपुट सेटअप समय
35 0x23 नैनोसेकंड का दसवां भाग (0.0–0.9) सौवां नैनोसेकंड (0.00–0.09) स्ट्रोब के बाद डेटा इनपुट होल्ड टाइम
36 0x24 नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) न्यूनतम लेखन पुनर्प्राप्ति समय (tWR)
37 0x25 नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) कमांड विलंब पढ़ने के लिए आंतरिक लेखन (tWTR)
38 0x26 नैनोसेकंड (1–63) 0.25 एनएस (0–0.75) प्रीचार्ज कमांड विलंब के लिए आंतरिक रीड (tRTP)
39 0x27 Reserved "मेमोरी विश्लेषण जांच विशेषताओं" के लिए आरक्षित
40 0x28 — tRC आंशिक एनएस (0–5):
0, 0.25, 0.33, 0.5, 0.66, 0.75		 tRFC fractional एनएस (0–5):
0, 0.25, 0.33, 0.5, 0.66, 0.75		 tRFC + 256 एनएस बाइट्स 41 और 42 का विस्तार।
41 0x29 नैनोसेकंड (1–255) न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करने का समय (tRC)
42 0x2a नैनोसेकंड (1–255) सक्रिय/रिफ्रेश करने के समय के लिए न्यूनतम रिफ्रेश करें (tRFC)
43 0x2b नैनोसेकंड (0–15) नैनोसेकंड का दसवां भाग (0.0–0.9) अधिकतम घड़ी चक्र समय (tCK max)
44 0x2c सौवां नैनोसेकंड (0.01–2.55) अधिकतम तिरछा, किसी भी डीक्यू के लिए डीक्यूएस। (tDQSQ max)
45 0x2d सौवां नैनोसेकंड (0.01–2.55) डेटा होल्ड स्क्यू फैक्टर पढ़ें (tQHS)
46 0x2e माइक्रोसेकंड (1–255) पीएलएल रीलॉक टाइम
47–61 0x2f–0x3d Reserved भविष्य के मानकीकरण के लिए.
62 0x3e प्रमुख संशोधन (0–9) साधारण संशोधन (0.0–0.9) एसपीडी संशोधन स्तर, सामान्यतः 1.0
63 0x3f जाँच योग बाइट्स का योग 0–62, अस्वीकृत नहीं
64–71 0x40–47 निर्माता जेईडीईसी आईडी स्टोर्ड लिटिल-एंडियन, ट्रेलिंग जीरो-पैड
72 0x48 मॉड्यूल निर्माण स्थान विक्रेता-विशिष्ट कोड
73–90 0x49–0x5a मॉड्यूल भाग संख्या एएससीआईआई, अंतरिक्ष-गद्देदार ( (,-,), A–Z, a–z, 0–9, तक सीमित स्थान है)
91–92 0x5b–0x5c मॉड्यूल संशोधन कोड विक्रेता-विशिष्ट कोड
93 0x5d 2000 से वर्ष (0–255) निर्माण तिथि (वाईवाईडब्ल्यूडब्ल्यू)
94 0x5e हफ्तों (1–52)
95–98 0x5f–0x62 मॉड्यूल सीरियल संख्या विक्रेता-विशिष्ट कोड
99–127 0x63–0x7f निर्माता-विशिष्ट डेटा प्रदर्शन प्रोफाइल बढ़ाया जा सकता है


डीडीआर3 एसडीआरएएम

डीडीआर3 एसडीरैम मानक महत्वपूर्ण रूप से एसपीडी विषय सूची लेआउट को ओवरहाल और सरल करता है। कई बीसीडी-एन्कोडेड नैनोसेकंद फ़ील्ड के अतिरिक्त, कुछ समयबेस इकाइयां उच्च परिशुद्धता के लिए निर्दिष्ट हैं, और विभिन्न समय पैरामीटर उस आधार इकाई के गुणकों के रूप में एन्कोड किए गए हैं।[8] इसके अतिरिक्त, सीएएस विलंबता के आधार पर अलग-अलग समय मानों को निर्दिष्ट करने की प्रथा को हटा दिया गया है; अब समय पैरामीटर्स का सिर्फ एक सेट है।

संशोधन 1.1 कुछ मापदंडों को एक मध्यम समय आधार मूल्य और a (हस्ताक्षरित, -128 +127) ठीक समय आधार सुधार के रूप में व्यक्त करने देता है। सामान्यतः, मध्यम समय का आधार 1/8 एनएस (125 पीएस) होता है, और ठीक समय का आधार 1, 2.5 या 5 पीएस होता है। सुधार की कमी वाले पिछले संस्करणों के साथ संगतता के लिए, मध्यम समय आधार संख्या सामान्यतः गोल होती है और सुधार ऋणात्मक होता है। इस तरह काम करने वाले मान हैं:

डीडीआर3 एसपीडी दो-भाग समय पैरामीटर
एमटीबी बाइट एफटीबी बाइट मान
12 34 tCKmin, न्यूनतम घड़ी अवधि
16 35 tAAmin, न्यूनतम सीएएस विलंबता समय
18 36 tRCDmin, न्यूनतम आरएएस# से सीएएस# विलंब
20 37 tRPmin, न्यूनतम पंक्ति प्रीचार्ज विलंब
21, 23 38 tRCmin,न्यूनतम सक्रिय से सक्रिय/प्रीचार्ज विलंब
डीडीआर3 एसडीआरएएम के लिए एसपीडी विषय सूची
बाइट बिट टिप्पणियाँ
डेक हेक्स 7 6 5 4 3 2 1 0
0 0x00 सीआरसी से सीरियल को बाहर करें एसपीडी बाइट कुल (अपरिभाषित/256) प्रयुक्त एसपीडी बाइट (अपरिभाषित/128/176/256)
1 0x01 एसपीडी प्रमुख संशोधन एसपीडी साधारण संशोधन 1.0, 1.1, 1.2 or 1.3
2 0x02 बेसिक मेमोरी टाइप (11 = डीडीआर3 एसडीआरएएम) रैम चिप्स का प्रकार
3 0x03 Reserved मॉड्यूल प्रकार मॉड्यूल का प्रकार; उदाहरण के लिए, 2 = अनबफर्ड डीआईएमएम, 3 = एसओ-डीआईएमएम, 11 = एलआरडीआईएमएम
4 0x04 — बैंक एड्रेस बिट्स -3 log2(बिट्स प्रति चिप)−28 शून्य का अर्थ है 8 बैंक, 256 मिबिट।
5 0x05 — पंक्ति एड्रेस बिट्स -12 कॉलम एड्रेस बिट्स-9
6 0x06 Reserved 1.25 वी 1.35 वी 1.5 वी नहीं मॉड्यूल वोल्टेज समर्थित। 1.5 वी डिफ़ॉल्ट है।
7 0x07 — रैंक -1 log2(आई/ओ बिट्स/चिप)−2 मॉड्यूल संगठन
8 0x08 — ईसीसी बिट्स (001=8) log2(डेटा बिट्स)−3 64-बिट, गैर-ईसीसी डीआईएमएम के लिए 0x03।
9 0x09 लाभांश, पिकोसेकंड (1–15) भाजक, पिकोसेकंड (1–15) फाइन टाइम बेस, लाभांश/भाजक
10 0x0a लाभांश, नैनोसेकंड (1–255) मध्यम समय आधार, लाभांश/भाजक; सामान्यतः 1/8
11 0x0b भाजक, नैनोसेकंड (1–255)
12 0x0c न्यूनतम चक्र समय tCKmin एमटीबी के गुणकों में
13 0x0d Reserved
14 0x0e 11 10 9 8 7 6 5 4 सीएएस विलंबता समर्थित (बिटमैप)
15 0x0f — 18 17 16 15 14 13 12
16 0x10 न्यूनतम सीएएस विलंबता समय, tAAmin एमटीबी के गुणकों में; जैसे, 80/8 एनएस.
17 0x11 न्यूनतम लेखन पुनर्प्राप्ति समय, tWRmin एमटीबी के गुणकों में; जैसे, 120/8 एनएस.
18 0x12 न्यूनतम आरएएस से सीएएस विलंब समय, tRCDmin एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
19 0x13 न्यूनतम पंक्ति से पंक्ति सक्रिय विलंब समय, tRRDmin एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
20 0x14 न्यूनतम पंक्ति प्रीचार्ज समय, tRPmin एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
21 0x15 tRCmin, बिट्स 11:8 tRASmin, बिट्स 11:8 बाइट्स 23 और 22 के ऊपरी 4 बिट
22 0x16 समय के लिए न्यूनतम सक्रिय, tRASmin, बिट्स 7:0 एमटीबी के गुणकों में; जैसे, 280/8 एनएस.
23 0x17 न्यूनतम सक्रिय से सक्रिय/रिफ्रेश करें, tRCmin, बिट्स 7:0 एमटीबी के गुणकों में; जैसे, 396/8 एनएस.
24 0x18 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब, tRFCmin, बिट्स 7:0 एमटीबी के गुणकों में; जैसे, 1280/8 एनएस.
25 0x19 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब, tRFCmin, बिट्स 15:8
26 0x1a देरी पढ़ने के लिए न्यूनतम आंतरिक लेखन, tWTRmin एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
27 0x1b प्रीचार्ज विलंब के लिए न्यूनतम आंतरिक रीड, tRTPmin एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
28 0x1c Reserved tFAWmin, बिट्स 11:8 एमटीबी के गुणकों में; जैसे, 240/8 एनएस.
29 0x1d न्यूनतम चार सक्रिय विंडो विलंब tFAWmin, बिट्स 7:0
30 0x1e डीएलएल-बंद — आरजेडक्यू/7 आरजेडक्यू/6 एसडीआरएएम वैकल्पिक विशेषताएं बिटमैप का समर्थन करती हैं
31 0x1f पीएएसआर — ओडीटीएस एएसआर ईटीआर 1× ईटीआर (95 °C) एसडीआरएएम थर्मल और रिफ्रेश विकल्प
32 0x20 वर्तमान शुद्धता (टीबीडी; वर्तमान में 0 = अपरिभाषित) डीआईएमएम थर्मल सेंसर उपस्थित है?
33 0x21 गैर मानक। डाई काउंट — सिग्नल लोड गैर-मानक एसडीआरएएम उपकरण प्रकार (उदा., स्टैक्ड डाई)
34 0x22 tCKmin सुधार (1.1 के लिए नया) एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 12 में जोड़े गए
35 0x23 tAAmin सुधार (1.1 के लिए नया) एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 16 में जोड़े गए
36 0x24 tRCDmin सुधार (1.1 के लिए नया) एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 18 में जोड़े गए
37 0x25 tRPmin सुधार (1.1 के लिए नया) एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 20 में जोड़े गए
38 0x26 tRCmin सुधार (1.1 के लिए नया) एफटीबी के गुणक पर हस्ताक्षर किए, बाइट 23 में जोड़े गए
39–40 0x27–0x28 Reserved भविष्य के मानकीकरण के लिए.
41 0x29 विक्रेता विशिष्ट tMAW अधिकतम सक्रिय गणना (मैक) (अपरीक्षित/700k/600k/.../200k/आरक्षित/∞) पंक्ति हथौड़ा शमन के लिए
42–59 0x2a–0x3b Reserved भविष्य के मानकीकरण के लिए.
60 0x3c — मॉड्यूल ऊंचाई, मिमी (1–31, >45) मॉड्यूल नाममात्र ऊंचाई
61 0x3d पीछे की मोटाई, मिमी (1–16) सामने की मोटाई, मिमी (1–16) मॉड्यूल की मोटाई, मान = छत (मिमी) - 1
62 0x3e डिज़ाइन दोहराव जेईडीईसी डिजाइन संख्या जेईडीईसी संदर्भ डिजाइन प्रयुक्त (11111 = कोई नहीं)
63–116 0x3f–0x74 मॉड्यूल-विशिष्ट खंड पंजीकृत / असंबद्ध के बीच अंतर
117 0x75 मॉड्यूल निर्माता आईडी, आईएसबाइट जेईपी-106 द्वारा सौंपा गया
118 0x76 मॉड्यूल निर्माता आईडी, एमएसबाइट
119 0x77 मॉड्यूल निर्माण स्थान विक्रेता-विशिष्ट कोड
120 0x78 दसियों साल वर्षों निर्माण वर्ष (बीसीडी)
121 0x79 दसियों सप्ताह हफ्तों विनिर्माण सप्ताह (बीसीडी)
122–125 0x7a–0x7d मॉड्यूल सीरियल संख्या विक्रेता-विशिष्ट कोड
126–127 0x7e–0x7f एसपीडी सीआरसी-16 बाइट्स 0-116 या 0-125 सम्मिलित हैं; बाइट 0 बिट 7 देखें
128–145 0x80–0x91 मॉड्यूल भाग संख्या एएससीआईआई सबसेट, स्पेस-पैडेड
146–147 0x92–0x93 मॉड्यूल संशोधन कोड विक्रेता परिभाषित
148–149 0x94–0x95 डीरैम निर्माता आईडी मॉड्यूल निर्माता से अलग के रूप में
150–175 0x96–0xAF निर्माता-विशिष्ट डेटा
176–255 0xB0–0xFF ग्राहक उपयोग के लिए उपलब्ध है

मॉड्यूल की मेमोरी क्षमता की गणना बाइट्स 4, 7 और 8 से की जा सकती है। मॉड्यूल चौड़ाई (बाइट 8) प्रति चिप बिट्स की संख्या से विभाजित (बाइट 7) प्रति रैंक चिप्स की संख्या देती है। इसके बाद प्रति-चिप क्षमता (बाइट 4) और मॉड्यूल पर चिप्स के रैंक की संख्या (सामान्यतः 1 या 2, बाइट 7 से) से गुणा किया जा सकता है।

डीडीआर4 एसडीआरएएम

एसपीडी के लिए डीडीआर4 एसडीआरएएम एनेक्स एल मानक उपयोग किए गए ईईपीरोम मॉड्यूल को बदलता है। पुराने AT24C02-संगत 256-बाइट ईईपीरोम के अतिरिक्त, जेईडीईसी अब नए गैर-मानक EE1004 प्रकार को एसएमबस स्तर पर दो पृष्ठों के साथ प्रत्येक 256 बाइट्स के साथ परिभाषित करता है। नई मेमोरी अभी भी पुराने 0x50–0x57 एड्रेस का उपयोग करती है, किन्तु0x36 (SPA0) और 0x37 (SPA1) पर दो अतिरिक्त एड्रेस अब बस के लिए वर्तमान-सक्रिय पृष्ठ का चयन करने के लिए कमांड प्राप्त करने के लिए उपयोग किए जाते हैं, जो बैंक स्विचिंग का रूप है।[9] आंतरिक रूप से प्रत्येक तार्किक पृष्ठ को 128 बाइट्स के दो भौतिक ब्लॉकों में विभाजित किया जाता है, जिनमें से प्रत्येक कुल चार ब्लॉक और 512 बाइट्स होते हैं।[10] विशेष एड्रेस श्रेणियों के लिए अन्य सिमेंटिक्स समान रहते हैं, चूंकि लेखन सुरक्षा को अब ब्लॉकों द्वारा संबोधित किया जाता है और SA0 पर उच्च वोल्टेज को अब इसकी स्थिति बदलने की आवश्यकता है।[11]

अनुलग्नक एल मेमोरी मॉड्यूल के प्रकार के आधार पर कुछ अलग-अलग लेआउट को परिभाषित करता है जिन्हें 512-बाइट (जिनमें से अधिकतम 320 बाइट्स परिभाषित हैं) टेम्पलेट में प्लग किया जा सकता है। बिट परिभाषाएँ डीडीआर3 के समान हैं।[10]

डीडीआर4 एसडीआरएएम के लिए एसपीडी विषय सूची[12]
बाइट बिट टिप्पणियाँ
डेक हेक्स 7 6 5 4 3 2 1 0
0 0x00 एसपीडी बाइट्स का उपयोग किया
1 0x01 एसपीडी संशोधन एन सामान्यतः 0x10, 0x11, 0x12
2 0x02 बेसिक मेमोरी टाइप (12 = डीडीआर4 एसडीआरएएम) रैम चिप्स का प्रकार
3 0x03 Reserved मॉड्यूल प्रकार मॉड्यूल का प्रकार; उदाहरण के लिए, 2 = अनबफर्ड डीआईएमएम, 3 = एसओ-डीआईएमएम, 11 = एलआरडीआईएमएम
4 0x04 बैंक समूह बिट्स बैंक एड्रेस बिट्स-2 जीबी में कुल एसडीआरएएम क्षमता प्रति डाई शून्य का अर्थ है कोई बैंक समूह नहीं, 4 बैंक, 256 मिबिट.
5 0x05 Reserved पंक्ति एड्रेस बिट्स -12 कॉलम एड्रेस बिट्स-9
6 0x06 प्राथमिक एसडीआरएएम पैकेज प्रकार डाई काउंट Reserved सिग्नल लोड हो रहा है
7 0x07 Reserved अधिकतम सक्रिय विंडो (tMAW) अधिकतम सक्रिय गणना (मैक) एसडीआरएएम वैकल्पिक विशेषताएं
8 0x08 Reserved एसडीआरएएम थर्मल और रिफ्रेश विकल्प
9 0x09 पोस्ट पैकेज मरम्मत (पीपीआर) सॉफ्ट पीपीआर Reserved अन्य एसडीआरएएम वैकल्पिक विशेषताएं
10 0x0a एसडीआरएएम पैकेज प्रकार डाई काउंट−1 डीरैम घनत्व अनुपात सिग्नल लोड हो रहा है माध्यमिक एसडीआरएएम पैकेज प्रकार
11 0x0b Reserved स्थायी झंडा चलने योग्य झंडा मॉड्यूल नाममात्र वोल्टेज, वीडीडी
12 0x0c Reserved रैंक मिक्स पैकेज रैंक प्रति डीआईएमएम-1 एसडीआरएएम डिवाइस की चौड़ाई मॉड्यूल संगठन
13 0x0d Reserved बस की चौड़ाई का विस्तार प्राथमिक बस चौड़ाई बिट्स में मॉड्यूल मेमोरी बस चौड़ाई
14 0x0e थर्मल सेंसर Reserved मापांक थर्मल सेंसर
15 0x0f Reserved विस्तारित आधार मॉड्यूल प्रकार
16 0x10 Reserved
17 0x11 Reserved मीडियम समय आधार (एमटीबी) फाइन समय आधार (एफटीबी) पीएस में मापा गया।
18 0x12 न्यूनतम एसडीआरएएम चक्र समय, tCKAVGmin एमटीबी के गुणकों में; जैसे, 100/8 एनएस.
19 0x13 अधिकतम एसडीआरएएम चक्र समय, tCKAVGmax एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
20 0x14 14 13 12 11 10 9 8 7 सीएएस विलंबता ने बिट-मास्क का समर्थन किया
21 0x15 22 21 20 19 18 17 16 15 सीएएस विलंबता ने बिट-मास्क का समर्थन किया
22 0x16 30 29 28 27 26 25 24 23 सीएएस विलंबता ने बिट-मास्क का समर्थन किया
23 0x17 कम सीएल रेंज Reserved 36 35 34 33 32 31 सीएएस विलंबता ने बिट-मास्क का समर्थन किया
24 0x18 न्यूनतम सीएएस विलंबता समय, tAAmin एमटीबी के गुणकों में; जैसे, 1280/8 एनएस.
25 0x19 न्यूनतम आरएएस से सीएएस विलंब समय, tRCDmin एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
26 0x1a न्यूनतम पंक्ति प्रीचार्ज विलंब time, tRPmin एमटीबी के गुणकों में; जैसे, 60/8 एनएस.
27 0x1b tRASmin और tRCmin के लिए ऊपरी निबल्स
28 0x1c देरी के समय को प्रीचार्ज करने के लिए न्यूनतम सक्रिय, tRASmin कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
29 0x1d न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय, tRCmin कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
30 0x1e न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC1min कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
31 0x1f न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC1min सबसे महत्वपूर्ण बाइट एमटीबी के गुणकों में
32 0x20 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC2min कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
33 0x21 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC2min सबसे महत्वपूर्ण बाइट एमटीबी के गुणकों में
34 0x22 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC4min कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
35 0x23 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय, tRFC4min सबसे महत्वपूर्ण बाइट एमटीबी के गुणकों में
36 0x24 Reserved tFAWmin सबसे महत्वपूर्ण निब्ब्ल
37 0x25 न्यूनतम चार सक्रिय विंडो विलंब समय, tFAWmin कम से कम महत्वपूर्ण बाइट एमटीबी के गुणकों में
38 0x26 देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय, tRRD_Smin, विभिन्न बैंक समूह एमटीबी के गुणकों में
39 0x27 देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय, tRRD_Lmin, एक ही बैंक समूह एमटीबी के गुणकों में
40 0x28 न्यूनतम सीएएस से सीएएस विलंब समय, tCCD_Lmin, एक ही बैंक समूह एमटीबी के गुणकों में
41 0x29 tWRmin के लिए ऊपरी निब्ब्ल
42 0x2a न्यूनतम लेखन पुनर्प्राप्ति समय, tWRmin एमटीबी के गुणकों में
43 0x2b tWTRmin के लिए ऊपरी निब्ब्ल
44 0x2c पढ़ने के लिए लिखने का न्यूनतम समय, tWTR_Smin, विभिन्न बैंक समूह एमटीबी के गुणकों में
45 0x2d पढ़ने के लिए लिखने का न्यूनतम समय, tWTR_Lmin, एक ही बैंक समूह एमटीबी के गुणकों में
49–59 0x2e–0x3b Reserved आधार विन्यास खंड
60–77 0x3c–0x4d एसडीआरएएम बिट मैपिंग के लिए कनेक्टर
78–116 0x4e–0x74 Reserved आधार विन्यास खंड
117 0x75 न्यूनतम सीएएस से सीएएस विलंब समय के लिए ठीक ऑफसेट, tCCD_Lmin, एक ही बैंक एफटीबी इकाइयों के लिए दो का पूरक गुणक
118 0x76 देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय के लिए ठीक ऑफसेट, tRRD_Lmin, एक ही बैंक समूह एफटीबी इकाइयों के लिए दो का पूरक गुणक
119 0x77 देरी के समय को सक्रिय करने के लिए न्यूनतम सक्रिय के लिए ठीक ऑफसेट, tRRD_Smin, विभिन्न बैंक समूह एफटीबी इकाइयों के लिए दो का पूरक गुणक
120 0x78 न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय के लिए फ़ाइन ऑफ़सेट, tRCmin एफटीबी इकाइयों के लिए दो का पूरक गुणक
121 0x79 न्यूनतम पंक्ति प्रीचार्ज विलंब समय के लिए ठीक ऑफसेट, tRPmin एफटीबी इकाइयों के लिए दो का पूरक गुणक
122 0x7a न्यूनतम आरएएस से सीएएस विलंब समय के लिए ठीक ऑफसेट, tRCDmin एफटीबी इकाइयों के लिए दो का पूरक गुणक
123 0x7b न्यूनतम सीएएस विलंबता समय के लिए ठीक ऑफसेट, tAAmin एफटीबी इकाइयों के लिए दो का पूरक गुणक
124 0x7c एसडीआरएएम अधिकतम चक्र समय के लिए ठीक ऑफसेट, tCKAVGmax एफटीबी इकाइयों के लिए दो का पूरक गुणक
125 0x7d एसडीआरएएम न्यूनतम चक्र समय के लिए ठीक ऑफसेट, tCKAVGmin एफटीबी इकाइयों के लिए दो का पूरक गुणक
126 0x7e आधार विन्यास अनुभाग के लिए चक्रीय अतिरेक कोड (सीआरसी), कम से कम महत्वपूर्ण बाइट सीआरसी16 एल्गोरिथम
127 0x7f बेस कॉन्फ़िग सेक्शन के लिए साइक्लिक रिडंडेंसी कोड (सीआरसी), सबसे महत्वपूर्ण बाइट सीआरसी16 एल्गोरिथम
128–191 0x80–0xbf मॉड्यूल-विशिष्ट खंड मेमोरी मॉड्यूल परिवार पर निर्भर (यूडीआईएमएम, आरडीआईएमएम, एलआरडीआईएमएम)
192–255 0xc0–0xff हाइब्रिड मेमोरी आर्किटेक्चर विशिष्ट पैरामीटर
256–319 0x100–0x13f विस्तारित फ़ंक्शन पैरामीटर ब्लॉक
320–321 0x140–0x141 मॉड्यूल निर्माता जेईपी-106 देखें
322 0x142 मॉड्यूल निर्माण स्थान निर्माता-परिभाषित विनिर्माण स्थान कोड
323 0x143 मॉड्यूल निर्माण वर्ष बाइनरी कोडेड डेसीमल (बीसीडी) में प्रतिनिधित्व
324 0x144 मॉड्यूल निर्माण सप्ताह बाइनरी कोडेड डेसीमल (बीसीडी) में प्रतिनिधित्व
325–328 0x145–0x148 मॉड्यूल सीरियल संख्या भाग संख्याओं में एक अद्वितीय सीरियल नंबर के लिए निर्माता-परिभाषित प्रारूप
329–348 0x149–0x15c मॉड्यूल भाग संख्या एएससीआईआई भाग संख्या, अप्रयुक्त अंकों को 0x20 पर सेट किया जाना चाहिए
349 0x15d मॉड्यूल संशोधन कोड निर्माता-परिभाषित संशोधन कोड
350–351 0x15e–0x15f डीरैम निर्माता आईडी कोड जेईपी-106 देखें
352 0x160 डीरैम कदम निर्माता-परिभाषित स्टेपिंग या 0xFF यदि उपयोग नहीं किया जाता है
353–381 0x161–0x17d निर्माता का विशिष्ट डेटा
382–383 0x17e–0x17f Reserved


डीडीआर5 एसडीआरएएम

जेईएसडी400-5 विनिर्देश के आधार पर डीडीआर5 के लिए प्रारंभिक तालिका।

डीडीआर5 एसपीडी तालिका को 1024-बाइट तक विस्तृत करता है। डीडीआर5 का एसपीडी I3C (बस) बस का उपयोग कर रहा है।

डीडीआर5 एसडीआरएएम के लिए एसपीडी विषय सूची
बाइट बिट टिप्पणियाँ
डेक हेक्स 7 6 5 4 3 2 1 0
0 0x00 एसपीडी डिवाइस में बाइट्स की संख्या
1 0x01 बेस विन्यासेशन पैरामीटर के लिए एसपीडी संशोधन
2 0x02 कुंजी बाइट / होस्ट बस कमांड प्रोटोकॉल प्रकार
3 0x03 कुंजी बाइट / मॉड्यूल प्रकार
4 0x04 पहला एसडीआरएएम घनत्व और पैकेज
5 0x05 पहला एसडीआरएएम एड्रेसिंग
6 0x06 पहला एसडीआरएएम आई/ओ चौड़ाई
7 0x07 पहले एसडीआरएएम बैंक समूह और बैंक प्रति बैंक समूह
8 0x08 दूसरा एसडीआरएएम घनत्व और पैकेज
9 0x09 दूसरा एसडीआरएएम एड्रेसिंग
10 0x0a दूसरा एसडीआरएएम आई/ओ चौड़ाई
11 0x0b दूसरा एसडीआरएएम बैंक समूह और बैंक प्रति बैंक समूह
12 0x0c एसडीआरएएम वैकल्पिक विशेषताएं
13 0x0d थर्मल और रिफ्रेश विकल्प
14 0x0e Reserved
15 0x0f Reserved
16 0x10 एसडीआरएएम नाममात्र वोल्टेज, वीडीडी


एक्सटेंशन

जेईडीईसी मानक केवल कुछ एसपीडी बाइट्स निर्दिष्ट करता है। वास्तव में महत्वपूर्ण डेटा पहले 64 बाइट्स में फिट बैठता है,[6][7][13][14][15] जबकि कुछ शेष निर्माता की पहचान के लिए निर्धारित हैं। चूँकि, 256-बाइट ईईपीरोम सामान्यतः प्रदान किया जाता है। शेष स्थान का अनेक उपयोग किया गया है।

उन्नत प्रदर्शन प्रोफाइल (ईपीपी)

सभी प्रणालियों पर मुलभुत कार्यक्षमता सुनिश्चित करने के लिए मेमोरी सामान्यतः एसपीडी रोम में रूढ़िवादी समय अनुशंसाओं के साथ आती है। उत्साही अधिकांश उच्च गति के लिए मेमोरी समय को मानवीकृत रूप से समायोजित करने में अधिक समय व्यतीत करते हैं।

उन्नत प्रदर्शन प्रोफ़ाइल एसपीडी का विस्तार है, जिसे एनवीडिया और कोर्सेर गेमिंग द्वारा विकसित किया गया है, जिसमें डीडीआर2 एसडीआरएएम के उच्च-प्रदर्शन संचालन के लिए अतिरिक्त जानकारी सम्मिलित है, जिसमें आपूर्ति वोल्टेज और कमांड समय जानकारी सम्मिलित है जो जेईडीईसी एसपीडी स्पेक में सम्मिलित नहीं है। ईपीपी जानकारी उसी ईईपीरोम में संग्रहीत होती है, किन्तुबाइट्स 99-127 में, जो मानक डीडीआर2 एसपीडी द्वारा उपयोग नहीं की जाती हैं।[16]

ईपीपी एसपीडी रोम उपयोग
बाइट्स आकार पूर्ण प्रोफ़ाइल संक्षिप्त प्रोफाइल
99–103 5 ईपीपी हेडर
104–109 6 प्रोफाइल एफपी1 प्रोफाइल एपी1
110–115 6 प्रोफाइल एपी2
116–121 6 प्रोफाइल एफपी2 प्रोफाइल एपी3
122–127 6 प्रोफाइल एपी4

मापदंडों को विशेष रूप से एनफोर्स 500, एनफोर्स 600 और एनफोर्स 700 चिपसेट पर मेमोरी कंट्रोलर को फिट करने के लिए डिज़ाइन किया गया है। एनवीडिया अपने हाई-एंड मदरबोर्ड चिपसेट के लिए बीआईओएस में ईपीपी के लिए समर्थन को प्रोत्साहित करता है। इसका उद्देश्य न्यूनतम प्रयास के साथ उत्तम प्रदर्शन प्राप्त करने के लिए एक-क्लिक ओवरक्लॉकिंग प्रदान करना है।

ईपीपी मेमोरी के लिए एनवीडिया का नाम जो प्रदर्शन और स्थिरता के लिए योग्य है, एसएलआई-तैयार मेमोरी है।[17] एसएलआई-रेडी-मेमोरी शब्द ने कुछ भ्रम उत्पन्न किया है, क्योंकि इसका स्केलेबल लिंक इंटरफ़ेस से कोई लेना-देना नहीं है। कोई एकल वीडियो कार्ड (यहां तक ​​कि गैर-एनवीडिया कार्ड) के साथ ईपीपी/एसएलआई मेमोरी का उपयोग कर सकता है, और कोई ईपीपी/एसएलआई मेमोरी के बिना मल्टी-कार्ड एसएलआई वीडियो सेटअप चला सकता है।

विस्तारित संस्करण, ईपीपी 2.0, डीडीआर3 मेमोरी को भी सपोर्ट करता है।[18]


इंटेल एक्सट्रीम मेमोरी प्रोफाइल (एक्सएमपी)

एक समान, इंटेल द्वारा विकसित जेईडीईसी एसपीडी एक्सटेंशन डीडीआर3 एसडीरैम डीआईएमएम के लिए विकसित किया गया था, जिसे बाद में डीडीआर3 एसडीरैम में भी उपयोग किया गया था। एक्सएमपी बाइट 176–255 का उपयोग करता है, जो उच्च-प्रदर्शन मेमोरी टाइमिंग को एनकोड करने के लिए जेईडीईसी द्वारा आवंटित नहीं किए जाते हैं।।[19]

इसके बाद, एएमडी ने एएमपी को एएमडी प्लेटफॉर्म में उपयोग के लिए अनुकूलित मेमोरी मॉड्यूल की "राडॉन मेमोरी" लाइन में उपयोग के लिए एक्सएमपी के समकक्ष विधि विकसित किया था।[20][21] इसके अतिरिक्त, मदरबोर्ड डेवलपर्स ने अपने एएमडी-आधारित मदरबोर्ड को एक्सएमपी प्रोफाइल पढ़ने की अनुमति देने के लिए अपनी स्वयं की विधियों को प्रायुक्त किया: एमएसआई ए-एक्सएमपी प्रदान करता है,[22] असुस में डीओसीपी (डायरेक्ट ओवर क्लॉक प्रोफाइल) है, और गीगाबाइट में ईओसीपी (एक्सटेंडेड ओवर क्लॉक प्रोफाइल) है।[23]

एक्सएमपी एसपीडी रोम उपयोग[24]
डीडीआर3 बाइट्स आकार उपयोग
176–184 10 एक्सएमपी हेडर
185–219 33 एक्सएमपी प्रोफ़ाइल 1 ("उत्साही" सेटिंग)
220–254 36 एक्सएमपी प्रोफ़ाइल 2 ("चरम" सेटिंग्स)

हेडर में निम्न डेटा होता है। सबसे महत्वपूर्ण बात यह है कि इसमें नैनोसेकंड की तर्कसंगत संख्या के रूप में एक मध्यम समयबेस मान एमटीबी (सामान्य मान 1/8, 1/12 और 1/16 एनएस हैं) होता है। कई अन्य बाद के समय मानों को एमटीबी इकाइयों की पूर्णांक संख्या के रूप में व्यक्त किया जाता है।

हेडर में प्रति मेमोरी चैनल डीआईएमएम की संख्या भी सम्मिलित है जिसे प्रोफ़ाइल को समर्थन देने के लिए डिज़ाइन किया गया है; अधिक डीआईएमएम सहित अच्छी तरह से काम नहीं कर सकता है।

एक्सएमपी हेडर बाइट्स[24]
डीडीआर3 बाइट बिट्स उपयोग
176 7:0 एक्सएमपी मैजिक नंबर बाइट 1 0x0C
177 7:0 एक्सएमपी मैजिक नंबर बाइट 2 0x4A
178 0 प्रोफाइल 1 सक्षम (यदि 0, अक्षम)
1 प्रोफ़ाइल 2 सक्षम
3:2 प्रोफ़ाइल 1 डीआईएमएम प्रति चैनल (1–4 0–3 के रूप में एन्कोडेड)
5:4 प्रोफाइल 2 डीआईएमएम प्रति चैनल
7:6 Reserved
179 3:0 एक्सएमपी लघु संस्करण संख्या (x.0 or x.1)
7:4 एक्सएमपी प्रमुख संस्करण संख्या (0.x or 1.x)
180 7:0 प्रोफ़ाइल के लिए मध्यम समय आधार लाभांश 1
181 7:0 प्रोफ़ाइल 1 के लिए मध्यम समय आधार भाजक (एमटीबी = लाभांश/भाजक एनएस)
182 7:0 प्रोफ़ाइल के लिए मध्यम समय आधार लाभांश 2 (जैसे. 8)
183 7:0 प्रोफ़ाइल 2 के लिए मध्यम समय आधार विभाजक (उदाहरण के लिए 1, एमटीबी = 1/8 एनएस दे रहा है)
184 7:0 Reserved
एक्सएमपी प्रोफ़ाइल बाइट्स[24]
डीडीआर3 बाइट 1 डीडीआर3 बाइट 2 बिट्स Use
185 220 0 मॉड्यूल वीडीडी वोल्टेज बीसवीं (0.00 या 0.05)
4:1 मॉड्यूल वीडीडी वोल्टेज दसवां (0.0-0.9)
6:5 मॉड्यूल वीडीडी वोल्टेज इकाइयां (0-2)
7 Reserved
186 221 7:0 न्यूनतम एसडीआरएएम क्लॉक अवधि tCKmin (एमटीबी इकाइयां)
187 222 7:0 न्यूनतम सीएएस विलंबता समय tAAmin (एमटीबी इकाइयां)
188 223 7:0 सीएएस विलंबता समर्थित (बिटमैप, 4-11 बिट्स 0-7 के रूप में एन्कोडेड)
189 224 6:0 सीएएस विलंबता समर्थित (बिटमैप, 12-18 बिट्स 0-6 के रूप में एन्कोडेड)
7 Reserved
190 225 7:0 न्यूनतम सीएएस लेखन विलंबता समय tCWLmin (एमटीबी इकाइयां)
191 226 7:0 न्यूनतम पंक्ति प्रीचार्ज विलंब समय tRPmin (एमटीबी इकाइयां)
192 227 7:0 न्यूनतम आरएएस से सीएएस विलंब समय tRCDmin (एमटीबी इकाइयां)
193 228 7:0 न्यूनतम लेखन पुनर्प्राप्ति समय tWRmin (एमटीबी इकाइयां)
194 229 3:0 tRASmin ऊपर निबल (बिट्स 11:8)
7:4 tRCmin ऊपर निबल (बिट्स 11:8)
195 230 7:0 देरी के समय को प्रीचार्ज करने के लिए न्यूनतम सक्रिय tRASmin बिट्स 7:0 (एमटीबी इकाइयां)
196 231 7:0 न्यूनतम सक्रिय से सक्रिय/रिफ्रेश विलंब समय tRCmin बिट्स 7:0 (एमटीबी इकाइयां)
197 232 7:0 अधिकतम औसत रिफ्रेश अंतराल tREFI एलएसबाइट (एमटीबी इकाइयां)
198 233 7:0 अधिकतम औसत रिफ्रेश अंतराल tREFI एमएसबाइट (एमटीबी इकाइयां)
199 234 7:0 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय tRFCmin एलएसबाइट (एमटीबी इकाइयां)
200 235 7:0 न्यूनतम रिफ्रेश पुनर्प्राप्ति विलंब समय tRFCmin एमएसबाइट (एमटीबी इकाइयां)
201 236 7:0 न्यूनतम प्रीचार्ज कमांड विलंब के लिए आंतरिक रीड time tRTPmin (एमटीबी इकाइयां)
202 237 7:0 न्यूनतम पंक्ति सक्रिय से पंक्ति सक्रिय विलंब समय tRRDmin (एमटीबी इकाइयां)
203 238 3:0 tFAWmin ऊपर निबल (बिट्स 11:8)
7:4 Reserved
204 239 7:0 न्यूनतम चार सक्रिय विंडो विलंब समय tFAWmin बिट्स 7:0 (एमटीबी इकाइयां)
205 240 7:0 न्यूनतम कमांड विलंब पढ़ने के लिए आंतरिक लेखन time tWTRmin (एमटीबी इकाइयां)
206 241 2:0 कमांड टर्नअराउंड समय समायोजन पढ़ने के लिए लिखें (0–7 घड़ी चक्र)
3 कमांड टर्नअराउंड एडजस्टमेंट साइन पढ़ने के लिए लिखें (0=पुल-इन, 1=पुश-आउट)
6:4 कमांड टर्नअराउंड टाइम एडजस्टमेंट (0–7 घड़ी चक्र) लिखने के लिए पढ़ें
7 कमांड टर्नअराउंड एडजस्टमेंट साइन लिखने के लिए पढ़ें (0=पुल-इन, 1=पुश-आउट)
207 242 2:0 लगातार कमांड टर्नअराउंड समय समायोजन (0–7 घड़ी चक्र)
3 लगातार टर्नअराउंड एडजस्टमेंट साइन (0=पुल-इन, 1=पुश-आउट)
7:4 Reserved
208 243 7:0 प्रणाली सीएमडी दर मोड। 0 = जेटीजी डिफ़ॉल्ट, अन्यथा एमटीबी-×-टीसीके/एनएस की विशिष्ट इकाइयों में।

उदा. यदि एमटीबी 1/8 एनएस है, तो यह 1/8 घड़ी चक्र की इकाइयों में है।

209 244 7:0 एसडीआरएएम ऑटो सेल्फ रिफ्रेश प्रदर्शन।

मानक संस्करण 1.1 कहता है कि दस्तावेज़ीकरण टीबीडी है।

210–218 245–253 7:0 Reserved
219 254 7:0 आरक्षित, विक्रेता-विशिष्ट व्यक्तित्व कोड।

उपरोक्त सभी डेटा डीडीआर3 (एक्सएमपी 1.1) के लिए हैं; डीडीआर4 विनिर्देश अभी तक उपलब्ध नहीं हैं।

ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल (एक्सपो)

एएमडी का ओवरक्लॉकिंग के लिए विस्तारित प्रोफाइल (एक्सपो) एक जेईडीईसी एसपीडी एक्सटेंशन है जिसे डीडीआर5 डीआईएमएम के लिए प्रणाली मेमोरी में एक-क्लिक स्वचालित ओवरक्लॉकिंग प्रोफाइल प्रायुक्त करने के लिए विकसित किया गया है।[25][26] एएमडी एक्सपो-प्रमाणित डीआईएमएम में अनुकूलित समय सम्मिलित है जो इसके जेन 4 प्रोसेसर के प्रदर्शन को अनुकूलित करता है।[27] इंटेल के बंद मानक एक्सएमपी के विपरीत, एक्स्पो मानक खुला और रॉयल्टी-मुक्त है।[26] इसे इंटेल प्लेटफॉर्म पर उपयोग किया जा सकता है।[26] सितंबर 2022 में लॉन्च होने पर, एक्सपो-सर्टिफिकेशन के साथ 15 पार्टनर रैम किट उपलब्ध हैं जो 6400 एमटी/एस तक पहुंचती हैं।[28]


विक्रेता-विशिष्ट मेमोरी

विशिष्ट प्रणाली के लिए विक्रेता-विशिष्ट मेमोरी मॉड्यूल को बाध्य करने के लिए कुछ मेमोरी क्षेत्रों में जानकारी लिखना सामान्य दुरुपयोग है। फुजित्सु प्रौद्योगिकी समाधान ऐसा करने के लिए जाने जाते हैं। प्रणाली में विभिन्न मेमोरी मॉड्यूल जोड़ने से सामान्यतः अस्वीकार या अन्य काउंटर-उपाय (जैसे प्रत्येक बूट पर एफ 1 दबाना) होते हैं।

02 0E 00 01-00 00 00 EF-02 03 19 4D-BC 47 C3 46 ...........M.G.F
53 43 00 04-EF 4F 8D 1F-00 01 70 00-01 03 C1 CF SC...O....p.....

ऍफ़एससी स्ट्रिंग पर ध्यान दें, यह फुजित्सु-सीमेंस कंप्यूटर के लिए ब्रांडेड माइक्रोन टेक्नोलॉजीज के 512 एमबी मेमोरी मॉड्यूल का आउटपुट है।

प्रणाली बीआईओएस उन मेमोरी मॉड्यूल को अस्वीकार कर देता है जिनमें यह जानकारी ऑफ़सेट 128h से प्रारंभ नहीं होती है।

कुछ पैकर्ड बेल एएमडी लैपटॉप भी इस विधि का उपयोग करते हैं, इस स्थिति में लक्षण भिन्न हो सकते हैं किन्तुयह बीप पैटर्न के अतिरिक्त फ्लैशिंग कर्सर का कारण बन सकता है। संयोग से यह बीआईओएस भ्रष्टाचार का भी लक्षण हो सकता है।[29] चूंकि 2GB को 4GB में अपग्रेड करने से भी समस्या हो सकती है।

एसपीडी जानकारी पढ़ना और लिखना

मेमोरी मॉड्यूल निर्माता मॉड्यूल पर ईईपीरोम को एसपीडी जानकारी लिखते हैं। मेमोरी नियंत्रक को विन्यास करने के लिए मदरबोर्ड बीआईओएस एसपीडी जानकारी पढ़ता है। ऐसे कई प्रोग्राम उपस्थित हैं जो एसपीडी जानकारी को पढ़ने और संशोधित करने में सक्षम हैं, किन्तुसभी मदरबोर्ड चिपसेट पर नहीं।

  • डमाइडकोड प्रोग्राम जो मेमोरी (और अन्य चीजों) के बारे में जानकारी को डिकोड कर सकता है और लिनक्स, फ्रीबीएसडी, नेटबीएसडी, ओपनबीएसडी, बेओएस, साइगविन और सोलारिस (ऑपरेटिंग प्रणाली) पर चलता है। डमाइडकोड सीधे एसपीडी जानकारी तक नहीं पहुँचता है; यह मेमोरी के बारे में एसएमबीआईओएस डेटा की रिपोर्ट करता है।[30] यह जानकारी सीमित या गलत हो सकती है।
  • लिनक्स प्रणाली और फ्रीबीएसडी पर, i2c-उपकरण द्वारा प्रदान किया गया उपयोक्ता स्थान प्रोग्राम डिकोड-डिम कंप्यूटर में एसपीडी जानकारी के साथ किसी भी मेमोरी पर जानकारी को डिकोड और प्रिंट करता है।[31][32] इसके लिए कर्नेल, ईईपीरोम कर्नेल ड्राइवर में प्रणाली प्रबंधन बस नियंत्रक समर्थन की आवश्यकता होती है, और यह भी कि एसपीडी ईईपीरोम एसएमबस से जुड़े होते हैं। पुराने लिनक्स वितरणों पर, डीकोड-डीआईएमएमs.पीएल एलएम_सेंसर के भाग के रूप में उपलब्ध था।
  • ओपनबीएसडी में मेमोरी मॉड्यूल के बारे में जानकारी प्रदान करने के लिए वर्जन 4.3 से एक ड्राइवर (एसपीडीमेम(4)) सम्मिलित है। ड्राइवर को नेटबीएसडी से पोर्ट किया गया था, जहां यह रिलीज 5.0 के बाद से उपलब्ध है।
  • कोरबूट समय, आकार और अन्य गुणों के साथ कंप्यूटर में सभी मेमोरी नियंत्रकों को प्रारंभ करने के लिए एसपीडी जानकारी पढ़ता है और उसका उपयोग करता है।
  • माइक्रोसॉफ़्ट विंडोज़ प्रणाली एचविन्फो जैसे प्रोग्राम का उपयोग करते हैं,[33] सीपीयू-जेड और विशिष्टता, जो एसपीडी से डीरैम मॉड्यूल की जानकारी को पढ़ और प्रदर्शित कर सकते हैं।

एसपीडी सूचना का चिपसेट-स्वतंत्र पठन और लेखन इप्रोम प्रोग्रामर हार्डवेयर और सॉफ्टवेयर के साथ सीधे मेमोरी के ईईपीरोम तक पहुंच कर किया जाता है।

पुराने लैपटॉप के लिए सामान्य एसएमबस पाठकों के रूप में इतना सामान्य उपयोग नहीं है, क्योंकि बीआईओएस द्वारा इसे पढ़ने के बाद मॉड्यूल पर आंतरिक ईईपीरोम को अक्षम किया जा सकता है, इसलिए बस अनिवार्य रूप से उपयोग के लिए उपलब्ध है। उपयोग की जाने वाली विधि A0, A1 लाइनों को कम करने के लिए है जिससे आंतरिक मेमोरी बंद हो जाए, बाहरी उपकरण को एसएमबस तक पहुंचने की अनुमति मिल सके। एक बार यह हो जाने के बाद, कस्टम लिनक्स बिल्ड या डॉस एप्लिकेशन बाहरी उपकरण तक पहुंच सकता है। सामान्य उपयोग एलसीडी पैनल मेमोरी चिप्स से सामान्य पैनल को मालिकाना लैपटॉप में फिर से फिट करने के लिए डेटा को पुनर्प्राप्त कर रहा है।

कुछ चिप्स पर राइट प्रोटेक्ट लाइन को अलग करना भी अच्छा विचार है जिससे रीप्रोग्रामिंग के समय ऑनबोर्ड चिप्स साफ न हों।

एक संबंधित विधि अधिकांश कई लैपटॉप के साथ सम्मिलित वेबकैम पर चिप को फिर से लिख रही है क्योंकि बस की गति अधिक अधिक है और इसे संशोधित भी किया जा सकता है जिससे चिप विफलता की स्थिति में यूईएफआई के बाद के क्लोनिंग के लिए 25x संगत चिप्स को वापस पढ़ा जा सके।

यह दुर्भाग्य से केवल डीडीआर3 और नीचे काम करता है, क्योंकि डीडीआर4 विभिन्न सुरक्षा का उपयोग करता है और सामान्यतः केवल पढ़ा जा सकता है। एसपीडीटूल या इसी तरह के उपकरण का उपयोग करना संभव है और चिप को एक के साथ बदलें जिसकी डब्ल्यूपी लाइन मुक्त है जिससे इसे सीटू में बदला जा सके।

कुछ चिपसेट पर संदेश असंगत एसएमबस ड्राइवर? देखा जा सकता है इसलिए पढ़ना भी रोका जाता है।

आरजीबी एलईडी नियंत्रण

कुछ मेमोरी मॉड्यूल (विशेषकर गेमिंग पीसी पर)[34] आरजीबी एलईडी का समर्थन करें जो मालिकाना एसएमबीस कमांड द्वारा नियंत्रित होते हैं। यह अतिरिक्त कनेक्टर्स और केबलों के बिना एलईडी रंग नियंत्रण की अनुमति देता है। रोशनी को नियंत्रित करने के लिए आवश्यक कई निर्माताओं के कर्नेल ड्राइवरों का उपयोग अकेले 2020 में कई बार पूर्ण कर्नेल मेमोरी एक्सेस से लेकर एमएसआर और I/O पोर्ट नियंत्रण तक पहुंच प्राप्त करने के लिए किया गया है।[35][36][37]


पुराने उपकरणों पर

कुछ पुराने उपकरणों को समानांतर उपस्थिति का एड्रेस लगाने वाले एसआईएमएम के उपयोग की आवश्यकता होती है (सामान्यतः उपस्थिति का एड्रेस लगाने या पीडी कहा जाता है)। इनमें से कुछ उपकरण विशेष रूप से गैर-मानक पीडी कोडिंग, आईबीएम कंप्यूटर और हेवलेट पैकर्ड लेज़र और अन्य प्रिंटर का उपयोग करते हैं।

यह भी देखें

संदर्भ

  1. ↑ Thomas P. Koenig; Nathan John (1997-02-03), "Serial Presence Detection poised for limelight", Electronic News, 43 (2153)
  2. ↑ JEDEC Standard 21-C section 4.1.4 "Definition of the TSE2002av Serial Presence Detect (SPD) EEPROM with Temperature Sensor (TS) for Memory Module Applications"
  3. ↑ "TN-04-42: Memory Module Serial Presence-Detect Write Protection" (PDF). Micron.
  4. ↑ Application note INN-8668-APN3: SDRAM SPD Data Standards, memorytesters.com
  5. ↑ PC SDRAM Serial Presence Detect (SPD) Specification (PDF), 1.2A, December 1997, p. 28
  6. ↑ 6.0 6.1 JEDEC Standard 21-C section 4.1.2.4 DDR SDRAM के लिए SPDs
  7. ↑ 7.0 7.1 JEDEC मानक 21-C खंड 4.1.2.10 DDR2 SDRAM के लिए विशिष्ट SPDs
  8. ↑ "Understanding DDR3 Serial Presence Detect (SPD) Table".
  9. ↑ Delvare, Jean. "[PATCH] eeprom: New ee1004 driver for DDR4 memory". LKML. Retrieved 7 November 2019.
  10. ↑ 10.0 10.1 {{cite web |author1=JEDEC |title=अनुलग्नक L: DDR4 SDRAM मॉड्यूल के लिए सीरियल प्रेजेंस डिटेक्ट (SPD)।|url=http://www.softnology.biz/pdf/4_01_02_AnnexL-R25_SPD_for_DDR4_SDRAM_Release_3_Sep2015.pdf}
  11. ↑ TSE2004 >JEDEC. "EE1004 और TSE2004 डिवाइस विशिष्टता (ड्राफ्ट)" (PDF). Retrieved 7 November 2019.
  12. ↑ JESD21-C Annex L: Serial Presence Detect for DDR4 SDRAM Modules, Release 5
  13. ↑ JEDEC मानक 21-C खंड 4.1.2.11 DDR3 SDRAM मॉड्यूल के लिए सीरियल उपस्थिति का पता लगाने (SPD)
  14. ↑ JEDEC मानक 21-C खंड 4.1.2 सीरियल उपस्थिति का पता लगाने का मानक, सामान्य मानक
  15. ↑ JEDEC Standard 21-C खंड 4.1.2.5 सिंक्रोनस DRAM (SDRAM) के लिए विशिष्ट PDs
  16. ↑ DDR2 UDIMM Enhanced Performance Profiles Design Specification (PDF), Nvidia, 2006-05-12, retrieved 2009-05-05
  17. ↑ http://www.nvidia.com/docs/CP/45121/sli_memory.pdf[bare URL PDF]
  18. ↑ Enhanced Performance Profiles 2.0 (pp. 2–3)
  19. ↑ "What Is Intel® Extreme Memory Profile (Intel® XMP)?". Intel. Retrieved September 26, 2022.
  20. ↑ "मेमोरी प्रोफाइल टेक्नोलॉजी - एएमपी अप योर रैम". AMD. 2012. Retrieved January 8, 2018.
  21. ↑ Martin, Ryan (July 23, 2012). "AMD ने अपना XMP-समतुल्य AMP - eTeknix पेश किया". eTeknix. Retrieved January 8, 2018.
  22. ↑ "MSI is worlds first brand to enable A-XMP on Ryzen for best DDR4 performance, launches new models". MSI. March 21, 2017. Retrieved January 8, 2018.
  23. ↑ Tradesman1 (August 26, 2016). "XMP, DOCP, EOCP का क्या मतलब है - सॉल्व्ड - मेमोरी". Tom's Hardware Forums. Retrieved January 8, 2018.
  24. ↑ 24.0 24.1 24.2 "Intel Extreme Memory Profile (XMP) Specification, Rev 1.1" (PDF). Intel. October 2007. Archived from the original (PDF) on March 6, 2012. Retrieved May 25, 2010.
  25. ↑ "ओवरक्लॉकिंग के लिए एएमडी विस्तारित प्रोफाइल". AMD. Retrieved September 26, 2022.
  26. ↑ 26.0 26.1 26.2 Roach, Jacob (September 6, 2022). "What is AMD EXPO and should my DDR5 have it?". Digital Trends. Retrieved September 26, 2022.
  27. ↑ Bonshor, Gavin (August 30, 2022). "AMD EXPO Memory Technology: One Click Overclocking Profiles For Ryzen 7000". AnandTech. Retrieved September 26, 2022.
  28. ↑ "AMD announces EXPO technology for DDR5 memory overclocking". VideoCardz. August 30, 2022. Retrieved September 26, 2022.
  29. ↑ "Packard Bell LJ65 RAM upgrade". Tom's Hardware Forum.
  30. ↑ "dmidecode: What's it good for?". Linux.com | The source for Linux information. 29 November 2004.
  31. ↑ "डिकोड-मंद(1)". Debian Manpage. Retrieved 2020-12-16.
  32. ↑ "डिकोड-मंद". www.freebsd.org. Retrieved 2021-01-24.
  33. ↑ "HWiNFO - प्रोफेशनल सिस्टम इंफॉर्मेशन एंड डायग्नोस्टिक्स". HWiNFO.
  34. ↑ "VENGEANCE RGB PRO series DDR4 memory | Desktop Memory | CORSAIR". www.corsair.com. Retrieved 2020-11-26.
  35. ↑ ActiveCyber. वाइपर आरजीबी चालक स्थानीय विशेषाधिकार वृद्धि (Technical report). CVE-2019-18845 – via MITRE Corporation.
  36. ↑ ActiveCyber. CORSAIR iCUE Driver Local Privilege Escalation (CVE-2020-8808) (Technical report). CVE-2020-8808 – via MITRE Corporation.
  37. ↑ ActiveCyber. ACTIVE-2020-003: Trident Z Lighting Control Driver Local Privilege Escalation (Technical report). CVE-2020-12446 – via MITRE Corporation.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सीरियल_उपस्थिति_अनुसंधान&oldid=108952’