सबथ्रेशोल्ड चालन: Difference between revisions
m (7 revisions imported from alpha:सबथ्रेशोल्ड_चालन) |
No edit summary |
||
| Line 1: | Line 1: | ||
[[File:FET subthreshold leakage.png|thumbnail|एनएफईटी में सबथ्रेशोल्ड रिसाव]]'''सबथ्रेशोल्ड चालन''' या '''सबथ्रेशोल्ड लीकेज''' या '''सबथ्रेशोल्ड ड्रेन धारा''' [[MOSFET|मोसफेट]] के स्रोत और ड्रेन के बीच [[विद्युत प्रवाह]] है जब [[ट्रांजिस्टर]] सबथ्रेशोल्ड क्षेत्र में होता है, या कमजोर-उलटा क्षेत्र जो गेट-टू-सोर्स वोल्टेज के लिए थ्रेशोल्ड [[वोल्टेज]] से नीचे होता है।<ref name="Tsividis_1999"/> | [[File:FET subthreshold leakage.png|thumbnail|एनएफईटी में सबथ्रेशोल्ड रिसाव]]'''सबथ्रेशोल्ड चालन''' या '''सबथ्रेशोल्ड लीकेज''' या '''सबथ्रेशोल्ड ड्रेन धारा''' [[MOSFET|मोसफेट]] के स्रोत और ड्रेन के बीच [[विद्युत प्रवाह]] है जब [[ट्रांजिस्टर]] सबथ्रेशोल्ड क्षेत्र में होता है, या कमजोर-उलटा क्षेत्र जो गेट-टू-सोर्स वोल्टेज के लिए थ्रेशोल्ड [[वोल्टेज]] से नीचे होता है।<ref name="Tsividis_1999"/> | ||
| Line 37: | Line 36: | ||
==अग्रिम पठन== | ==अग्रिम पठन== | ||
* {{cite book |author-first=Vincent C. |author-last=Gaudet |chapter=Chapter 4.1. Low-Power Design Techniques for State-of-the-Art CMOS Technologies |editor-first=Bernd |editor-last=Steinbach |editor-link=:de:Bernd Steinbach |title=Recent Progress in the Boolean Domain |publisher=[[Cambridge Scholars Publishing]] |location=Newcastle upon Tyne, UK |edition=1 |date=2014-04-01 |orig-year=2013-09-25 |isbn=978-1-4438-5638-6 |pages=187–212 |url=https://books.google.com/books?id=_pwxBwAAQBAJ |access-date=2019-08-04}} [https://m.tau.ac.il/~ilia1/publications/rpbd_book.pdf<!-- draft version 2013-09-25 -->] (455 pages) | * {{cite book |author-first=Vincent C. |author-last=Gaudet |chapter=Chapter 4.1. Low-Power Design Techniques for State-of-the-Art CMOS Technologies |editor-first=Bernd |editor-last=Steinbach |editor-link=:de:Bernd Steinbach |title=Recent Progress in the Boolean Domain |publisher=[[Cambridge Scholars Publishing]] |location=Newcastle upon Tyne, UK |edition=1 |date=2014-04-01 |orig-year=2013-09-25 |isbn=978-1-4438-5638-6 |pages=187–212 |url=https://books.google.com/books?id=_pwxBwAAQBAJ |access-date=2019-08-04}} [https://m.tau.ac.il/~ilia1/publications/rpbd_book.pdf<!-- draft version 2013-09-25 -->] (455 pages) | ||
[[Category: | [[Category:CS1 location test]] | ||
[[Category:Created On 01/06/2023]] | [[Category:Created On 01/06/2023]] | ||
[[Category:Vigyan Ready]] | [[Category:MOSFETs]] | ||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with broken file links]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:ट्रांजिस्टर मॉडलिंग]] | |||
[[Category:विद्युत प्रवाह]] | |||
Latest revision as of 15:33, 15 June 2023
सबथ्रेशोल्ड चालन या सबथ्रेशोल्ड लीकेज या सबथ्रेशोल्ड ड्रेन धारा मोसफेट के स्रोत और ड्रेन के बीच विद्युत प्रवाह है जब ट्रांजिस्टर सबथ्रेशोल्ड क्षेत्र में होता है, या कमजोर-उलटा क्षेत्र जो गेट-टू-सोर्स वोल्टेज के लिए थ्रेशोल्ड वोल्टेज से नीचे होता है।[1]
एक ट्रांजिस्टर में सबथ्रेशोल्ड चालन की मात्रा उसके सीमा वोल्टेज द्वारा निर्धारित की जाती है, जो उपकरण को चालू या बंद स्टेट्स के बीच स्विच करने के लिए आवश्यक न्यूनतम गेट वोल्टेज है। चूंकि, जैसा कि एमओएस उपकरण में ड्रेन धारा गेट वोल्टेज के साथ घातीय रूप से भिन्न होता है, थ्रेशोल्ड वोल्टेज तक पहुँचने पर चालन तुरंत शून्य नहीं हो जाता है। किन्तु यह सबथ्रेशोल्ड गेट वोल्टेज के संबंध में एक घातीय व्यवहार दिखाना जारी रखता है। जब प्रायुक्त गेट वोल्टेज के विरुद्ध प्लॉट किया जाता है, तो यह सबथ्रेशोल्ड ड्रेन धारा एक लॉग-लीनियर स्लोप को प्रदर्शित करता है, जिसे सबथ्रेशोल्ड स्लोप के रूप में परिभाषित किया जाता है। एक ट्रांजिस्टर की स्विचिंग दक्षता के लिए सबथ्रेशोल्ड ढलान का उपयोग योग्यता के रूप में किया जाता है।[2]
डिजिटल परिपथ में, सबथ्रेशोल्ड चालन को सामान्यतः ऐसी स्थिति परजीवी रिसाव (इलेक्ट्रॉनिक्स) के रूप में देखा जाता है, जिसमें आदर्श रूप से कोई चालन नहीं होता है। दूसरी ओर, माइक्रोपावर एनालॉग परिपथ में, कमजोर उलटा एक कुशल ऑपरेटिंग क्षेत्र है, और सबथ्रेशोल्ड एक उपयोगी ट्रांजिस्टर मोड है जिसके चारों ओर परिपथ फ़ंक्शन डिज़ाइन किए गए हैं।[3]
ऐतिहासिक रूप से, सीएमओएस परिपथ में, ग्राउंड और आपूर्ति वोल्टेज के बीच गेट वोल्टेज की पूरी श्रृंखला की तुलना में थ्रेसहोल्ड वोल्टेज महत्वहीन रहा है, जो ऑफ स्टेट में थ्रेसहोल्ड के नीचे गेट वोल्टेज की अनुमति देता है। गेट वोल्टेज डेनार्ड स्केलिंग के रूप में, थ्रेसहोल्ड वोल्टेज के नीचे गेट वोल्टेज स्विंग के लिए कमरा काफी कम हो गया, और सबथ्रेशोल्ड चालन एक ट्रांजिस्टर के ऑफ-स्टेट रिसाव का एक महत्वपूर्ण भाग बन गया है।[4][5] 0.2 वी सबथ्रेशोल्ड चालन के थ्रेसहोल्ड वोल्टेज के साथ एक प्रौद्योगिकी उत्पादन के लिए, अन्य रिसाव मोड के साथ कुल विद्युत व्यय का 50% भाग हो सकता है।[6][7]
सब-थ्रेशोल्ड इलेक्ट्रॉनिक्स
कुछ उपकरण डेटा को पूरी तरह से चालू या बंद किए बिना संसाधित करने के लिए सब-थ्रेशोल्ड चालन का लाभ उठाते हैं। यहां तक कि मानक ट्रांजिस्टर में भी अल्प मात्रा में धारा लीक होता है, चाहे वे तकनीकी रूप से बंद हों। कुछ सब-थ्रेशोल्ड उपकरण मानक चिप्स की शक्ति के 1 और 0.1 प्रतिशत के बीच काम करने में सक्षम हैं।[8]
इस तरह के कम विद्युत के संचालन से कुछ उपकरणों को विद्युत की छोटी मात्रा के साथ काम करने की अनुमति मिलती है जिसे संलग्न विद्युत की आपूर्ति के बिना साफ किया जा सकता है, जैसे पहनने योग्य ईकेजी मॉनिटर जो पूरी तरह से शरीर की गर्मी पर चल सकता है।[8]
यह भी देखें
- एकीकृत परिपथ
- मूर की विधि
- मल्टी-चैनल लंबाई
- सबथ्रेशोल्ड ढलान
संदर्भ
- ↑ Tsividis, Yannis (1999). Operation and Modeling of the MOS Transistor (2 ed.). New York: McGraw-Hill. p. 99. ISBN 0-07-065523-5.
- ↑ Physics of Semiconductor Devices, S. M. Sze. New York: Wiley, 3rd ed., with Kwok K. Ng, 2007, chapter 6.2.4, p. 315, ISBN 978-0-471-14323-9.
- ↑ Vittoz, Eric A. (1996). "The Fundamentals of Analog Micropower Design". In Toumazou, Chris; Battersby, Nicholas C.; Porta, Sonia (eds.). Circuits and systems tutorials. John Wiley and Sons. pp. 365–372. ISBN 978-0-7803-1170-1.
- ↑ Soudris, Dimitrios; Piguet, Christian; Goutis, Costas, eds. (2002). Designing CMOS Circuits for Low Power. Springer. ISBN 1-4020-7234-1.
- ↑ Reynders, Nele; Dehaene, Wim (2015). Written at Heverlee, Belgium. Ultra-Low-Voltage Design of Energy-Efficient Digital Circuits. Analog Circuits And Signal Processing (ACSP) (1 ed.). Cham, Switzerland: Springer International Publishing AG Switzerland. doi:10.1007/978-3-319-16136-5. ISBN 978-3-319-16135-8. ISSN 1872-082X. LCCN 2015935431.
- ↑ Roy, Kaushik; Yeo, Kiat Seng (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44. ISBN 0-07-143786-X.
- ↑ l-Hashimi, Bashir M. A, ed. (2006). System on a Chip: Next Generation Electronics. Institution of Engineering and Technology. p. 429. ISBN 0-86341-552-0.
- ↑ 8.0 8.1 Jacobs, Suzanne (2014-07-30). "A Batteryless Sensor Chip for the Internet of Things". Retrieved 2018-05-01.
अग्रिम पठन
- Gaudet, Vincent C. (2014-04-01) [2013-09-25]. "Chapter 4.1. Low-Power Design Techniques for State-of-the-Art CMOS Technologies". In Steinbach, Bernd [in Deutsch] (ed.). Recent Progress in the Boolean Domain (1 ed.). Newcastle upon Tyne, UK: Cambridge Scholars Publishing. pp. 187–212. ISBN 978-1-4438-5638-6. Retrieved 2019-08-04. [1] (455 pages)
