मेमोरी लेटेंसी: Difference between revisions
From Vigyanwiki
No edit summary |
|||
| Line 1: | Line 1: | ||
{{Short description|Access latency of a memory unit from RAM}} | {{Short description|Access latency of a memory unit from RAM}} | ||
[[File:Memory5EZ.jpg|thumb|30-पिन [[SIMM|सिम]] मॉड्यूल पर 70 ns | [[File:Memory5EZ.jpg|thumb|30-पिन [[SIMM|सिम]] मॉड्यूल पर 70 ns लेटेंसी के साथ 1 मेगाबिट [[डायनेमिक रैंडम-एक्सेस मेमोरी]]। आधुनिक डीडीआर4 डीआईएमएम में 15ns से कम लेटेंसी होती है।<ref name="crucial"/>]]'''मेमोरी लेटेंसी''' बाइट या शब्द के लिए मेमोरी में अनुरोध प्रारंभ करने के मध्य का समय (लेटेंसी (इंजीनियरिंग)) है जब तक कि इसे केंद्रीय प्रसंस्करण इकाई द्वारा पुनर्प्राप्त नहीं किया जाता है। यदि डेटा प्रोसेसर के कैश में नहीं है, तो उन्हें प्राप्त करने में अधिक समय लगता है, क्योंकि प्रोसेसर को बाहरी कंप्यूटर मेमोरी सेल के साथ संचार करना होगा। लेटेंसी इसलिए मेमोरी की गति का मौलिक उपाय है: लेटेंसी जितनी कम होगी, पढ़ने की क्रिया उतनी ही तीव्र होगी। | ||
लेटेंसी को [[मेमोरी बैंडविड्थ]] के साथ भ्रमित नहीं होना चाहिए, जो मेमोरी के [[THROUGHPUT|थ्रूपुट]] को मापता है। लेटेंसी को घड़ी चक्रों में या नैनोसेकंड में मापे गए समय में व्यक्त किया जा सकता है। समय के साथ, घड़ी चक्रों में व्यक्त मेमोरी लेटेंसी अधिक स्थिर रही है, किंतु समय के साथ उनमें सुधार हुआ है।<ref name="crucial">Crucial Technology, "Speed ''vs.'' Latency: Why CAS latency isn't an accurate measure of memory performance" [https://www.crucial.com/usa/en/memory-performance-speed-latency]</ref> | |||
== यह भी देखें == | == यह भी देखें == | ||
* [[बर्स्ट मोड (कंप्यूटिंग)]] | * [[बर्स्ट मोड (कंप्यूटिंग)]] | ||
* [[कैस विलंबता]] | * [[कैस विलंबता|कैस लेटेंसी]] | ||
* [[मल्टी-चैनल मेमोरी आर्किटेक्चर]] | * [[मल्टी-चैनल मेमोरी आर्किटेक्चर]] | ||
* [[इंटरलीव्ड मेमोरी]] | * [[इंटरलीव्ड मेमोरी]] | ||
* [[एसडीआरएएम फट ऑर्डरिंग]] | * [[एसडीआरएएम फट ऑर्डरिंग]] | ||
* [[एसडीआरएएम विलंबता]] | * [[एसडीआरएएम विलंबता|एसडीआरएएम लेटेंसी]] | ||
==संदर्भ== | ==संदर्भ== | ||
{{Reflist}} | {{Reflist}} | ||
== बाहरी संबंध == | == बाहरी संबंध == | ||
| Line 22: | Line 19: | ||
[[ar:كمون ذاكرة]] | [[ar:كمون ذاكرة]] | ||
Latest revision as of 13:01, 31 October 2023
30-पिन सिम मॉड्यूल पर 70 ns लेटेंसी के साथ 1 मेगाबिट डायनेमिक रैंडम-एक्सेस मेमोरी। आधुनिक डीडीआर4 डीआईएमएम में 15ns से कम लेटेंसी होती है।[1]
मेमोरी लेटेंसी बाइट या शब्द के लिए मेमोरी में अनुरोध प्रारंभ करने के मध्य का समय (लेटेंसी (इंजीनियरिंग)) है जब तक कि इसे केंद्रीय प्रसंस्करण इकाई द्वारा पुनर्प्राप्त नहीं किया जाता है। यदि डेटा प्रोसेसर के कैश में नहीं है, तो उन्हें प्राप्त करने में अधिक समय लगता है, क्योंकि प्रोसेसर को बाहरी कंप्यूटर मेमोरी सेल के साथ संचार करना होगा। लेटेंसी इसलिए मेमोरी की गति का मौलिक उपाय है: लेटेंसी जितनी कम होगी, पढ़ने की क्रिया उतनी ही तीव्र होगी।
लेटेंसी को मेमोरी बैंडविड्थ के साथ भ्रमित नहीं होना चाहिए, जो मेमोरी के थ्रूपुट को मापता है। लेटेंसी को घड़ी चक्रों में या नैनोसेकंड में मापे गए समय में व्यक्त किया जा सकता है। समय के साथ, घड़ी चक्रों में व्यक्त मेमोरी लेटेंसी अधिक स्थिर रही है, किंतु समय के साथ उनमें सुधार हुआ है।[1]
यह भी देखें
- बर्स्ट मोड (कंप्यूटिंग)
- कैस लेटेंसी
- मल्टी-चैनल मेमोरी आर्किटेक्चर
- इंटरलीव्ड मेमोरी
- एसडीआरएएम फट ऑर्डरिंग
- एसडीआरएएम लेटेंसी
