प्रक्रिया भिन्नता (सेमीकंडक्टर): Difference between revisions
No edit summary |
No edit summary |
||
| (6 intermediate revisions by 4 users not shown) | |||
| Line 1: | Line 1: | ||
प्रक्रिया भिन्नता ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई) की विशेषताओं में स्वाभाविक रूप से होने वाली भिन्नता है जब एकीकृत परिपथ [[ सेमीकंडक्टर डिवाइस का निर्माण | अर्द्धचालक डिवाइस का निर्माण]] होते हैं। प्रक्रिया भिन्नता की मात्रा विशेष रूप से अल्प डाई सिकुड़न (<65 | '''प्रक्रिया भिन्नता''' ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई) की विशेषताओं में स्वाभाविक रूप से होने वाली भिन्नता है जब एकीकृत परिपथ [[ सेमीकंडक्टर डिवाइस का निर्माण | अर्द्धचालक डिवाइस का निर्माण]] होते हैं। प्रक्रिया भिन्नता की मात्रा विशेष रूप से अल्प डाई सिकुड़न (<65 nm) पर स्पष्ट हो जाती है, क्योंकि भिन्नता डिवाइस की पूर्ण लंबाई या चौड़ाई का बड़ा प्रतिशत बन जाती है और जैसे-जैसे फीचर आकार परमाणुओं के आकार और तरंग दैर्ध्य जैसे मौलिक आयामों तक पहुंचते हैं पैटर्निंग लिथोग्राफी मास्क के लिए प्रयोग करने योग्य प्रकाश का प्रक्रिया भिन्नता सभी परिपथों के आउटपुट प्रदर्शन में मापने योग्य और अनुमानित भिन्नता का कारण बनती है, किन्तु विशेष रूप से [[एनालॉग सर्किट|एनालॉग परिपथ]] असमान के कारण<ref>Patrick Drennan, "[https://www.bioee.ee.columbia.edu/courses/upload/Bibliography/drennan_jssc_2003.pdf Understanding MOSFET Mismatch for Analog Design]" ''IEEE Journal of Solid-State Circuits, Vol 38, No 3'', March 2003</ref> यदि विचरण किसी विशेष आउटपुट मीट्रिक (बैंडविड्थ, लाभ, उदय समय, आदि) के मापा या नकली प्रदर्शन का कारण बनता है, तो विशेष परिपथ या डिवाइस के विनिर्देश से नीचे या ऊपर उठता है, यह उपकरणों के उस समुच्चय के लिए समग्र उपज को कम करता है। . | ||
== इतिहास == | == इतिहास == | ||
अर्द्धचालकों में भिन्नता का प्रथम उल्लेख ट्रांजिस्टर के सह-आविष्कारक [[विलियम शॉक्ले]] ने 1961 में जंक्शन ब्रेकडाउन के स्वयं विश्लेषण में किया था।<ref>W. Shockley, “[https://link.springer.com/article/10.1007/BF01688613 Problems related to p-n junctions in silicon].” ''Solid-State Electronics, Volume 2'', January 1961, pp. 35–67.</ref> 1974 में स्कीमर्ट और ज़िमर द्वारा थ्रेशोल्ड-वोल्टेज संवेदनशीलता पर स्वयं पेपर के साथ व्यवस्थित भिन्नता का विश्लेषण किया गया था।<ref>W. Schemmert, G. Zimmer, "[https://ieeexplore.ieee.org/abstract/document/4245073/ Threshold-voltage sensitivity of ion-implanted m.o.s.transistors due to process variations]." ''Electronics Letters, Volume 10, Issue 9'', May 2, 1974, pp. 151-152</ref> इस शोध ने उपकरणों के [[सीमा वोल्टेज]] पर ऑक्साइड की मोटाई और आरोपण ऊर्जा के प्रभाव का परिक्षण किया था। | |||
विविधताओं के स्रोत 1) गेट ऑक्साइड मोटाई 2) यादृच्छिक डोपेंट उतार-चढ़ाव 3) डिवाइस ज्यामिति, नैनोमीटर क्षेत्र में लिथोग्राफी | विविधताओं के स्रोत 1) गेट ऑक्साइड मोटाई 2) यादृच्छिक डोपेंट उतार-चढ़ाव 3) डिवाइस ज्यामिति, नैनोमीटर क्षेत्र में लिथोग्राफी | ||
== विशेषता == | == विशेषता == | ||
अर्द्धचालक फाउंड्री प्रत्येक नई प्रक्रिया नोड के लिए ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई, आदि) की विशेषताओं की परिवर्तनशीलता पर विश्लेषण करती है। इन मापों को | अर्द्धचालक फाउंड्री प्रत्येक नई प्रक्रिया नोड के लिए ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई, आदि) की विशेषताओं की परिवर्तनशीलता पर विश्लेषण करती है। इन मापों को अभिलेख किया जाता है और कल्पित अर्द्धचालक कंपनियों जैसे ग्राहकों को प्रदान किया जाता है। फाइलों के इस समुच्चय को सामान्यतः उद्योग में मॉडल फाइलों के रूप में संदर्भित किया जाता है और डिजाइन के अनुकरण के लिए ईडीए उपकरण द्वारा उपयोग किया जाता है। | ||
=== एफईओएल === | === एफईओएल === | ||
विशिष्ट रूप से प्रोसेस मॉडल (उदाहरण | विशिष्ट रूप से प्रोसेस मॉडल (उदाहरण एचएसपीआईसीई) में फ़्रंट एंड ऑफ़ लाइन स्थितियों के आधार पर [[प्रक्रिया कोनों|प्रक्रिया कॉर्नर]] सम्मिलित होते हैं। ये प्रायः विशिष्ट या नाममात्र बिंदु पर केंद्रित होते हैं और इसमें तीव्र और मंद कोने भी होते हैं जो प्रायः एनटाइप और पीटाइप कोनों में भिन्न हो जाते हैं जो गैर-रैखिक सक्रिय N+ / P+ उपकरणों को विभिन्न विधियों से प्रभावित करते हैं। नाममात्र N+ और P+ ट्रांजिस्टर के लिए TT हैं, तीव्र N+ और P+ ट्रांजिस्टर के लिए FF, तीव्र N+ और धीमे P+ ट्रांजिस्टर के लिए FS, आदि। | ||
=== बीईओएल === | === बीईओएल === | ||
| Line 16: | Line 16: | ||
पंक्ति का पूर्व सिरा}} | पंक्ति का पूर्व सिरा}} | ||
परजीवी तारों को मॉडलिंग करते समय प्रक्रिया | परजीवी तारों को मॉडलिंग करते समय प्रक्रिया सिरों के ऑर्थोगोनल समुच्चय को प्रायः परजीवी निष्कर्षण डेक के साथ आपूर्ति की जाती है। (उदाहरण स्टार-आरसी निष्कर्षण डेक) इन सिरों को सामान्यतः लक्षित मूल्य के लिए विशिष्ट के रूप में सूचीबद्ध किया जाता है और भिन्नताओं के लिए सीबेस्ट / कॉर्स्ट कोनों में कंडक्टर की मोटाई, कंडक्टर की चौड़ाई और कंडक्टर ऑक्साइड की मोटाई जिसके परिणामस्वरूप वायरिंग पर कम से कम सबसे अधिक एकत्र होती है। प्रायः आरसीबेस्ट और आरसीवर्स्ट नामक अतिरिक्त कोने की आपूर्ति की जाती है जो कंडक्टर मापदंडों का चयन करता है, जिसके परिणामस्वरूप मोटाई और चौड़ाई के लिए सबसे उत्तम (सबसे कम) और सबसे निकृष्ट (उच्चतम) वायरिंग प्रतिरोध होता है, और ऑक्साइड की मोटाई जोड़ता है जो सबसे उत्तम (सबसे कम) और सबसे निकृष्ट युग्मित करता है। (उच्चतम) ऑक्साइड मोटाई के कारण धारित क्योंकि यह मान सीधे वायरिंग प्रतिरोध से संबंधित नहीं है। | ||
== वर्कअराउंड और समाधान == | == वर्कअराउंड और समाधान == | ||
| Line 22: | Line 22: | ||
=== सांख्यिकीय विश्लेषण === | === सांख्यिकीय विश्लेषण === | ||
इस दृष्टिकोण का उपयोग करने वाले डिजाइनर यह विश्लेषण करने के लिए दसियों से लेकर हजारों | इस दृष्टिकोण का उपयोग करने वाले डिजाइनर यह विश्लेषण करने के लिए दसियों से लेकर हजारों विश्लेषण तक चलते हैं कि उस विशेष प्रक्रिया के लिए ट्रांजिस्टर की मापी गई परिवर्तनशीलता के अनुसार परिपथ के आउटपुट कैसे व्यवहार करेंगे। ट्रांजिस्टर के लिए मापित मानदंड विश्लेषण से पूर्व स्वयं परिपथ का अनुकरण करने के लिए डिजाइनरों को दी गई मॉडल फाइलों में अंकित किए गए हैं। | ||
डिजाइनरों द्वारा उपयोग किया जाने वाला सबसे | डिजाइनरों द्वारा उपयोग किया जाने वाला सबसे मूल दृष्टिकोण उन उपकरणों के आकार को बढ़ा रहा है जो असमान होने के प्रति संवेदनशील हैं। | ||
=== टोपोलॉजी अनुकूलन === | === टोपोलॉजी अनुकूलन === | ||
| Line 31: | Line 31: | ||
=== पैटर्निंग | === पैटर्निंग प्रविधि === | ||
रेखा किनारों के | रेखा किनारों के प्रतिलेखन को कम करने के लिए उन्नत [[फोटोलिथोग्राफी]] प्रविधियो का उपयोग किया जाता है। | ||
== यह भी देखें == | == यह भी देखें == | ||
| Line 49: | Line 49: | ||
* [http://www.stanford.edu/class/ee380/Abstracts/080402-jhpatel.pdf] | * [http://www.stanford.edu/class/ee380/Abstracts/080402-jhpatel.pdf] | ||
{{DEFAULTSORT:Process Variation (Semiconductor)}} | {{DEFAULTSORT:Process Variation (Semiconductor)}} | ||
[[Category:Articles with hatnote templates targeting a nonexistent page|Process Variation (Semiconductor)]] | |||
[[Category:Created On 11/06/2023|Process Variation (Semiconductor)]] | |||
[[Category: | [[Category:Machine Translated Page|Process Variation (Semiconductor)]] | ||
[[Category:Created On 11/06/2023]] | [[Category:Pages with script errors|Process Variation (Semiconductor)]] | ||
[[Category:सेमीकंडक्टर डिवाइस का निर्माण|Process Variation (Semiconductor)]] | |||
Latest revision as of 15:11, 31 October 2023
प्रक्रिया भिन्नता ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई) की विशेषताओं में स्वाभाविक रूप से होने वाली भिन्नता है जब एकीकृत परिपथ अर्द्धचालक डिवाइस का निर्माण होते हैं। प्रक्रिया भिन्नता की मात्रा विशेष रूप से अल्प डाई सिकुड़न (<65 nm) पर स्पष्ट हो जाती है, क्योंकि भिन्नता डिवाइस की पूर्ण लंबाई या चौड़ाई का बड़ा प्रतिशत बन जाती है और जैसे-जैसे फीचर आकार परमाणुओं के आकार और तरंग दैर्ध्य जैसे मौलिक आयामों तक पहुंचते हैं पैटर्निंग लिथोग्राफी मास्क के लिए प्रयोग करने योग्य प्रकाश का प्रक्रिया भिन्नता सभी परिपथों के आउटपुट प्रदर्शन में मापने योग्य और अनुमानित भिन्नता का कारण बनती है, किन्तु विशेष रूप से एनालॉग परिपथ असमान के कारण[1] यदि विचरण किसी विशेष आउटपुट मीट्रिक (बैंडविड्थ, लाभ, उदय समय, आदि) के मापा या नकली प्रदर्शन का कारण बनता है, तो विशेष परिपथ या डिवाइस के विनिर्देश से नीचे या ऊपर उठता है, यह उपकरणों के उस समुच्चय के लिए समग्र उपज को कम करता है। .
इतिहास
अर्द्धचालकों में भिन्नता का प्रथम उल्लेख ट्रांजिस्टर के सह-आविष्कारक विलियम शॉक्ले ने 1961 में जंक्शन ब्रेकडाउन के स्वयं विश्लेषण में किया था।[2] 1974 में स्कीमर्ट और ज़िमर द्वारा थ्रेशोल्ड-वोल्टेज संवेदनशीलता पर स्वयं पेपर के साथ व्यवस्थित भिन्नता का विश्लेषण किया गया था।[3] इस शोध ने उपकरणों के सीमा वोल्टेज पर ऑक्साइड की मोटाई और आरोपण ऊर्जा के प्रभाव का परिक्षण किया था।
विविधताओं के स्रोत 1) गेट ऑक्साइड मोटाई 2) यादृच्छिक डोपेंट उतार-चढ़ाव 3) डिवाइस ज्यामिति, नैनोमीटर क्षेत्र में लिथोग्राफी
विशेषता
अर्द्धचालक फाउंड्री प्रत्येक नई प्रक्रिया नोड के लिए ट्रांजिस्टर (लंबाई, चौड़ाई, ऑक्साइड मोटाई, आदि) की विशेषताओं की परिवर्तनशीलता पर विश्लेषण करती है। इन मापों को अभिलेख किया जाता है और कल्पित अर्द्धचालक कंपनियों जैसे ग्राहकों को प्रदान किया जाता है। फाइलों के इस समुच्चय को सामान्यतः उद्योग में मॉडल फाइलों के रूप में संदर्भित किया जाता है और डिजाइन के अनुकरण के लिए ईडीए उपकरण द्वारा उपयोग किया जाता है।
एफईओएल
विशिष्ट रूप से प्रोसेस मॉडल (उदाहरण एचएसपीआईसीई) में फ़्रंट एंड ऑफ़ लाइन स्थितियों के आधार पर प्रक्रिया कॉर्नर सम्मिलित होते हैं। ये प्रायः विशिष्ट या नाममात्र बिंदु पर केंद्रित होते हैं और इसमें तीव्र और मंद कोने भी होते हैं जो प्रायः एनटाइप और पीटाइप कोनों में भिन्न हो जाते हैं जो गैर-रैखिक सक्रिय N+ / P+ उपकरणों को विभिन्न विधियों से प्रभावित करते हैं। नाममात्र N+ और P+ ट्रांजिस्टर के लिए TT हैं, तीव्र N+ और P+ ट्रांजिस्टर के लिए FF, तीव्र N+ और धीमे P+ ट्रांजिस्टर के लिए FS, आदि।
बीईओएल
परजीवी तारों को मॉडलिंग करते समय प्रक्रिया सिरों के ऑर्थोगोनल समुच्चय को प्रायः परजीवी निष्कर्षण डेक के साथ आपूर्ति की जाती है। (उदाहरण स्टार-आरसी निष्कर्षण डेक) इन सिरों को सामान्यतः लक्षित मूल्य के लिए विशिष्ट के रूप में सूचीबद्ध किया जाता है और भिन्नताओं के लिए सीबेस्ट / कॉर्स्ट कोनों में कंडक्टर की मोटाई, कंडक्टर की चौड़ाई और कंडक्टर ऑक्साइड की मोटाई जिसके परिणामस्वरूप वायरिंग पर कम से कम सबसे अधिक एकत्र होती है। प्रायः आरसीबेस्ट और आरसीवर्स्ट नामक अतिरिक्त कोने की आपूर्ति की जाती है जो कंडक्टर मापदंडों का चयन करता है, जिसके परिणामस्वरूप मोटाई और चौड़ाई के लिए सबसे उत्तम (सबसे कम) और सबसे निकृष्ट (उच्चतम) वायरिंग प्रतिरोध होता है, और ऑक्साइड की मोटाई जोड़ता है जो सबसे उत्तम (सबसे कम) और सबसे निकृष्ट युग्मित करता है। (उच्चतम) ऑक्साइड मोटाई के कारण धारित क्योंकि यह मान सीधे वायरिंग प्रतिरोध से संबंधित नहीं है।
वर्कअराउंड और समाधान
सांख्यिकीय विश्लेषण
इस दृष्टिकोण का उपयोग करने वाले डिजाइनर यह विश्लेषण करने के लिए दसियों से लेकर हजारों विश्लेषण तक चलते हैं कि उस विशेष प्रक्रिया के लिए ट्रांजिस्टर की मापी गई परिवर्तनशीलता के अनुसार परिपथ के आउटपुट कैसे व्यवहार करेंगे। ट्रांजिस्टर के लिए मापित मानदंड विश्लेषण से पूर्व स्वयं परिपथ का अनुकरण करने के लिए डिजाइनरों को दी गई मॉडल फाइलों में अंकित किए गए हैं।
डिजाइनरों द्वारा उपयोग किया जाने वाला सबसे मूल दृष्टिकोण उन उपकरणों के आकार को बढ़ा रहा है जो असमान होने के प्रति संवेदनशील हैं।
टोपोलॉजी अनुकूलन
इसका उपयोग पॉलिशिंग आदि के कारण भिन्नता को कम करने के लिए किया जाता है।[4]
पैटर्निंग प्रविधि
रेखा किनारों के प्रतिलेखन को कम करने के लिए उन्नत फोटोलिथोग्राफी प्रविधियो का उपयोग किया जाता है।
यह भी देखें
संदर्भ
- ↑ Patrick Drennan, "Understanding MOSFET Mismatch for Analog Design" IEEE Journal of Solid-State Circuits, Vol 38, No 3, March 2003
- ↑ W. Shockley, “Problems related to p-n junctions in silicon.” Solid-State Electronics, Volume 2, January 1961, pp. 35–67.
- ↑ W. Schemmert, G. Zimmer, "Threshold-voltage sensitivity of ion-implanted m.o.s.transistors due to process variations." Electronics Letters, Volume 10, Issue 9, May 2, 1974, pp. 151-152
- ↑ "Managing Process Variation in Intel's 45nm CMOS Technology." Intel Technology Journal, Volume 12, Issue 2 June 17, 2008 http://www.intel.com/technology/itj/2008/v12i2/3-managing/1-abstract.htm
