इंटरसिल 6100: Difference between revisions
No edit summary |
No edit summary |
||
| (2 intermediate revisions by 2 users not shown) | |||
| Line 93: | Line 93: | ||
* [http://www.cpu-world.com/Arch/6100.html "Intersil 6100 microprocessor architecture"], CPU World | * [http://www.cpu-world.com/Arch/6100.html "Intersil 6100 microprocessor architecture"], CPU World | ||
* Intersil, [http://www.classiccmp.org/dunfield/other/i6100cfs.pdf "IM6100 सीएमओएस Family Sampler"] {{Webarchive|url=https://web.archive.org/web/20141002065307/http://www.classiccmp.org/dunfield/other/i6100cfs.pdf |date=2014-10-02 }} | * Intersil, [http://www.classiccmp.org/dunfield/other/i6100cfs.pdf "IM6100 सीएमओएस Family Sampler"] {{Webarchive|url=https://web.archive.org/web/20141002065307/http://www.classiccmp.org/dunfield/other/i6100cfs.pdf |date=2014-10-02 }} | ||
[[Category:12-बिट माइक्रोप्रोसेसर]] | |||
[[Category: | |||
[[Category:Created On 15/06/2023]] | [[Category:Created On 15/06/2023]] | ||
[[Category:Lua-based templates]] | |||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates that generate short descriptions]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:Webarchive template wayback links]] | |||
Latest revision as of 13:59, 30 June 2023
इंटरसिल 6100 1970 के दशक के मध्य में इंटरसिल द्वारा विकसित परिधीय समर्थन और मेमोरी आईसी की श्रृंखला के साथ-साथ 12-बिट पीडीपी-8 निर्देश सेट का एकल-चिप माइक्रोप्रोसेसर कार्यान्वयन है। इसे कभी-कभी सीएमओएस-पीडीपी8 कहा जाता था। चूंकि यह हैरिस निगम द्वारा भी निर्मित किया गया था, इसलिए इसे हैरिस एचएम-6100 के नाम से भी जाना जाता था। इंटरसिल 6100 को 1975[1][2] दूसरी तिमाही में और हैरिस संस्करण को 1976 में प्रस्तुत किया गया था।[2]
6100 वर्ग को इसके अधिकांश समकालीनों (ज़ाइलॉग ज़ेड80, इंटेल 8080, एमओएस टेक्नोलॉजी 6502, मोटोरोला 6800, टेक्सास इंस्ट्रूमेंट्स टीएमएस9900, आदि) द्वारा उपयोग की जाने वाली बाइपोलर और एनएमओएस लॉजिक कार्यविधियों के अतिरिक्त सीएमओएस का उपयोग करके निर्मित किया गया था। इसकी सीएमओएस विधि और हैरिस एचएम-6100ए के लिए 8 मेगाहर्ट्ज की कम घड़ी की गति के परिणामस्वरूप, इसमें अपेक्षाकृत कम विद्युत का व्यय था, 10 V/2 मेगाहर्ट्ज पर 100 मेगावाट से कम, और इसे 4-11 वी की विस्तृत श्रृंखला में एकल आपूर्ति से संचालित किया जा सकता था। इस प्रकार, यह किसी भी महत्वपूर्ण थर्मल प्रबंधन की आवश्यकता के बिना उच्च विश्वसनीयता वाले एम्बेडेड प्रणाली में उपयोग किया जा सकता है, यदि शेष प्रणाली भी सीएमओएस थे।
6100 सैन्य विनिर्देश के लिए उपलब्ध था, और चूंकि यह इंटर्सिल और हैरिस द्वारा दोहरी स्रोत था, इसलिए इसका उपयोग कुछ सैन्य उत्पादों में 8080, 6800 आदि के लिए कम शक्ति विकल्प के रूप में किया गया था। चूंकि इसमें बहुत ही सरल निर्देश सेट और वास्तुकला था, यह एम्बेडेड प्रणाली में उपयोग के लिए उल्लेखनीय रूप से उपयुक्त था जो पहले असतत लॉजिक सर्किट और यहां तक कि लेडेक्स मोटरयुक्त रोटरी स्विच या रिले-आधारित लॉजिक नियंत्रकों का उपयोग करता था।
6100 वर्ग का उपयोग कई वाणिज्यिक उत्पादों में किया गया था, जिसमें डीईसीमेट लाइन, डिजिटल उपकरण निगम का व्यक्तिगत कंप्यूटर बनाने का पहला प्रयास सम्मिलित है। 1976 में पैसिफिक साइबर/मेट्रिक्स के पीसीएम-12 में बाइट (पत्रिका) पत्रिका के अनुसार, इंटरसिल 6100 का पहली बार उपयोग किया गया था।[3] इंटरसिल ने 1982 तक आईएम6100 वर्ग के रूप में एकीकृत परिपथों को व्यावसायिक रूप से बेचा। इसकी प्रतिस्पर्धी मूल्य नहीं थी, और इसकी प्रस्तुति विफल रही थी। 1981 में आईबीएम पर्सनल कंप्यूटर ने सीएमओएस-8s के नियम को सीमेंटेड कर दिया।
विवरण
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
6100 12-बिट सीपीयू है जो पीडीपी-8 (अधिक संपूर्ण चर्चा के लिए पीडीपी-8 देखें) का निकटतम से अनुकरण करता है। इसके तीन प्राथमिक रजिस्टर हैं: पीसी ( प्रोग्राम काउंटर ), 12-बिट एसी (संचयक (कंप्यूटिंग)), और एमक्यू (मल्टीप्लायर कोटिएंट)। सभी दो-ऑपरेंड निर्देश एसी और एमक्यू पढ़ते हैं और एसी पर वापस लिखते हैं।
सामान्यतः सबरूटीन के पहले शब्द में रिटर्न एड्रेस को स्टोर करके मुख्य कोड में वापस कनेक्ट करके उनकी कॉल पर कोई स्टैक पॉइंटर सबरूटीन रिटर्न नहीं होता है। इससे रोम में सबरूटीन्स का होना कठिन हो जाता है, इन्हें एड्रेस स्टोर करने के लिए कोई अन्य स्थान खोजना होगा। मूल पीडीपी-8 के लिए यह कोई समस्या नहीं थी, जहाँ सभी मुख्य मेमोरी को पढ़ने/लिखने वाली कोर मेमोरी थी।
6100 में सशर्त केवल अगले निर्देश को छोड़ने की अनुमति देते हैं। शाखाओं का निर्माण एक सशर्त और निम्नलिखित जंप के साथ किया जाता है। केवल एक आच्छादित इंटरप्ट है। जब व्यवधान ट्रिप हो जाता है, तो सीपीयू वर्तमान पीसी को 0000 में संग्रहीत करता है, और फिर 0001 से निष्पादित करना प्रारंभ करता है। आईओएफ और आईओएन (या एसकेओएन) निर्देशों का उपयोग करके व्यवधान को अक्षम या सक्षम किया जा सकता है।
6100 में 12-बिट डेटा/एड्रेस बस है, जो रैम को केवल 4K शब्दों या 6 KB तक सीमित करता है। मैमोरी रेफरेंस 7-बिट हैं, या तो एड्रेस 0 से या पीसी पेज बेस एड्रेस (पीसी के सात कम से कम महत्वपूर्ण बिट्स को शून्य पर सेट करके प्राप्त किया गया है) से ऑफसेट हैं। मेमोरी को वैकल्पिक 6102 समर्थन चिप का उपयोग करके स्मृति का विस्तार किया जा सकता है, जिसमें तीन पता पंक्तियाँ सम्मिलित हैं और इस प्रकार मेमोरी को 32K शब्दों (48 KB) में उसी प्रकार विस्तारित किया गया है जैसे PDP-8/E ने PDP-8 का विस्तार किया था। 6102 में दो आंतरिक रजिस्टर, आईएफआर (इंस्ट्रक्शन फील्ड रजिस्टर) और डीएफआर (डेटा फील्ड रजिस्टर) हैं, जो सीपीयू द्वारा मेमोरी एक्सेस करने पर 4K पेज को ऑफसेट करते हैं।
संस्करण और सहायक हार्डवेयर
इंटरसिल ने 6100 प्रणालियों को समर्थन देने के लिए विभिन्न प्रकार के संबंधित चिप्स की प्रस्तुति की।[4] IM6100 सीपीयू स्ट्रेट-8 (मेमोरी मैपिंग हार्डवेयर के बिना बेसिक पीडीपी-8) प्रायुक्त करता है। IM6101 पीआईई (प्रोग्रामेबल इंटरफ़ेस एलीमेंट) मुलभुत PDP-8 I/O पोर्ट है। IM6102 एमईडीआईसी (मेमोरी एक्सटेंशन, डीएमए कंट्रोलर, इंटरवल टाइमर) IM6100 को PDP-8/E के सीपीयू के समान कुछ में परिवर्तित करता है। IM6103 पीआईओ (समानांतर इनपुट-आउटपुट पोर्ट), और IM6402 या IM6403 यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर आईसी पर मूलभूत PDP-8 I/O उपकरण हैं।
इंटरसिल ने रैंडम एक्सेस मेमोरी और रीड-ओनली मेमोरी के संगत आकार IM6551 और IM6561 (1Kbit, 256×4) स्टेटिक रैंडम-एक्सेस मेमोरी, IM6512 (768 बिट, 64x12) एसरैम, और IM6312 (12 Kbit, 1024×12) मास्क प्रोग्रामेबल प्रोग्रामेबल रीड-ओनली मेमोरी की प्रस्तुति करता है।
इन घटकों के चयन को 6960 - सैम्पलर पीसी बोर्ड, IM6100 सीपीयू, IM6101 पीआईई, IM6312 ओडीटी (ऑक्टल डिबगिंग तकनीक) मॉनिटर रोम, तीन 256×4 सीएमओएस रैम और एक यूएआरटी IM6403 सहित सिंगल-बोर्ड सिस्टम के साथ इंटरसिल 6801 सीएमओएस वर्ग सैम्पलर किट के रूप में प्रस्तुत किया गया था।
बेसिक 6100 को बाद में 6102 मेमोरी कंट्रोलर बिल्ट-इन के साथ 6120 में अपग्रेड किया गया था।
संदर्भ
- ↑ "The Explosion 1975-1976 » AntiqueTech". AntiqueTech.com. 2009-04-21. Archived from the original on 2017-07-03. Retrieved 2017-06-19.
- ↑ 2.0 2.1 Bell, Gordon (1980), Family Tree of Digital's Computers, (Poster), Digital Equipment Corporation, retrieved 2017-06-19
- ↑ Staff writer (March 1976). "The First of the 12-Bit Micros?". Byte. Byte Publications (7): 88 – via the Internet Archive.
- ↑ Intersil, Data Book 1981, pages 8-77 to 8-211.
बाहरी संबंध
- "Intersil 6100 microprocessor architecture", CPU World
- Intersil, "IM6100 सीएमओएस Family Sampler" Archived 2014-10-02 at the Wayback Machine
