फेज-लॉक लूप रेंज: Difference between revisions

Latest revision as of 11:36, 3 July 2023

होल्ड-इन रेंज, पुल-इन रेंज (अधिग्रहण रेंज), और लॉक-इन रेंज का व्यापक रूप से इंजीनियरों द्वारा आवृत्ति विचलन रेंज की अवधारणाओं के लिए उपयोग किया जाता है, जिसके अंदर चरण-लॉक लूप-आधारित परिपथ विभिन्न अतिरिक्त परिस्थितियों में लॉक प्राप्त कर सकते हैं।

इतिहास

फेज-लॉक लूप्स पर उत्कृष्ट किताबों में,^[1]^[2] 1966 में प्रकाशित होल्ड-इन, पुल-इन, लॉक-इन और अन्य आवृति रेंज जैसी अवधारणाएँ जिनके लिए पीएलएल लॉक प्राप्त कर सकता है, प्रस्तुत की गईं। वे आजकल व्यापक रूप से उपयोग किए जाते हैं (देखें, उदाहरण के लिए समकालीन इंजीनियरिंग साहित्य^[3]^[4] और अन्य प्रकाशन)। सामान्यतः इंजीनियरिंग साहित्य में इन अवधारणाओं के लिए केवल गैर-सख्त परिभाषाएं दी जाती हैं। उपरोक्त अवधारणाओं के आधार पर परिभाषाओं का उपयोग करने के कई वर्षों के कारण एक हस्तपुस्तिका में सिंक्रनाइज़ेशन और संचार पर सलाह दी गई है, अर्थात् परिभाषाओं का उपयोग करने से पहले सावधानीपूर्वक जांच करें।^[5] बाद में में कुछ कठोर गणितीय परिभाषाएँ दी गईं।^[6]^[7]

लॉक-इन रेंज परिभाषा पर गार्डनर समस्या

अपने प्रसिद्ध काम के पहले संस्करण में फेज़लॉक तकनीक फ्लॉयड एम. गार्डनर ने एक लॉक-इन अवधारणा प्रस्तुत की:^[8] यदि, किसी कारण से, इनपुट और वीसीओ के बीच आवृत्ति अंतर लूप बैंडविड्थ से कम है, तो लूप चक्रों को आगे बढ़ाय बिना लगभग तुरंत बंद हो जाएगा। अधिकतम आवृति अंतर जिसके लिए यह तेज़ अधिग्रहण संभव है, लॉक-इन आवृति कहलाती है। लॉक-इन आवृति की उनकी धारणा और लॉक-इन रेंज की संबंधित परिभाषा लोकप्रिय हो गई है और आजकल विभिन्न इंजीनियरिंग प्रकाशनों में दी गई है। चूँकि शून्य आवृत्ति अंतर के लिए भी लूप की प्रारंभिक अवस्थाएँ उपस्थित हो सकती हैं जैसे कि अधिग्रहण प्रक्रिया के समय साइकिल स्लिपिंग हो सकती है लूप की प्रारंभिक स्थिति का विचार चक्र स्लिप विश्लेषण के लिए अत्यंत महत्वपूर्ण है और इसलिए गार्डनर की अवधारणा लॉक-इन आवृति में कठोरता और आवश्यक स्पष्टीकरण की कमी थी।

अपनी पुस्तक के दूसरे संस्करण में गार्डनर ने कहा: किसी भी अद्वितीय लॉक-इन आवृत्ति को सटीक रूप से परिभाषित करने का कोई प्राकृतिक विधि नहीं है और उन्होंने लिखा कि इसकी अस्पष्ट वास्तविकता के अतिरिक्त लॉक-इन रेंज एक उपयोगी अवधारणा है।^[9]^[10]

परिभाषाएँ

$\theta _{\Delta }(t)=\theta _{\text{ref}}(t)-\theta _{\text{VCO}}(t)$ इनपुट (संदर्भ) सिग्नल और स्थानीय ऑसिलेटर (वीसीओ , एनसीओ) सिग्नल के बीच चरण अंतर।
$\theta _{\Delta }(0)$ इनपुट सिग्नल और वीसीओ सिग्नल के बीच प्रारंभिक चरण अंतर।
$\omega _{\Delta }(t)={\dot {\theta }}_{\text{ref}}(t)-{\dot {\theta }}_{\text{VCO}}(t)$ इनपुट संकेत आवृत्ति और वीसीओ संकेत के बीच आवृत्ति अंतर।
$\omega _{\Delta }^{\text{free}}=\omega _{\text{ref}}-\omega _{\text{VCO}}^{\text{free}}$ इनपुट सिग्नल आवृति और वीसीओ फ्री रनिंग आवृति के बीच आवृति अंतर।

ध्यान दें कि सामान्यतः $\omega _{\Delta }^{\text{free}}\neq \omega _{\Delta }(0)$ , क्योंकि $\omega _{\Delta }(0)$ वीसीओ के प्रारंभिक इनपुट पर भी निर्भर करता है।

बंद अवस्था

बंद अवस्था की परिभाषा

एक बंद अवस्था में: 1) चरण त्रुटि में उतार-चढ़ाव छोटा होता है आवृत्ति त्रुटि छोटी होती है; 2) चरणों और फ़िल्टर स्थिति के छोटे क्षोभ के बाद पीएलएल उसी बंद अवस्था में पहुंचता है।

होल्ड-इन रेंज

होल्ड-इन रेंज वीसीओ की फ्री-रनिंग आवृति निश्चित है और इनपुट सिग्नल आवृति धीरे-धीरे बदल रही है। जबकि ω रेफ होल्ड-इन रेंज के अंदर है, वीसीओ आवृति इसके अनुरूप है, जिसे ट्रैकिंग कहा जाता है। होल्ड-इन रेंज के बाहर वीसीओ इनपुट सिग्नल से अनलॉक हो सकता है।

होल्ड-इन रेंज की परिभाषा।

आवृत्ति विचलन का सबसे बड़ा अंतराल $0\leq \left|\omega _{\Delta }^{\text{free}}\right|\leq \omega _{h}$ जिसके लिए एक लॉक स्थिति उपस्थित है, उसे होल्ड-इन रेंज कहा जाता है, और $\omega _{h}$ होल्ड-इन आवृति कहलाती है।^[6]^[7]

आवृत्ति विचलन का मान होल्ड-इन रेंज से संबंधित होता है यदि लूप फ़िल्टर की स्थिति वीसीओ के चरणों और आवृत्तियों और इनपुट संकेतों के छोटे अस्त्व्यवस्था के बाद लॉक स्थिति को पुनः प्राप्त करता है। इस प्रभाव को लायपुनोव स्थिरता भी कहा जाता है या निरंतर-समय प्रणालियों के लिए परिभाषा स्थिर-अवस्था स्थिरता इसके अतिरिक्त होल्ड-इन रेंज के अंदर आवृत्ति विचलन के लिए, इनपुट आवृति लूप में एक छोटे से बदलाव के बाद एक नया लॉक स्टेट (ट्रैकिंग प्रक्रिया) फिर से प्राप्त होता है।

पुल-इन रेंज

अधिग्रहण रेंज कैप्चर रेंज भी कहा जाता है।^[11]

मान लें कि लूप विद्युत् की आपूर्ति प्रारंभ में बंद कर दी गई है और फिर $t=0$ पर विद्युत् चालू कर दी गई है, और मान लें कि प्रारंभिक आवृत्ति अंतर पर्याप्त रूप से बड़ा है। लूप एक बीट नोट के अंदर लॉक नहीं हो सकता है, किंतु वीसीओ आवृत्ति को धीरे-धीरे संदर्भ आवृत्ति (अधिग्रहण प्रक्रिया) की ओर ट्यून किया जाएगा। इस प्रभाव को क्षणिक स्थिरता भी कहा जाता है। पुल-इन रेंज का उपयोग ऐसे आवृत्ति विचलनों को नाम देने के लिए किया जाता है जो अधिग्रहण प्रक्रिया को संभव बनाते हैं (देखें, उदाहरण के लिए, में स्पष्टीकरण Gardner (1966, p. 40) और Best (2007, p. 61)).

पुल-इन रेंज की परिभाषा।

पुल-इन रेंज आवृत्ति विचलन का सबसे बड़ा अंतराल है $0\leq \left|\omega _{\Delta }^{\text{free}}\right|\leq \omega _{p}$ जैसे कि पीएलएल मनमाना प्रारंभिक चरण, प्रारंभिक आवृत्ति और फ़िल्टर स्थिति के लिए लॉक प्राप्त करता है। यहाँ $\omega _{p}$ पुल-इन आवृति कहलाती है।^[6]^[7]^[12]

पुल-इन रेंज के विश्वसनीय संख्यात्मक विश्लेषण की कठिनाइयाँ परिपथ के डायनेमिक मॉडल में हिडन_अट्रैक्टर या हिडन_अट्रैक्टर की उपस्थिति के कारण हो सकती हैं।^[13]^[14]^[15]

लॉक-इन रेंज

मान लें कि पीएलएल प्रारंभ में अवरोधित है। फिर संदर्भ आवृत्ति $\omega _{1}$ अचानक अचानक विधि से बदल दिया जाता है (चरण परिवर्तन)। पुल-इन रेंज आश्वासन देती है कि पीएलएल अंततः सिंक्रनाइज़ हो जाएगा, चूँकि इस प्रक्रिया में लंबा समय लग सकता है। ऐसी लंबी अधिग्रहण प्रक्रिया को साइकिल स्लिपिंग कहा जाता है।

यदि प्रारंभिक और अंतिम चरण विचलन के बीच का अंतर इससे बड़ा है $2\pi$ , हम कहते हैं कि साइकिल फिसल जाती है।

\exists t>T_{\text{lock}}:\left|\theta _{\Delta }(0)-\theta _{\Delta }(t)\right|\geq 2\pi .

यहाँ, कभी-कभी, अंतर की सीमा या अंतर के अधिकतम पर विचार किया जाता है^[16]

लॉक-इन रेंज की परिभाषा।

यदि लूप बंद अवस्था में है, तो अचानक परिवर्तन के बाद $\omega _{\Delta }^{\text{free}}$ लॉक-इन सीमा के अंदर निःशुल्क $\left|\omega _{\Delta }^{\text{free}}\right|\leq \omega _{\ell }$ , पीएलएल साइकिल स्लिप किए बिना लॉक प्राप्त कर लेता है। यहाँ $\omega _{\ell }$ लॉक-इन आवृति कहलाती है।^[6]^[7]^[17]

संदर्भ

↑ Gardner, Floyd (1966). Phase-lock techniques. New York: John Wiley & Sons.
↑ Viterbi, A. (1966). Principles of coherent communications. New York: McGraw-Hill.
↑ Gardner, Floyd (2005). फेज-लॉक तकनीक (3rd ed.). Wiley.
↑ Best, Roland (2007). Phase-Lock Loops: Design, Simulation and Application (6th ed.). McGraw-Hill.
↑ Kihara, M.; Ono, S.; Eskelinen, P. (2002). Digital Clocks for Synchronization and Communications. Artech House. p. 49.
↑ ^6.0 ^6.1 ^6.2 ^6.3 Leonov, G. A.; Kuznetsov, N. V.; Yuldashev, M. V.; Yuldashev, R. V. (2015). "Hold-in, pull-in, and lock-in ranges of PLL circuits: rigorous mathematical definitions and limitations of classical theory". IEEE Transactions on Circuits and Systems I: Regular Papers. IEEE. 62 (10): 2454–2464. arXiv:1505.04262. doi:10.1109/TCSI.2015.2476295. S2CID 12292968.
↑ ^7.0 ^7.1 ^7.2 ^7.3 Kuznetsov, N. V.; Leonov, G. A.; Yuldashev, M. V.; Yuldashev, R. V. (2015). "Rigorous mathematical definitions of the hold-in and pull-in ranges for phase-locked loops". IFAC-PapersOnLine. 48 (11): 710–713. doi:10.1016/j.ifacol.2015.09.272.
↑ Gardner 1966, p. 40
↑ Gardner, Floyd (1979). फेज-लॉक तकनीक (2nd ed.). New York: John Wiley & Sons. p. 70.
↑ see also Gardner 2005, pp. 187–188
↑ Razavi, B. (1996). Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial. IEEE Press.
↑ Kuznetsov, N.V.; Lobachev, M.Y.; Yuldashev, M.V.; Yuldashev, R.V. (2021). "The Egan problem on the pull-in range of type 2 PLLs". IEEE Transactions on Circuits and Systems II: Express Briefs. 68 (4): 1467–1471. doi:10.1109/TCSII.2020.3038075.
↑ Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. (2017). "Hidden attractors in dynamical models of phase-locked loop circuits: limitations of simulation in MATLAB and SPICE". Communications in Nonlinear Science and Numerical Simulation. 51: 39–49. Bibcode:2017CNSNS..51...39K. doi:10.1016/j.cnsns.2017.03.010.
↑ Best, R.; Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. (2016). "Tutorial on dynamic analysis of the Costas loop". IFAC Annual Reviews in Control. 42: 27–49. doi:10.1016/j.arcontrol.2016.08.003. S2CID 10703739.
↑ Kuznetsov, N.V.; Lobachev, M.V.; Yuldashev, M.V.; Yuldashev, R.V. (2019). "On the Gardner problem for phase-locked loops". Doklady Mathematics. 100 (3): 568–570. doi:10.1134/S1064562419060218. S2CID 240570100.
↑ Stensby, J. (1997). Phase-Locked Loops: Theory and Applications. Taylor & Francis.
↑ Kuznetsov, N.V.; Lobachev, M.Y.; Yuldashev, M.V.; Yuldashev, R.V.; Tavazoei, M.S. (2023). "The Gardner problem on the lock-in range of second-order type 2 phase-locked loops". IEEE Transactions on Automatic Control. doi:10.1109/TAC.2023.3277896.

[gardner1966-1] Gardner, Floyd (1966). Phase-lock techniques. New York: John Wiley & Sons.

[2] Viterbi, A. (1966). Principles of coherent communications. New York: McGraw-Hill.

[gardner2005-3] Gardner, Floyd (2005). फेज-लॉक तकनीक (3rd ed.). Wiley.

[best2007-4] Best, Roland (2007). Phase-Lock Loops: Design, Simulation and Application (6th ed.). McGraw-Hill.

[5] Kihara, M.; Ono, S.; Eskelinen, P. (2002). Digital Clocks for Synchronization and Communications. Artech House. p. 49.

[Leonov2015-6] 6.0 ^6.1 ^6.2 ^6.3 Leonov, G. A.; Kuznetsov, N. V.; Yuldashev, M. V.; Yuldashev, R. V. (2015). "Hold-in, pull-in, and lock-in ranges of PLL circuits: rigorous mathematical definitions and limitations of classical theory". IEEE Transactions on Circuits and Systems I: Regular Papers. IEEE. 62 (10): 2454–2464. arXiv:1505.04262. doi:10.1109/TCSI.2015.2476295. S2CID 12292968.

[Leonov2015-2-7] 7.0 ^7.1 ^7.2 ^7.3 Kuznetsov, N. V.; Leonov, G. A.; Yuldashev, M. V.; Yuldashev, R. V. (2015). "Rigorous mathematical definitions of the hold-in and pull-in ranges for phase-locked loops". IFAC-PapersOnLine. 48 (11): 710–713. doi:10.1016/j.ifacol.2015.09.272.

[8] Gardner 1966, p. 40

[gardner1979-9] Gardner, Floyd (1979). फेज-लॉक तकनीक (2nd ed.). New York: John Wiley & Sons. p. 70.

[10] see also Gardner 2005, pp. 187–188

[11] Razavi, B. (1996). Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial. IEEE Press.

[2020-TCASII-KuznetsovLYY-12] Kuznetsov, N.V.; Lobachev, M.Y.; Yuldashev, M.V.; Yuldashev, R.V. (2021). "The Egan problem on the pull-in range of type 2 PLLs". IEEE Transactions on Circuits and Systems II: Express Briefs. 68 (4): 1467–1471. doi:10.1109/TCSII.2020.3038075.

[2017-CNSNS-KuznetsovLYY-13] Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. (2017). "Hidden attractors in dynamical models of phase-locked loop circuits: limitations of simulation in MATLAB and SPICE". Communications in Nonlinear Science and Numerical Simulation. 51: 39–49. Bibcode:2017CNSNS..51...39K. doi:10.1016/j.cnsns.2017.03.010.

[2016-ARC-BestKLYY-14] Best, R.; Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. (2016). "Tutorial on dynamic analysis of the Costas loop". IFAC Annual Reviews in Control. 42: 27–49. doi:10.1016/j.arcontrol.2016.08.003. S2CID 10703739.

[2019-DAN-KuznetsovLYY-15] Kuznetsov, N.V.; Lobachev, M.V.; Yuldashev, M.V.; Yuldashev, R.V. (2019). "On the Gardner problem for phase-locked loops". Doklady Mathematics. 100 (3): 568–570. doi:10.1134/S1064562419060218. S2CID 240570100.

[16] Stensby, J. (1997). Phase-Locked Loops: Theory and Applications. Taylor & Francis.

[2023-TCAC-KuznetsovLYYT-17] Kuznetsov, N.V.; Lobachev, M.Y.; Yuldashev, M.V.; Yuldashev, R.V.; Tavazoei, M.S. (2023). "The Gardner problem on the lock-in range of second-order type 2 phase-locked loops". IEEE Transactions on Automatic Control. doi:10.1109/TAC.2023.3277896.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

@@ Line 68: / Line 68: @@
 === बंद अवस्था  ===
-'''<ब्लॉककोट>'''
-बंद अवस्था की परिभाषा
+'''बंद अवस्था की परिभाषा'''
 एक बंद अवस्था में: 1) चरण त्रुटि में उतार-चढ़ाव छोटा होता है आवृत्ति त्रुटि छोटी होती है; 2) चरणों और फ़िल्टर स्थिति के छोटे क्षोभ के बाद पीएलएल उसी बंद अवस्था में पहुंचता है।
-'''</ब्लॉककोट>'''
+=== होल्ड-इन रेंज ===
+[[File:Hold-in-expl2 5.svg|center|thumb|512x512px|होल्ड-इन रेंज वीसीओ की फ्री-रनिंग आवृति निश्चित है और इनपुट सिग्नल आवृति धीरे-धीरे बदल रही है। जबकि ω रेफ होल्ड-इन रेंज के अंदर है, वीसीओ आवृति इसके अनुरूप है, जिसे ट्रैकिंग कहा जाता है। होल्ड-इन रेंज के बाहर वीसीओ इनपुट सिग्नल से अनलॉक हो सकता है।]]
-=== होल्ड-इन रेंज ===
-[[File:Hold-in-expl2 5.svg|center|thumb|512x512px|होल्ड-इन रेंज वीसीओ की फ्री-रनिंग आवृति निश्चित है और इनपुट सिग्नल आवृति धीरे-धीरे बदल रही है। जबकि ω रेफ होल्ड-इन रेंज के अंदर है, वीसीओ आवृति इसके अनुरूप है, जिसे ट्रैकिंग कहा जाता है। होल्ड-इन रेंज के बाहर वीसीओ इनपुट सिग्नल से अनलॉक हो सकता है।]]'''<ब्लॉककोट>'''
 '''होल्ड-इन रेंज की परिभाषा।'''
 आवृत्ति विचलन का सबसे बड़ा अंतराल <math>0 \leq \left|\omega_\Delta^\text{free}\right| \leq \omega_h</math> जिसके लिए एक लॉक स्थिति उपस्थित है, उसे होल्ड-इन रेंज कहा जाता है, और <math>\omega_h</math> होल्ड-इन आवृति कहलाती है।<ref name=Leonov2015 /><ref name=Leonov2015-2 />
-'''</ब्लॉककोट>'''
-आवृत्ति विचलन का मान होल्ड-इन रेंज से संबंधित होता है यदि लूप फ़िल्टर की स्थिति वीसीओ के चरणों और आवृत्तियों और इनपुट संकेतों के छोटे अस्त्व्यवस्था  के बाद लॉक स्थिति को पुनः प्राप्त करता है। इस प्रभाव को लायपुनोव स्थिरता भी कहा जाता है या निरंतर-समय प्रणालियों के लिए परिभाषा स्थिर-अवस्था स्थिरता इसके अतिरिक्त होल्ड-इन रेंज के अंदर आवृत्ति विचलन के लिए, इनपुट आवृति लूप में एक छोटे से बदलाव के बाद एक नया लॉक स्टेट (ट्रैकिंग प्रक्रिया) फिर से प्राप्त होता है।
+आवृत्ति विचलन का मान होल्ड-इन रेंज से संबंधित होता है यदि लूप फ़िल्टर की स्थिति वीसीओ के चरणों और आवृत्तियों और इनपुट संकेतों के छोटे अस्त्व्यवस्था के बाद लॉक स्थिति को पुनः प्राप्त करता है। इस प्रभाव को लायपुनोव स्थिरता भी कहा जाता है या निरंतर-समय प्रणालियों के लिए परिभाषा स्थिर-अवस्था स्थिरता इसके अतिरिक्त होल्ड-इन रेंज के अंदर आवृत्ति विचलन के लिए, इनपुट आवृति लूप में एक छोटे से बदलाव के बाद एक नया लॉक स्टेट (ट्रैकिंग प्रक्रिया) फिर से प्राप्त होता है।
 === पुल-इन रेंज ===
@@ Line 94: / Line 93: @@
   }}</ref>
-मान लें कि लूप विद्युत् की आपूर्ति प्रारंभ में बंद कर दी गई है और फिर <math>t = 0</math> पर विद्युत् चालू कर दी गई है, और मान लें कि प्रारंभिक आवृत्ति अंतर पर्याप्त रूप से बड़ा है। लूप एक बीट नोट के अंदर लॉक नहीं हो सकता है, किंतु  वीसीओ आवृत्ति को धीरे-धीरे संदर्भ आवृत्ति (अधिग्रहण प्रक्रिया) की ओर ट्यून किया जाएगा। इस प्रभाव को क्षणिक स्थिरता भी कहा जाता है। पुल-इन रेंज का उपयोग ऐसे आवृत्ति विचलनों को नाम देने के लिए किया जाता है जो अधिग्रहण प्रक्रिया को संभव बनाते हैं (देखें, उदाहरण के लिए, में स्पष्टीकरण {{harvtxt|Gardner|1966|p=40}} और {{harvtxt|Best|2007|p=61}}).
+मान लें कि लूप विद्युत् की आपूर्ति प्रारंभ में बंद कर दी गई है और फिर <math>t = 0</math> पर विद्युत् चालू कर दी गई है, और मान लें कि प्रारंभिक आवृत्ति अंतर पर्याप्त रूप से बड़ा है। लूप एक बीट नोट के अंदर लॉक नहीं हो सकता है, किंतु वीसीओ आवृत्ति को धीरे-धीरे संदर्भ आवृत्ति (अधिग्रहण प्रक्रिया) की ओर ट्यून किया जाएगा। इस प्रभाव को क्षणिक स्थिरता भी कहा जाता है। पुल-इन रेंज का उपयोग ऐसे आवृत्ति विचलनों को नाम देने के लिए किया जाता है जो अधिग्रहण प्रक्रिया को संभव बनाते हैं (देखें, उदाहरण के लिए, में स्पष्टीकरण {{harvtxt|Gardner|1966|p=40}} और {{harvtxt|Best|2007|p=61}}).
-'''<ब्लॉककोट>'''
 '''पुल-इन रेंज की परिभाषा।'''
@@ Line 113: / Line 111: @@
   }}</ref>
-'''</ब्लॉककोट>'''
 पुल-इन रेंज के विश्वसनीय संख्यात्मक विश्लेषण की कठिनाइयाँ परिपथ के डायनेमिक मॉडल में हिडन_अट्रैक्टर या हिडन_अट्रैक्टर की उपस्थिति के कारण हो सकती हैं।<ref name="2017-CNSNS-KuznetsovLYY">{{cite journal
@@ Line 163: / Line 160: @@
 मान लें कि पीएलएल प्रारंभ में अवरोधित है। फिर संदर्भ आवृत्ति <math>\omega_1</math> अचानक अचानक विधि से बदल दिया जाता है (चरण परिवर्तन)। पुल-इन रेंज आश्वासन देती है कि पीएलएल अंततः सिंक्रनाइज़ हो जाएगा, चूँकि इस प्रक्रिया में लंबा समय लग सकता है। ऐसी लंबी अधिग्रहण प्रक्रिया को साइकिल स्लिपिंग कहा जाता है।
-'''<ब्लॉककोट>'''
 यदि प्रारंभिक और अंतिम चरण विचलन के बीच का अंतर इससे बड़ा है <math>2\pi</math>, हम कहते हैं कि साइकिल फिसल जाती है।
 :<math> \exist t > T_\text{lock}: \left|\theta_\Delta(0) - \theta_\Delta(t)\right| \geq 2\pi.</math>
-'''</ब्लॉककोट>'''
 यहाँ, कभी-कभी, अंतर की सीमा या अंतर के अधिकतम पर विचार किया जाता है<ref>{{cite book
@@ Line 176: / Line 172: @@
   }}</ref>
-'''<ब्लॉककोट>'''
 '''लॉक-इन रेंज की परिभाषा।'''
@@ Line 192: / Line 187: @@
   | year=2023
   | doi-access=free
   }}</ref>
-'''</ब्लॉककोट>'''
-==संदर्भ==
+==संदर्भ                                                                                                                                         ==
 {{Reflist}}
-[[Category: इलेक्ट्रॉनिक ऑसिलेटर्स]] [[Category: संचार सर्किट]] [[Category: इलेक्ट्रॉनिक डिजाइन]] [[Category: रेडियो इलेक्ट्रॉनिक्स]] [[Category: छिपा हुआ दोलन]]
-[[Category: Machine Translated Page]]
 [[Category:Created On 19/06/2023]]
+[[Category:Lua-based templates]]
+[[Category:Machine Translated Page]]
+[[Category:Pages with script errors]]
+[[Category:Templates Vigyan Ready]]
+[[Category:Templates that add a tracking category]]
+[[Category:Templates that generate short descriptions]]
+[[Category:Templates using TemplateData]]
+[[Category:इलेक्ट्रॉनिक ऑसिलेटर्स]]
+[[Category:इलेक्ट्रॉनिक डिजाइन]]
+[[Category:छिपा हुआ दोलन]]
+[[Category:रेडियो इलेक्ट्रॉनिक्स]]
+[[Category:संचार सर्किट]]

Anonymous

Search

फेज-लॉक लूप रेंज: Difference between revisions

Namespaces

More

Page actions

Latest revision as of 11:36, 3 July 2023

Contents

इतिहास

लॉक-इन रेंज परिभाषा पर गार्डनर समस्या

परिभाषाएँ

बंद अवस्था

होल्ड-इन रेंज

पुल-इन रेंज

लॉक-इन रेंज

संदर्भ

Navigation

Navigation

Wiki tools

Wiki tools

Anonymous

Search

फेज-लॉक लूप रेंज: Difference between revisions

Latest revision as of 11:36, 3 July 2023

इतिहास

लॉक-इन रेंज परिभाषा पर गार्डनर समस्या

परिभाषाएँ

बंद अवस्था

होल्ड-इन रेंज

पुल-इन रेंज

लॉक-इन रेंज

संदर्भ

Navigation

Wiki tools

Page tools

Other projects

Categories