वेक्टर-रेडिक्स एफएफटी एल्गोरिदम: Difference between revisions

From Vigyanwiki
No edit summary
 
(2 intermediate revisions by 2 users not shown)
Line 1: Line 1:
'''वेक्टर-रेडिक्स एफएफटी एल्गोरिदम''', बहुआयामी [[असतत फूरियर रूपांतरण]] (एफएफटी) एल्गोरिदम है, जो सामान्य कूली-ट्यूकी एफएफटी एल्गोरिदम का सामान्यीकरण है जो इच्छानुसार रेडिस द्वारा ट्रांसफॉर्म आयामों को विभाजित करता है। यह बहुआयामी (एमडी) असतत फूरियर ट्रांसफॉर्म (डीएफटी) को क्रमिक रूप से छोटे एमडी डीएफटी में तोड़ देता है, जब तक कि अंततः, केवल सामान्य एमडी डीएफटी का मूल्यांकन करने की आवश्यकता नहीं होती है।<ref name="Dudgeon83">{{cite book|last1=Dudgeon|first1=Dan|last2=Russell|first2=Mersereau|title=बहुआयामी डिजिटल सिग्नल प्रोसेसिंग|date=September 1983|publisher=Prentice Hall|isbn=0136049591|pages=76}}</ref> सबसे समान बहुआयामी फास्ट फूरियर ट्रांसफॉर्म एल्गोरिदम रेडिक्स-स्तंभ एल्गोरिदम है, जिसका अर्थ है सरणी को पहले इंडेक्स में और पुनः दूसरे में परिवर्तित करना, फास्ट फूरियर ट्रांसफॉर्म में और देखें। इस प्रकार पुनः रेडिक्स-2 डायरेक्ट 2-डी एफएफटी विकसित किया गया है,<ref name="Rivard77">{{cite journal|last1=Rivard|first1=G.|title=द्विचर कार्यों का प्रत्यक्ष तेज़ फूरियर रूपांतरण|journal=IEEE Transactions on Acoustics, Speech, and Signal Processing|volume=25|issue=3|pages=250–252|doi=10.1109/TASSP.1977.1162951|year=1977}}</ref> और इस प्रकार यह पारंपरिक रेडिक्स-स्तंभ दृष्टिकोण की तुलना में 25% गुणकों को समाप्त कर सकता है। और इस एल्गोरिथ्म को आयताकार सरणियों और इच्छानुसार मूलांकों तक विस्तारित किया गया है,<ref name="Harris77">{{cite book|last1=Harris|first1=D.|last2=McClellan|first2=J.|last3=Chan|first3=D.|last4=Schuessler|first4=H.|date=1977 |title=ICASSP '77. IEEE International Conference on Acoustics, Speech, and Signal Processing |chapter=Vector radix fast Fourier transform |journal=IEEE International Conference on Acoustics, Speech, and Signal Processing, ICASSP '77|volume=2|pages=548–551|doi=10.1109/ICASSP.1977.1170349|year=1977}}</ref> जो सामान्य वेक्टर-रेडिक्स एल्गोरिदम है।
'''वेक्टर-रेडिक्स एफएफटी एल्गोरिदम''', बहुआयामी [[असतत फूरियर रूपांतरण]] (एफएफटी) एल्गोरिदम है, जो सामान्य कूली-ट्यूकी एफएफटी एल्गोरिदम का सामान्यीकरण है जो इच्छानुसार रेडिस द्वारा ट्रांसफॉर्म आयामों को विभाजित करता है। यह बहुआयामी (एमडी) असतत फूरियर ट्रांसफॉर्म (डीएफटी) को क्रमिक रूप से छोटे एमडी डीएफटी में तोड़ देता है, जब तक कि अंततः, केवल सामान्य एमडी डीएफटी का मूल्यांकन करने की आवश्यकता नहीं होती है।<ref name="Dudgeon83">{{cite book|last1=Dudgeon|first1=Dan|last2=Russell|first2=Mersereau|title=बहुआयामी डिजिटल सिग्नल प्रोसेसिंग|date=September 1983|publisher=Prentice Hall|isbn=0136049591|pages=76}}</ref> सबसे समान बहुआयामी फास्ट फूरियर ट्रांसफॉर्म एल्गोरिदम रेडिक्स-स्तंभ एल्गोरिदम है, जिसका अर्थ है सरणी को पहले इंडेक्स में और पुनः दूसरे में परिवर्तित करना, फास्ट फूरियर ट्रांसफॉर्म में और देखें। इस प्रकार पुनः रेडिक्स-2 डायरेक्ट 2-डी एफएफटी विकसित किया गया है,<ref name="Rivard77">{{cite journal|last1=Rivard|first1=G.|title=द्विचर कार्यों का प्रत्यक्ष तेज़ फूरियर रूपांतरण|journal=IEEE Transactions on Acoustics, Speech, and Signal Processing|volume=25|issue=3|pages=250–252|doi=10.1109/TASSP.1977.1162951|year=1977}}</ref> और इस प्रकार यह पारंपरिक रेडिक्स-स्तंभ दृष्टिकोण की तुलना में 25% गुणकों को समाप्त कर सकता है। और इस एल्गोरिथ्म को आयताकार सरणियों और इच्छानुसार मूलांकों तक विस्तारित किया गया है,<ref name="Harris77">{{cite book|last1=Harris|first1=D.|last2=McClellan|first2=J.|last3=Chan|first3=D.|last4=Schuessler|first4=H.|date=1977 |title=ICASSP '77. IEEE International Conference on Acoustics, Speech, and Signal Processing |chapter=Vector radix fast Fourier transform |journal=IEEE International Conference on Acoustics, Speech, and Signal Processing, ICASSP '77|volume=2|pages=548–551|doi=10.1109/ICASSP.1977.1170349|year=1977}}</ref> जो सामान्य वेक्टर-रेडिक्स एल्गोरिदम है।


इस प्रकार रेडिक्स-वेक्टर एल्गोरिदम की तुलना में वेक्टर-रेडिक्स एफएफटी एल्गोरिदम सम्मिश्र गुणन की संख्या को अधिक कम कर सकता है। उदाहरण के लिए, अवयव आव्यूह (M आयाम, और प्रत्येक आयाम पर आकार N) के लिए, रेडिक्स -2 के लिए वेक्टर-रेडिक्स एफएफटी एल्गोरिदम के सम्मिश्र गुणकों की संख्या <math>N^M</math> है, इस मध्य, रेडिक्स के लिए -कॉलम एल्गोरिथम, यह <math>\frac{2^M -1}{2^M} N^M \log_2 N</math> है। और सामान्यतः, जब यह एल्गोरिदम बड़े मूलांकों और उच्च आयामी सरणियों पर संचालित होता है, तो गुणकों में भी बड़ी बचत प्राप्त होती है। <ref name=Harris77/>
इस प्रकार रेडिक्स-वेक्टर एल्गोरिदम की तुलना में वेक्टर-रेडिक्स एफएफटी एल्गोरिदम सम्मिश्र गुणन की संख्या को अधिक कम कर सकता है। उदाहरण के लिए, अवयव आव्यूह (M आयाम, और प्रत्येक आयाम पर आकार N) के लिए, रेडिक्स -2 के लिए वेक्टर-रेडिक्स एफएफटी एल्गोरिदम के सम्मिश्र गुणकों की संख्या <math>N^M</math> है, इस प्रकार, रेडिक्स के लिए -कॉलम एल्गोरिथम, यह <math>\frac{2^M -1}{2^M} N^M \log_2 N</math> है। और सामान्यतः, जब यह एल्गोरिदम बड़े मूलांकों और उच्च आयामी सरणियों पर संचालित होता है, तो गुणकों में भी बड़ी बचत प्राप्त होती है। <ref name=Harris77/>


कुल मिलाकर, वेक्टर-रेडिक्स एल्गोरिदम अंकगणितीय संचालन में सामान्य वृद्धि की मूल्य पर उत्तम अनुक्रमण योजना वाले पारंपरिक डीएफटी की संरचनात्मक सम्मिश्रता को अधिक कम कर देता है। इसलिए इस एल्गोरिदम का व्यापक रूप से इंजीनियरिंग, विज्ञान और गणित में विभिन्न अनुप्रयोगों के लिए उपयोग किया जाता है, उदाहरण के लिए, इमेज प्रोसेसिंग में कार्यान्वयन,<ref name="Buijs74">{{cite journal|last1=Buijs|first1=H.|last2=Pomerleau|first2=A.|last3=Fournier|first3=M.|last4=Tam|first4=W.|title=छवि प्रसंस्करण अनुप्रयोगों के लिए तेज़ फूरियर ट्रांसफॉर्म (एफएफटी) का कार्यान्वयन|journal=IEEE Transactions on Acoustics, Speech, and Signal Processing|date=Dec 1974|volume=22|issue=6|pages=420–424|doi=10.1109/TASSP.1974.1162620}}</ref> और हाई स्पीड एफएफटी प्रोसेसर डिजाइनिंग किया गया था।<ref name="Badar15">{{cite book|last1=Badar|first1=S.|last2=Dandekar|first2=D.|title=2015 International Conference on Industrial Instrumentation and Control (ICIC) |chapter=High speed FFT processor design using radix −<sup>4</sup> pipelined architecture |pages=1050–1055|doi=10.1109/IIC.2015.7150901|year=2015|isbn=978-1-4799-7165-7|s2cid=11093545 }}</ref>
कुल मिलाकर, वेक्टर-रेडिक्स एल्गोरिदम अंकगणितीय संचालन में सामान्य वृद्धि की मूल्य पर उत्तम अनुक्रमण योजना वाले पारंपरिक डीएफटी की संरचनात्मक सम्मिश्रता को अधिक कम कर देता है। इसलिए इस एल्गोरिदम का व्यापक रूप से इंजीनियरिंग, विज्ञान और गणित में विभिन्न अनुप्रयोगों के लिए उपयोग किया जाता है, उदाहरण के लिए, इमेज प्रोसेसिंग में कार्यान्वयन,<ref name="Buijs74">{{cite journal|last1=Buijs|first1=H.|last2=Pomerleau|first2=A.|last3=Fournier|first3=M.|last4=Tam|first4=W.|title=छवि प्रसंस्करण अनुप्रयोगों के लिए तेज़ फूरियर ट्रांसफॉर्म (एफएफटी) का कार्यान्वयन|journal=IEEE Transactions on Acoustics, Speech, and Signal Processing|date=Dec 1974|volume=22|issue=6|pages=420–424|doi=10.1109/TASSP.1974.1162620}}</ref> और हाई स्पीड एफएफटी प्रोसेसर डिजाइनिंग किया गया था।<ref name="Badar15">{{cite book|last1=Badar|first1=S.|last2=Dandekar|first2=D.|title=2015 International Conference on Industrial Instrumentation and Control (ICIC) |chapter=High speed FFT processor design using radix −<sup>4</sup> pipelined architecture |pages=1050–1055|doi=10.1109/IIC.2015.7150901|year=2015|isbn=978-1-4799-7165-7|s2cid=11093545 }}</ref>
Line 13: Line 13:
जहाँ <math>k_1 = 0,\dots,N_1-1</math>,और <math>k_2 = 0,\dots,N_2-1</math>, और <math>x[n_1, n_2]</math> <math>N_1 \times N_2</math> आव्यूह, और <math>W_N = \exp(-j 2\pi /N)</math>.
जहाँ <math>k_1 = 0,\dots,N_1-1</math>,और <math>k_2 = 0,\dots,N_2-1</math>, और <math>x[n_1, n_2]</math> <math>N_1 \times N_2</math> आव्यूह, और <math>W_N = \exp(-j 2\pi /N)</math>.


सरलता के लिए, आइए मान लें <math>N_1=N_2=N</math>, और मूलांक-<math>(r\times r)</math> इस प्रकार कि <math>N/r</math> पूर्णांक है.
इस प्रकार सरलता के लिए, आइए मान लें <math>N_1=N_2=N</math>, और मूलांक-<math>(r\times r)</math> इस प्रकार कि <math>N/r</math> पूर्णांक है.


वैरिएबल के परिवर्तन का उपयोग करना:
वैरिएबल के परिवर्तन का उपयोग करना:
Line 78: Line 78:


यह दिखाया गया है कि स्प्लिट वेक्टर रेडिक्स एल्गोरिदम ने वेक्टर-रेडिक्स एल्गोरिदम की तुलना में लगभग 30% सम्मिश्र गुणन और विशिष्ट <math>1024\times 1024</math> सरणी के लिए लगभग समान संख्या में सम्मिश्र जोड़ हैं।<ref name="Pei87" />
यह दिखाया गया है कि स्प्लिट वेक्टर रेडिक्स एल्गोरिदम ने वेक्टर-रेडिक्स एल्गोरिदम की तुलना में लगभग 30% सम्मिश्र गुणन और विशिष्ट <math>1024\times 1024</math> सरणी के लिए लगभग समान संख्या में सम्मिश्र जोड़ हैं।<ref name="Pei87" />
==संदर्भ                                   ==
==संदर्भ                                                                                                                                                                                                 ==
{{reflist|30em}}
{{reflist|30em}}
[[Category: एफएफटी एल्गोरिदम]] [[Category: अंकीय संकेत प्रक्रिया]] [[Category: असतत परिवर्तन]]  
[[Category: एफएफटी एल्गोरिदम]] [[Category: अंकीय संकेत प्रक्रिया]] [[Category: असतत परिवर्तन]]  
Line 86: Line 86:
[[Category: Machine Translated Page]]
[[Category: Machine Translated Page]]
[[Category:Created On 16/08/2023]]
[[Category:Created On 16/08/2023]]
[[Category:Vigyan Ready]]

Latest revision as of 10:12, 1 December 2023

वेक्टर-रेडिक्स एफएफटी एल्गोरिदम, बहुआयामी असतत फूरियर रूपांतरण (एफएफटी) एल्गोरिदम है, जो सामान्य कूली-ट्यूकी एफएफटी एल्गोरिदम का सामान्यीकरण है जो इच्छानुसार रेडिस द्वारा ट्रांसफॉर्म आयामों को विभाजित करता है। यह बहुआयामी (एमडी) असतत फूरियर ट्रांसफॉर्म (डीएफटी) को क्रमिक रूप से छोटे एमडी डीएफटी में तोड़ देता है, जब तक कि अंततः, केवल सामान्य एमडी डीएफटी का मूल्यांकन करने की आवश्यकता नहीं होती है।[1] सबसे समान बहुआयामी फास्ट फूरियर ट्रांसफॉर्म एल्गोरिदम रेडिक्स-स्तंभ एल्गोरिदम है, जिसका अर्थ है सरणी को पहले इंडेक्स में और पुनः दूसरे में परिवर्तित करना, फास्ट फूरियर ट्रांसफॉर्म में और देखें। इस प्रकार पुनः रेडिक्स-2 डायरेक्ट 2-डी एफएफटी विकसित किया गया है,[2] और इस प्रकार यह पारंपरिक रेडिक्स-स्तंभ दृष्टिकोण की तुलना में 25% गुणकों को समाप्त कर सकता है। और इस एल्गोरिथ्म को आयताकार सरणियों और इच्छानुसार मूलांकों तक विस्तारित किया गया है,[3] जो सामान्य वेक्टर-रेडिक्स एल्गोरिदम है।

इस प्रकार रेडिक्स-वेक्टर एल्गोरिदम की तुलना में वेक्टर-रेडिक्स एफएफटी एल्गोरिदम सम्मिश्र गुणन की संख्या को अधिक कम कर सकता है। उदाहरण के लिए, अवयव आव्यूह (M आयाम, और प्रत्येक आयाम पर आकार N) के लिए, रेडिक्स -2 के लिए वेक्टर-रेडिक्स एफएफटी एल्गोरिदम के सम्मिश्र गुणकों की संख्या है, इस प्रकार, रेडिक्स के लिए -कॉलम एल्गोरिथम, यह है। और सामान्यतः, जब यह एल्गोरिदम बड़े मूलांकों और उच्च आयामी सरणियों पर संचालित होता है, तो गुणकों में भी बड़ी बचत प्राप्त होती है। [3]

कुल मिलाकर, वेक्टर-रेडिक्स एल्गोरिदम अंकगणितीय संचालन में सामान्य वृद्धि की मूल्य पर उत्तम अनुक्रमण योजना वाले पारंपरिक डीएफटी की संरचनात्मक सम्मिश्रता को अधिक कम कर देता है। इसलिए इस एल्गोरिदम का व्यापक रूप से इंजीनियरिंग, विज्ञान और गणित में विभिन्न अनुप्रयोगों के लिए उपयोग किया जाता है, उदाहरण के लिए, इमेज प्रोसेसिंग में कार्यान्वयन,[4] और हाई स्पीड एफएफटी प्रोसेसर डिजाइनिंग किया गया था।[5]

2-डी डीआईटी केस

इस प्रकार कूली-टुकी एफएफटी एल्गोरिथम की प्रकार, दो आयामी वेक्टर-रेडिक्स एफएफटी को नियमित 2-डी डीएफटी को ट्विडल कारकों द्वारा गुणा किए गए छोटे डीएफटी के योग में विघटित करके प्राप्त किया जाता है।

डेसीमेशन-इन-टाइम (डीआईटी) एल्गोरिदम का कारण है कि अपघटन समय डोमेन पर आधारित है, कूली-टुकी एफएफटी एल्गोरिदम में और देखें।

हमारा मानना ​​है कि 2-डी डीएफटी परिभाषित है

जहाँ ,और , और आव्यूह, और .

इस प्रकार सरलता के लिए, आइए मान लें , और मूलांक- इस प्रकार कि पूर्णांक है.

वैरिएबल के परिवर्तन का उपयोग करना:

  • , जहाँ
  • , जहाँ

जहाँ या , तो दो आयामी डीएफटी को इस प्रकार लिखा जा सकता है:[6]

डीआईटी वेक्टर-रेडिक्स 2x2 एफएफटी के लिए चरण बटरफ्लाई

इस प्रकार उपरोक्त समीकरण 2-डी डीआईटी मूलांक- "बटरफ्लाई" की मूल संरचना को परिभाषित करता है। (कूली-टुकी एफएफटी एल्गोरिदम में 1-डी "बटरफ्लाई" देखें)

जब , समीकरण को चार योगों में विभाजित किया जा सकता है, और इससे यह प्राप्त होता है:[1]

के लिए ,

जहाँ .

को -आयामी डीएफटी के रूप में देखा जा सकता है, प्रत्येक मूल प्रारूप के सबसेट पर

  • उन प्रारूपो पर डीएफटी है जिसके लिए दोनों और सम हैं;
  • जिसके लिए प्रारूपो पर डीएफटी है सम है और विषम है;
  • जिसके लिए प्रारूपो पर डीएफटी है विषम है और सम है;
  • दोनों के लिए प्रारूपो पर डीएफटी है और विषम हैं.

इस प्रकार त्रिकोणमितीय पहचानों की सूची शिफ्ट्स और आवधिकता के लिए धन्यवाद, हम निम्नलिखित अतिरिक्त पहचानें प्राप्त कर सकते हैं, जो इसके लिए मान्य हैं :

  • ;
  • ;
  • .

2-डी डीआईएफ केस

इसी प्रकार, डिकिमेशन-इन-फ़्रीक्वेंसी (डीआईएफ, जिसे सैंडे-टुकी एल्गोरिदम भी कहा जाता है) एल्गोरिदम का कारण है कि अपघटन फ़्रीक्वेंसी डोमेन पर आधारित है , कूली-टुकी एफएफटी एल्गोरिथम में और देखें।

वैरिएबल के परिवर्तन का उपयोग करना:

  • , जहाँ
  • , जहाँ

जहाँ या , और डीएफटी समीकरण को इस प्रकार लिखा जा सकता है:[6]:

अन्य दृष्टिकोण

इस प्रकार स्प्लिट-रेडिक्स एफएफटी एल्गोरिदम 1-डी डीएफटी के लिए उपयोगी विधि सिद्ध हुई है। और विभाजित वेक्टर-रेडिक्स एफएफटी प्राप्त करने के लिए इस विधि को वेक्टर-रेडिक्स एफएफटी पर प्रयुक्त किया गया है।[6][7] पारंपरिक 2-डी वेक्टर-रेडिक्स एल्गोरिदम में, हम सूचकांकों को 4 समूहों में विघटित करते हैं :

विभाजित वेक्टर-रेडिक्स एल्गोरिदम द्वारा, पहले तीन समूह अपरिवर्तित रहते हैं, चौथे विषम-विषम समूह को अन्य चार उप-समूहों और कुल सात समूहों में विघटित किया जाता है:

इसका कारण है 2-डी डीआईटी मूलांक में चौथा पद- समीकरण, बन जाता है:[8]

जहाँ

इस प्रकार एन डीएफटी द्वारा 2-डी एन को अंतिम चरण तक उपरोक्त अपघटन के क्रमिक उपयोग द्वारा प्राप्त किया जाता है।

यह दिखाया गया है कि स्प्लिट वेक्टर रेडिक्स एल्गोरिदम ने वेक्टर-रेडिक्स एल्गोरिदम की तुलना में लगभग 30% सम्मिश्र गुणन और विशिष्ट सरणी के लिए लगभग समान संख्या में सम्मिश्र जोड़ हैं।[7]

संदर्भ

  1. 1.0 1.1 Dudgeon, Dan; Russell, Mersereau (September 1983). बहुआयामी डिजिटल सिग्नल प्रोसेसिंग. Prentice Hall. p. 76. ISBN 0136049591.
  2. Rivard, G. (1977). "द्विचर कार्यों का प्रत्यक्ष तेज़ फूरियर रूपांतरण". IEEE Transactions on Acoustics, Speech, and Signal Processing. 25 (3): 250–252. doi:10.1109/TASSP.1977.1162951.
  3. 3.0 3.1 Harris, D.; McClellan, J.; Chan, D.; Schuessler, H. (1977). "Vector radix fast Fourier transform". ICASSP '77. IEEE International Conference on Acoustics, Speech, and Signal Processing. pp. 548–551. doi:10.1109/ICASSP.1977.1170349. {{cite book}}: |journal= ignored (help)CS1 maint: date and year (link)
  4. Buijs, H.; Pomerleau, A.; Fournier, M.; Tam, W. (Dec 1974). "छवि प्रसंस्करण अनुप्रयोगों के लिए तेज़ फूरियर ट्रांसफॉर्म (एफएफटी) का कार्यान्वयन". IEEE Transactions on Acoustics, Speech, and Signal Processing. 22 (6): 420–424. doi:10.1109/TASSP.1974.1162620.
  5. Badar, S.; Dandekar, D. (2015). "High speed FFT processor design using radix −4 pipelined architecture". 2015 International Conference on Industrial Instrumentation and Control (ICIC). pp. 1050–1055. doi:10.1109/IIC.2015.7150901. ISBN 978-1-4799-7165-7. S2CID 11093545.
  6. 6.0 6.1 6.2 Chan, S. C.; Ho, K. L. (1992). "स्प्लिट वेक्टर-रेडिक्स फास्ट फूरियर ट्रांसफॉर्म". IEEE Transactions on Signal Processing. 40 (8): 2029–2039. Bibcode:1992ITSP...40.2029C. doi:10.1109/78.150004.
  7. 7.0 7.1 Pei, Soo-Chang; Wu, Ja-Lin (April 1987). "Split vector radix 2D fast Fourier transform". ICASSP '87. IEEE International Conference on Acoustics, Speech, and Signal Processing. pp. 1987–1990. doi:10.1109/ICASSP.1987.1169345. S2CID 118173900. {{cite book}}: |journal= ignored (help)
  8. Wu, H.; Paoloni, F. (Aug 1989). "द्वि-आयामी वेक्टर स्प्लिट-रेडिक्स एफएफटी एल्गोरिदम पर". IEEE Transactions on Acoustics, Speech, and Signal Processing. 37 (8): 1302–1304. doi:10.1109/29.31283.