सेंटौर टेक्नोलॉजी: Difference between revisions

From Vigyanwiki
No edit summary
 
(4 intermediate revisions by 2 users not shown)
Line 1: Line 1:
{{short description|American electronics company}}
{{short description|American electronics company}}
{{Infobox company
{{Infobox company
| name = Centaur Technology
| name = सेंटौर टेक्नोलॉजी
| logo =  
| logo =  
| logo_caption =  
| logo_caption =  
| logo_upright = <!-- default = 1 -->
| logo_upright = <!-- डिफ़ॉल्ट = 1 -->
| logo_alt =  
| logo_alt =  
| type = [[Incorporation (business)|Incorporated]]
| type = [[इंकॉर्पोरेशन (बिज़नेस)|इंकॉर्पोरेटेड]]
| industry = [[Electronics industry|Electronics]]
| industry = [[इलेक्ट्रॉनिक्स इंडस्ट्री|इलेक्ट्रॉनिक्स]]
| predecessor = <!-- or: | predecessors = -->
| predecessor = <!-- or: | पूर्ववर्ती = -->
| founded = April 1995 in [[Austin]], [[United States]] <!-- if known: {{Start date and age|YYYY|MM|DD}} in [[city]], country -->
| founded = April 1995 in [[Austin]], [[United States]] <!-- if known: {{Start date and age|YYYY|MM|DD}} in [[city]], country -->
| founders = [[Glenn Henry (IT entrepreneur)|Glenn Henry]], Terry Parks, Darius Gaskins, and Al Sato <!-- or: | founders = -->
| founders = [[ग्लेन हेनरी (आईटी उद्यमी)|ग्लेन हेनरी]], टेरी पार्क्स, डेरियस गास्किन्स, और अल सातो <!-- or: | संस्थापक = -->
| defunct = November 2021 <!-- {{End date|YYYY|MM|DD}} -->
| defunct = November 2021 <!-- {{End date|YYYY|MM|DD}} -->
| fate = Broken up, partially acquired by [[Intel]]
| fate = ब्रोकन अप, आंशिक रूप से [[इंटेल]] द्वारा अधिग्रहित
| successor = <!-- or: | successors = -->
| successor = <!-- or: | सकसेससोर = -->
| hq_location_city = [[Austin, Texas]]
| hq_location_city = [[ऑस्टिन, टेक्सास]]
| hq_location_country = [[United States]]
| hq_location_country = [[संयुक्त राज्य]]
| area_served = <!-- or: | areas_served = -->
| area_served = <!-- or: | एरिया_सर्व = -->
| key_people = [[Glenn Henry (IT entrepreneur)|Glenn Henry]]
| key_people = [[ग्लेन हेनरी (आईटी उद्यमी)|ग्लेन हेनरी]]
| products = [[X86 architecture|x86]] [[CPU]] designs
| products = [[X86 आर्किटेक्चर|x86]] [[सीपीयू]] डिज़ाइन
| owner = [[VIA Technologies]] <!-- or: | owners = -->
| owner = [[वीआईए टेक्नोलॉजीज]] <!-- or: | मालिक = -->
| num_employees =  
| num_employees =  
| num_employees_year = <!-- Year of num_employees data (if known) -->
| num_employees_year = <!-- संख्या_कर्मचारियों का वर्ष डेटा (यदि ज्ञात हो)-->
| parent =  
| parent =  
| website = <!-- {{URL|example.com}} -->
| website = <!-- {{URL|example.com}} -->
}}
}}
सेंटौर टेक्नोलॉजी X86 आर्किटेक्चर [[ CPU |CPU]] डिज़ाइन कंपनी थी जो 1995 में शुरू हुई और बाद में [[VIA Technologies]] की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई। 2015 में, डॉक्यूमेंट्री ''राइज़ ऑफ़ द सेंटूर'' ने कंपनी के प्रारंभिक इतिहास को कवर किया।कंपनी 2021 में टूट गई।<ref>{{cite news| url=https://www.tomshardware.com/news/via-sells-off-equipment-from-centaur-preps-to-shut-down-site | title=शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है| first=Anton | last=Shilov | website=Tom's Hardware | date=December 29, 2021 | accessdate=March 28, 2023 }}</ref>


'''सेंटौर टेक्नोलॉजी''' X86 आर्किटेक्चर [[ CPU |सीपीयू]] डिज़ाइन कंपनी थी जो 1995 में प्रारंभ हुई और इसके पश्चात् में [[VIA Technologies|वीआईए टेक्नोलॉजीज]] की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई थी। 2015 में डॉक्यूमेंट्री राइज़ ऑफ़ द सेंटूर ने कंपनी के प्रारंभिक इतिहास को आवरण किया कंपनी 2021 में टूट गई थी।<ref>{{cite news| url=https://www.tomshardware.com/news/via-sells-off-equipment-from-centaur-preps-to-shut-down-site | title=शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है| first=Anton | last=Shilov | website=Tom's Hardware | date=December 29, 2021 | accessdate=March 28, 2023 }}</ref>
==इतिहास==
==इतिहास==
सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में [[ग्लेन हेनरी (आईटी उद्यमी)]], टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी। फंडिंग [[ एकीकृत डिवाइस प्रौद्योगिकी |एकीकृत डिवाइस प्रौद्योगिकी]] , इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x[[86]] प्रोसेसर विकसित करना था जो [[इंटेल]] प्रोसेसर की तुलना में कम महंगे थे और कम बिजली की खपत करते थे। योजना के दो मुख्य तत्व थे:
इस प्रकार सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में [[ग्लेन हेनरी (आईटी उद्यमी)]], टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी। फंडिंग [[ एकीकृत डिवाइस प्रौद्योगिकी |इंटीग्रेटेड डिवाइस टेक्नोलॉजी]] , इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x[[86]] प्रोसेसर विकसित करना था जो [[इंटेल]] प्रोसेसर की तुलना में कम मूल्यवान थे और कम विद्युत् की आपूर्ति करते थे। योजना के दो मुख्य एलिमेंट थे:


# Intel के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर का नया डिज़ाइन, स्क्रैच से विकसित;
# इस प्रकार इंटेल के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर के स्क्रैच से विकसित एक नया डिज़ाइन है
# उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया नवीन प्रबंधन दृष्टिकोण।
# इस प्रकार उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया एक नवीन प्रबंधन दृष्टिकोण है।


आईडीटी द्वारा वित्त पोषित होने पर, तीन अलग-अलग सेंटूर डिज़ाइन [[विनचिप]] के विपणन नाम के तहत भेजे गए थे।सितंबर 1999 में, सेंटूर को ताइवान की कंपनी VIA Technologies द्वारा IDT से खरीदा गया था। तब से, [[VIA C3]] के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही [[VIA C7]] प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, VIA नैनो के लिए भी कई डिज़ाइन भेजे गए हैं।
इस प्रकार आईडीटी द्वारा वित्त पोषित होने पर, तीन भिन्न-भिन्न सेंटूर डिज़ाइन [[विनचिप]] के विपणन नाम के अनुसार भेजे गए थे। सितंबर 1999 में, सेंटूर को ताइवान की कंपनी वीआईए टेक्नोलॉजीज द्वारा आईडीटी से खरीदा गया था। तब से, [[VIA C3|वीआईए C3]] के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही [[VIA C7|वीआईए C7]] प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, वीआईए नैनो के लिए भी विभिन्न डिज़ाइन भेजे गए हैं।


[[Zhaoxin]] ( VIA [[संयुक्त उद्यम कंपनी]]) द्वारा उत्पादित चिप्स में VIA नैनो डिज़ाइन को और अधिक परिष्कृत और बेहतर बनाया गया है।
इस प्रकार [[Zhaoxin|जओक्सिन]] ( वीआईए [[संयुक्त उद्यम कंपनी]]) द्वारा उत्पादित चिप्स में वीआईए नैनो डिज़ाइन को और अधिक परिष्कृत और उत्तम बनाया गया है।


2019 के अंत में, सेंटॉर ने इंटीग्रेटेड AI कोप्रोसेसर, CNS कोर के साथ दुनिया के पहले हाई-परफॉर्मेंस x86 SoC की घोषणा की।<ref name=cns/>
इस प्रकार 2019 के अंत में, सेंटॉर ने इंटीग्रेटेड एआई कोप्रोसेसर, सीएनएस कोर के साथ संसार के पहले हाई-परफॉर्मेंस x86 एसओसी की घोषणा की थी।<ref name=cns/>


नवंबर 2021 में, इंटेल ने VIA से सेंटौर टेक्नोलॉजी डिवीजन के कुछ कर्मचारियों की भर्ती की, $125 मिलियन का सौदा, प्रभावी ढंग से x86 डिवीजन की प्रतिभा और जानकारी प्राप्त करना। <ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref><ref>{{cite news |last1=Dobberstein |first1=Laura |title=Intel pays VIA $125m to acquire its x86 design talent |url=https://www.theregister.com/2021/11/08/via_sells_centaur_staff_to_intel/ |access-date=11 November 2021 |work=The Register |date=8 November 2021}}</ref> VIA ने x86 लाइसेंस और संबंधित पेटेंट को बरकरार रखा है, और इसका Zhaoxin CPU संयुक्त उद्यम जारी है।<ref>{{cite web| url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested | title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested &#124; Tom's Hardware | website=Tomshardware.com | date= |accessdate=2022-07-18}}</ref>
इस प्रकार नवंबर 2021 में, इंटेल ने वीआईए से सेंटौर टेक्नोलॉजी डिवीजन के कुछ कर्मचारियों की भर्ती की थी, $125 मिलियन का सौदा, प्रभावी विधि से x86 डिवीजन की प्रतिभा और जानकारी प्राप्त होती है। <ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref><ref>{{cite news |last1=Dobberstein |first1=Laura |title=Intel pays VIA $125m to acquire its x86 design talent |url=https://www.theregister.com/2021/11/08/via_sells_centaur_staff_to_intel/ |access-date=11 November 2021 |work=The Register |date=8 November 2021}}</ref> वीआईए ने x86 लाइसेंस और संबंधित पेटेंट को बनाए रखा है, और इसका जओक्सिन सीपीयू संयुक्त उद्यम जारी है।<ref>{{cite web| url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested | title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested &#124; Tom's Hardware | website=Tomshardware.com | date= |accessdate=2022-07-18}}</ref>




==डिज़ाइन पद्धति==
==डिज़ाइन पद्धति==
सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम बिजली की खपत करते हैं। . इसने उन्हें [[एंबेडेड प्रोसेसर]] बाज़ार में आकर्षक बना दिया।
इस प्रकार सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम विद्युत् की आपूर्ति करते हैं। इसने उन्हें [[एंबेडेड प्रोसेसर]] बाज़ार में आकर्षक बना दिया था।


सेंटूर का डिज़ाइन दर्शन हमेशा उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।
इस प्रकार सेंटूर का डिज़ाइन दर्शन सदैव उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।


सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से था, जिसकी शुरुआत 2004 वीआईए सी7 रिलीज के साथ हुई थी। Intel और AMD ने 2008 में AES [[एईएस अनुदेश सेट]]|AES-NI, 2013 में Intel SHA एक्सटेंशन और 2015 में [[RDRAND]] का अनुसरण किया।
इस प्रकार सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से था, जिसकी प्रारंभ 2004 वीआईए सी7 रिलीज के साथ हुई थी। इंटेल और एएमडी ने 2008 में [[एईएस अनुदेश सेट|एईएस]] या एईएस-एनइ, 2013 में इंटेल एसएचए एक्सटेंशन और 2015 में [[RDRAND|आरडीआरएंड]] का अनुसरण किया था।


===वीआईए सी3===
===वीआईए सी3===
{{main|VIA C3}}
{{main|वीआईए सी3}}
* क्योंकि मेमोरी प्रदर्शन कई बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के बीच बड़े [[सीपीयू कैश]], बड़े [[अनुवाद लुकासाइड बफ़र]] और आक्रामक निर्देश प्रीफ़ेच को लागू करते हैं। हालाँकि ये सुविधाएँ VIA के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया। वास्तव में, उदार प्राथमिक कैश (128KB) हमेशा से सेंटूर डिज़ाइन की विशिष्ट पहचान रही है।
* क्योंकि मेमोरी प्रदर्शन विभिन्न बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के मध्य बड़े [[सीपीयू कैश]], बड़े [[अनुवाद लुकासाइड बफ़र|टीएलबी]] और आक्रामक निर्देश प्रीफ़ेच को प्रयुक्त करते हैं। चूंकि यह सुविधाएँ वीआईए के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया था। वास्तव में, जेनेरोस प्राथमिक कैश (128KB) सदैव से सेंटूर डिज़ाइन की विशिष्ट पहचान रही है।
* आम तौर पर, प्रति चक्र निर्देश बढ़ाने की तुलना में घड़ी की आवृत्ति को प्राथमिकता दी जाती है। आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी जटिल सुविधाओं को जानबूझकर लागू नहीं किया जाता है, क्योंकि वे घड़ी की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और कई सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।
* सामान्यतः, प्रति चक्र निर्देश बढ़ाने की तुलना में क्लॉक की आवृत्ति को प्राथमिकता दी जाती है। इस प्रकार आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी काम्प्लेक्स सुविधाओं को जानबूझकर प्रयुक्त नहीं किया जाता है, क्योंकि वह क्लॉक की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और विभिन्न सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।
* x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-घड़ी निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अक्सर उपयोग किए जाने वाले कई निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम घड़ी चक्र की आवश्यकता होती है।
* इस प्रकार x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-क्लॉक निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अधिकांशतः उपयोग किए जाने वाले विभिन्न निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम क्लॉक चक्र की आवश्यकता होती है।
* शायद ही कभी उपयोग किए जाने वाले x86 निर्देशों को [[माइक्रोकोड]] में लागू किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। इससे मरने की जगह बचती है और बिजली की खपत कम होती है। वास्तविक दुनिया के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।
* संभवतः कभी उपयोग किए जाने वाले x86 निर्देशों को [[माइक्रोकोड]] में प्रयुक्त किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। और विद्युत् की आपूर्ति कम होती है। वास्तविक संसार के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।
* ये डिज़ाइन सिद्धांत मूल [[ जोखिम |जोखिम]] समर्थकों से व्युत्पन्न हैं, जो दावा करते हैं कि निर्देशों का छोटा सेट, बेहतर अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध RISC डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो [[ जटिल अनुदेश सेट कंप्यूटर |जटिल अनुदेश सेट कंप्यूटर]] डिज़ाइन है।
* यह डिज़ाइन सिद्धांत रिस्क समर्थकों से व्युत्पन्न हैं, जो प्रमाणित करते हैं कि निर्देशों का छोटा सेट, उत्तम अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध रिस्क डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो [[ जटिल अनुदेश सेट कंप्यूटर |काम्प्लेक्स इंस्ट्रक्शन सेट कंप्यूटर]] डिज़ाइन है।
* x86 के अलावा, ये प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।
* इस प्रकार x86 के अतिरिक्त, यह प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।


===वीआईए सी7===
===वीआईए सी7===
{{main|VIA C7}}
{{main|वीआईए सी7}}
* VIA C7 एस्थर (C5J) VIA C3 नहेमायाह+ (C5P) के बाद विकासवादी कदम है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के खिलाफ प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया।
* वीआईए C7 एस्थर (C5J) वीआईए C3 नहेमायाह+ (C5P) के पश्चात् विकासवादी चरण है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के विरुद्ध प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया था।
* VIA C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी जटिल सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के खिलाफ उचित प्रदर्शन प्रदान कर सकता है यदि कुशल फ्रंट-एंड, यानी प्रीफ़ेच द्वारा समर्थित हो, कैश और शाखा भविष्यवाणी तंत्र।
* वीआईए C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी काम्प्लेक्स सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के विरुद्ध उचित प्रदर्शन प्रदान कर सकता है यदि कुशल फ्रंट-एंड,कैश और शाखा पूर्वानुमान तंत्र अर्थात प्रीफ़ेच द्वारा समर्थित होता है।
* VIA C7 के मामले में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, यानी कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया।<ref>{{cite web | last=Besedin | first=Dmitri | title= Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors | website=Pricenfees.com | url=https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |url-status=dead |archive-url=https://web.archive.org/web/20170202062644/https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |archive-date=2017-02-02 | accessdate=2007-03-12}}</ref> वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण बदलाव नहीं किया गया लगता है।
* वीआईए C7 के स्थिति में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, अर्थात कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया था।<ref>{{cite web | last=Besedin | first=Dmitri | title= Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors | website=Pricenfees.com | url=https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |url-status=dead |archive-url=https://web.archive.org/web/20170202062644/https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |archive-date=2017-02-02 | accessdate=2007-03-12}}</ref> वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण परिवर्तन नहीं किया गया लगता है।
* VIA C7 AMD/Intel चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि घड़ी की गति थर्मल रूप से बाधित नहीं होती है।
* इस प्रकार वीआईए C7 एएमडी/इंटेल चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि क्लॉक की गति तापीय रूप से बाधित नहीं होती है।


===नैनो के माध्यम से===
===वीआईए नैनो ===
{{main|VIA Nano}}
{{main|वीआईए नैनो}}
* वीआईए नैनो इसैया (सीएन) सेंटूर के कई प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू शामिल है।
* इस प्रकार वीआईए नैनो इसैया (सीएन) सेंटूर के विभिन्न प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू सम्मिलित है।
* VIA नैनो का विकास, VIA C7 के समान थर्मल डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।
* इस प्रकार वीआईए नैनो का विकास, वीआईए C7 के समान तापीय डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।






===सीएनएस कोर===
===सीएनएस कोर===
सेंटॉर ने 2019 के अंत में [[AVX-512]] समर्थन और एकीकृत AI कोप्रोसेसर के साथ नए x86-64 CNS CPU की घोषणा की।<ref name=cns>{{cite web |title=Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512 |url=https://fuse.wikichip.org/news/3099/centaur-unveils-its-new-server-class-x86-core-cns-adds-avx-512/2/ |website=WikiChip Fuse |date=9 December 2019}}</ref> सीएनएस सीपीयू को 2021 में रद्द कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।<ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref> सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के LGA2011-3 सीपीयू के समान LGA2011 पिन सॉकेट का उपयोग किया गया था, हालांकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। CNS CPU कोर TSMC 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति बाद में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए संयुक्त उद्यम में है।<ref name=centaur>{{cite web |title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested |url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested |website=TomsHardware |date=22 February 2022}}</ref>
इस प्रकार सेंटॉर ने 2019 के अंत में [[AVX-512|एवीएक्स-512]] समर्थन और एकीकृत एआई कोप्रोसेसर के साथ नए x86-64 सीएनएस सीपीयू की घोषणा की थी।<ref name=cns>{{cite web |title=Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512 |url=https://fuse.wikichip.org/news/3099/centaur-unveils-its-new-server-class-x86-core-cns-adds-avx-512/2/ |website=WikiChip Fuse |date=9 December 2019}}</ref> सीएनएस सीपीयू को 2021 में निरस्त कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।<ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref> इस प्रकार सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के एलजीए2011-3 सीपीयू के समान एलजीए2011 पिन सॉकेट का उपयोग किया गया था, चूंकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। सीएनएस सीपीयू कोर टीएसएमसी 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति पश्चात् में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए संयुक्त उद्यम में है।<ref name=centaur>{{cite web |title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested |url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested |website=TomsHardware |date=22 February 2022}}</ref>




===तुलनात्मक पासे का आकार===
===कम्पेरेटिव डाई साइज़===


{| class="wikitable sortable"
{| class="wikitable sortable"
|-
|-
! Processor
! प्रोसेसर
! Secondary<br />cache (k)
! माध्यमिक
! Die size<br />130&nbsp;nm (mm²)
कैश (k)
! Die size<br />90&nbsp;nm (mm²)
! डाई साइज़<br />130&nbsp;nm (mm²)
! Die size<br />65&nbsp;nm (mm²)
! डाई साइज़<br />90&nbsp;nm (mm²)
! डाई साइज़<br />65&nbsp;nm (mm²)
|- align="center"
|- align="center"
! VIA Nano 1000/2000
! वीआईए नैनो 1000/2000
| 1024 || N/A || N/A || 63.3
| 1024 || N/A || N/A || 63.3
|- align="center"
|- align="center"
! VIA C3 / VIA C7
! वीआईए C3 / वीआईए C7
| 64/128 || 52 || 30 || N/A
| 64/128 || 52 || 30 || N/A
|- align="center"
|- align="center"
! Athlon XP
! एथलॉन एक्सपी
| 256 || 84 || N/A || N/A
| 256 || 84 || N/A || N/A
|- align="center"
|- align="center"
! Athlon 64
! एथलॉन 64
| 512 || 144 || 84 || 77
| 512 || 144 || 84 || 77
|- align="center"
|- align="center"
! Pentium M
! पेंटियम एम
| 2048 || N/A || 84 || N/A
| 2048 || N/A || 84 || N/A
|- align="center"
|- align="center"
! P4 Northwood
! पी4 नॉर्थवुड
| 512 || 146 || N/A || N/A
| 512 || 146 || N/A || N/A
|- align="center"
|- align="center"
! P4 Prescott
! पी4 प्रेस्कॉट
| 1024 || N/A || 110 || N/A
| 1024 || N/A || 110 || N/A
|}
|}
ध्यान दें: यहां तक ​​कि 64K [[द्वितीयक कैश]] के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता। VIA x86 कोर छोटा और उत्पादन में सस्ता है। जैसा कि इस तालिका में देखा जा सकता है, लगभग चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर -पेंटियम 4#प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।
ध्यान दें: यहां तक ​​कि 64K [[द्वितीयक कैश]] के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता है। इस प्रकार वीआईए x86 कोर छोटा और उत्पादन में सस्ता है। जैसा कि इस टेबल में देखा जा सकता है, प्रायः चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर -पेंटियम 4 प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।


==यह भी देखें==
==यह भी देखें==
* झाओक्सिन
* जाओक्सिन


==संदर्भ==
==संदर्भ==
Line 126: Line 126:
[[Category: Machine Translated Page]]
[[Category: Machine Translated Page]]
[[Category:Created On 04/12/2023]]
[[Category:Created On 04/12/2023]]
[[Category:Vigyan Ready]]

Latest revision as of 09:32, 13 December 2023

सेंटौर टेक्नोलॉजी
Typeइंकॉर्पोरेटेड
Industryइलेक्ट्रॉनिक्स
FoundedApril 1995 in Austin, United States
Foundersग्लेन हेनरी, टेरी पार्क्स, डेरियस गास्किन्स, और अल सातो
DefunctNovember 2021
Fateब्रोकन अप, आंशिक रूप से इंटेल द्वारा अधिग्रहित
Headquarters
ऑस्टिन, टेक्सास
,
संयुक्त राज्य
Key people
ग्लेन हेनरी
Productsx86 सीपीयू डिज़ाइन
Ownerवीआईए टेक्नोलॉजीज

सेंटौर टेक्नोलॉजी X86 आर्किटेक्चर सीपीयू डिज़ाइन कंपनी थी जो 1995 में प्रारंभ हुई और इसके पश्चात् में वीआईए टेक्नोलॉजीज की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई थी। 2015 में डॉक्यूमेंट्री राइज़ ऑफ़ द सेंटूर ने कंपनी के प्रारंभिक इतिहास को आवरण किया कंपनी 2021 में टूट गई थी।[1]

इतिहास

इस प्रकार सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में ग्लेन हेनरी (आईटी उद्यमी), टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी। फंडिंग इंटीग्रेटेड डिवाइस टेक्नोलॉजी , इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x86 प्रोसेसर विकसित करना था जो इंटेल प्रोसेसर की तुलना में कम मूल्यवान थे और कम विद्युत् की आपूर्ति करते थे। योजना के दो मुख्य एलिमेंट थे:

  1. इस प्रकार इंटेल के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर के स्क्रैच से विकसित एक नया डिज़ाइन है
  2. इस प्रकार उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया एक नवीन प्रबंधन दृष्टिकोण है।

इस प्रकार आईडीटी द्वारा वित्त पोषित होने पर, तीन भिन्न-भिन्न सेंटूर डिज़ाइन विनचिप के विपणन नाम के अनुसार भेजे गए थे। सितंबर 1999 में, सेंटूर को ताइवान की कंपनी वीआईए टेक्नोलॉजीज द्वारा आईडीटी से खरीदा गया था। तब से, वीआईए C3 के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही वीआईए C7 प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, वीआईए नैनो के लिए भी विभिन्न डिज़ाइन भेजे गए हैं।

इस प्रकार जओक्सिन ( वीआईए संयुक्त उद्यम कंपनी) द्वारा उत्पादित चिप्स में वीआईए नैनो डिज़ाइन को और अधिक परिष्कृत और उत्तम बनाया गया है।

इस प्रकार 2019 के अंत में, सेंटॉर ने इंटीग्रेटेड एआई कोप्रोसेसर, सीएनएस कोर के साथ संसार के पहले हाई-परफॉर्मेंस x86 एसओसी की घोषणा की थी।[2]

इस प्रकार नवंबर 2021 में, इंटेल ने वीआईए से सेंटौर टेक्नोलॉजी डिवीजन के कुछ कर्मचारियों की भर्ती की थी, $125 मिलियन का सौदा, प्रभावी विधि से x86 डिवीजन की प्रतिभा और जानकारी प्राप्त होती है। [3][4] वीआईए ने x86 लाइसेंस और संबंधित पेटेंट को बनाए रखा है, और इसका जओक्सिन सीपीयू संयुक्त उद्यम जारी है।[5]


डिज़ाइन पद्धति

इस प्रकार सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम विद्युत् की आपूर्ति करते हैं। इसने उन्हें एंबेडेड प्रोसेसर बाज़ार में आकर्षक बना दिया था।

इस प्रकार सेंटूर का डिज़ाइन दर्शन सदैव उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।

इस प्रकार सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से था, जिसकी प्रारंभ 2004 वीआईए सी7 रिलीज के साथ हुई थी। इंटेल और एएमडी ने 2008 में एईएस या एईएस-एनइ, 2013 में इंटेल एसएचए एक्सटेंशन और 2015 में आरडीआरएंड का अनुसरण किया था।

वीआईए सी3

Main article: वीआईए सी3
  • क्योंकि मेमोरी प्रदर्शन विभिन्न बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के मध्य बड़े सीपीयू कैश, बड़े टीएलबी और आक्रामक निर्देश प्रीफ़ेच को प्रयुक्त करते हैं। चूंकि यह सुविधाएँ वीआईए के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया था। वास्तव में, जेनेरोस प्राथमिक कैश (128KB) सदैव से सेंटूर डिज़ाइन की विशिष्ट पहचान रही है।
  • सामान्यतः, प्रति चक्र निर्देश बढ़ाने की तुलना में क्लॉक की आवृत्ति को प्राथमिकता दी जाती है। इस प्रकार आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी काम्प्लेक्स सुविधाओं को जानबूझकर प्रयुक्त नहीं किया जाता है, क्योंकि वह क्लॉक की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और विभिन्न सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।
  • इस प्रकार x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-क्लॉक निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अधिकांशतः उपयोग किए जाने वाले विभिन्न निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम क्लॉक चक्र की आवश्यकता होती है।
  • संभवतः कभी उपयोग किए जाने वाले x86 निर्देशों को माइक्रोकोड में प्रयुक्त किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। और विद्युत् की आपूर्ति कम होती है। वास्तविक संसार के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।
  • यह डिज़ाइन सिद्धांत रिस्क समर्थकों से व्युत्पन्न हैं, जो प्रमाणित करते हैं कि निर्देशों का छोटा सेट, उत्तम अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध रिस्क डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो काम्प्लेक्स इंस्ट्रक्शन सेट कंप्यूटर डिज़ाइन है।
  • इस प्रकार x86 के अतिरिक्त, यह प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।

वीआईए सी7

Main article: वीआईए सी7
  • वीआईए C7 एस्थर (C5J) वीआईए C3 नहेमायाह+ (C5P) के पश्चात् विकासवादी चरण है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के विरुद्ध प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया था।
  • वीआईए C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी काम्प्लेक्स सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के विरुद्ध उचित प्रदर्शन प्रदान कर सकता है यदि कुशल फ्रंट-एंड,कैश और शाखा पूर्वानुमान तंत्र अर्थात प्रीफ़ेच द्वारा समर्थित होता है।
  • वीआईए C7 के स्थिति में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, अर्थात कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया था।[6] वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण परिवर्तन नहीं किया गया लगता है।
  • इस प्रकार वीआईए C7 एएमडी/इंटेल चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि क्लॉक की गति तापीय रूप से बाधित नहीं होती है।

वीआईए नैनो

Main article: वीआईए नैनो
  • इस प्रकार वीआईए नैनो इसैया (सीएन) सेंटूर के विभिन्न प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू सम्मिलित है।
  • इस प्रकार वीआईए नैनो का विकास, वीआईए C7 के समान तापीय डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।


सीएनएस कोर

इस प्रकार सेंटॉर ने 2019 के अंत में एवीएक्स-512 समर्थन और एकीकृत एआई कोप्रोसेसर के साथ नए x86-64 सीएनएस सीपीयू की घोषणा की थी।[2] सीएनएस सीपीयू को 2021 में निरस्त कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।[7] इस प्रकार सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के एलजीए2011-3 सीपीयू के समान एलजीए2011 पिन सॉकेट का उपयोग किया गया था, चूंकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। सीएनएस सीपीयू कोर टीएसएमसी 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति पश्चात् में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए संयुक्त उद्यम में है।[8]


कम्पेरेटिव डाई साइज़

प्रोसेसर माध्यमिक

कैश (k)

डाई साइज़
130 nm (mm²) 		डाई साइज़
90 nm (mm²) 		डाई साइज़
65 nm (mm²)
वीआईए नैनो 1000/2000 1024 N/A N/A 63.3
वीआईए C3 / वीआईए C7 64/128 52 30 N/A
एथलॉन एक्सपी 256 84 N/A N/A
एथलॉन 64 512 144 84 77
पेंटियम एम 2048 N/A 84 N/A
पी4 नॉर्थवुड 512 146 N/A N/A
पी4 प्रेस्कॉट 1024 N/A 110 N/A

ध्यान दें: यहां तक ​​कि 64K द्वितीयक कैश के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता है। इस प्रकार वीआईए x86 कोर छोटा और उत्पादन में सस्ता है। जैसा कि इस टेबल में देखा जा सकता है, प्रायः चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर -पेंटियम 4 प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।

यह भी देखें

  • जाओक्सिन

संदर्भ

  1. ↑ Shilov, Anton (December 29, 2021). "शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है". Tom's Hardware. Retrieved March 28, 2023.
  2. ↑ 2.0 2.1 "Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512". WikiChip Fuse. 9 December 2019.
  3. ↑ Smith, Ryan (5 November 2021). "VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million". AnandTech. Retrieved 11 November 2021.
  4. ↑ Dobberstein, Laura (8 November 2021). "Intel pays VIA $125m to acquire its x86 design talent". The Register. Retrieved 11 November 2021.
  5. ↑ "The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested | Tom's Hardware". Tomshardware.com. Retrieved 2022-07-18.
  6. ↑ Besedin, Dmitri. "Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors". Pricenfees.com. Archived from the original on 2017-02-02. Retrieved 2007-03-12.
  7. ↑ Smith, Ryan (5 November 2021). "VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million". AnandTech. Retrieved 11 November 2021.
  8. ↑ "The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested". TomsHardware. 22 February 2022.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सेंटौर_टेक्नोलॉजी&oldid=278610’