आर सी समय स्थिर: Difference between revisions
No edit summary |
No edit summary |
||
| Line 4: | Line 4: | ||
:<math> \tau = RC </math> [सेकंड] | :<math> \tau = RC </math> [सेकंड] | ||
यह प्रतिरोधक के माध्यम से [[संधारित्र]] को चार्ज करने के लिए आवश्यक समय है, शून्य के प्रारंभिक चार्ज वोल्टेज से प्रारम्भ डीसी वोल्टेज | यह प्रतिरोधक के माध्यम से [[संधारित्र]] को चार्ज करने के लिए आवश्यक समय है, शून्य के प्रारंभिक चार्ज वोल्टेज से प्रारम्भ डीसी वोल्टेज मान के लगभग 63.2% तक, या उसी प्रतिरोधक के माध्यम से संधारित्र को इसके प्रारंभिक के लगभग 36.8% तक डिस्चार्ज करने के लिए आवश्यक समय है। चार्ज वोल्टेज। ये मान गणितीय स्थिरांक e (गणितीय स्थिरांक) से प्राप्त किए गए हैं, जहाँ <math>63.2\% \approx 1-e^{-1}</math> और <math>36.8\% \approx e^{-1}</math>. समय के विरुद्ध संधारित्र में वोल्टेज निर्धारित करने के लिए, निम्नलिखित सूत्र इसका उपयोग करते हैं, श्रृंखला में संधारित्र और प्रतिरोधी पर प्रारम्भ निरंतर वोल्टेज मानते हैं: | ||
: प्रारम्भ वोल्टेज की ओर चार्ज करना (शुरुआत में कैपेसिटर में शून्य वोल्टेज, स्थिर {{var|V<sub>0</sub>}} रोकनेवाला और संधारित्र के पार साथ) <math>V_0: \quad V(t) = V_0(1-e^{-t/ \tau}) </math><ref>{{Cite web|url=http://hyperphysics.phy-astr.gsu.edu/hbase/electric/capdis.html|title=Capacitor Discharging}}</ref> | : प्रारम्भ वोल्टेज की ओर चार्ज करना (शुरुआत में कैपेसिटर में शून्य वोल्टेज, स्थिर {{var|V<sub>0</sub>}} रोकनेवाला और संधारित्र के पार साथ) <math>V_0: \quad V(t) = V_0(1-e^{-t/ \tau}) </math><ref>{{Cite web|url=http://hyperphysics.phy-astr.gsu.edu/hbase/electric/capdis.html|title=Capacitor Discharging}}</ref> | ||
| Line 24: | Line 24: | ||
: वृद्धि का समय (20% से 80%) <math>t_r \approx 1.4 \tau \approx \frac{0.22}{f_c}</math> | : वृद्धि का समय (20% से 80%) <math>t_r \approx 1.4 \tau \approx \frac{0.22}{f_c}</math> | ||
: वृद्धि का समय (10% से 90%) <math>t_r \approx 2.2 \tau \approx \frac{0.35}{f_c}</math> | : वृद्धि का समय (10% से 90%) <math>t_r \approx 2.2 \tau \approx \frac{0.35}{f_c}</math> | ||
जटिल सर्किट में से अधिक अवरोधक और कैपेसिटर होते हैं, [[ओपन-सर्किट समय स्थिर विधि]] कई आरसी समय स्थिरांक की गणना करके कटऑफ आवृत्ति का अनुमान लगाने का तरीका प्रदान करती है। | |||
== विलंब == | == विलंब == | ||
तार या अन्य सर्किट की सिग्नल देरी, जिसे [[समूह विलंब]] या चरण देरी या [[डिजिटल डाटा]] संक्रमण के प्रभावी [[प्रसार]] विलंब के रूप में मापा जाता है, दूरी और अन्य मापदंडों के आधार पर प्रतिरोधक-संधारित्र प्रभावों का प्रभुत्व हो सकता है, | तार या अन्य सर्किट की सिग्नल देरी, जिसे [[समूह विलंब]] या चरण देरी या [[डिजिटल डाटा]] संक्रमण के प्रभावी [[प्रसार]] विलंब के रूप में मापा जाता है, दूरी और अन्य मापदंडों के आधार पर प्रतिरोधक-संधारित्र प्रभावों का प्रभुत्व हो सकता है, वैकल्पिक रूप से हावी हो सकता है [[अधिष्ठापन]], तरंग और अन्य क्षेत्रों में प्रकाश प्रभाव की गति से। | ||
प्रतिरोधी-कैपेसिटिव देरी, या आरसी देरी, [[microelectronics]] ीकृत सर्किट में गति को और बढ़ाने में | प्रतिरोधी-कैपेसिटिव देरी, या आरसी देरी, [[microelectronics]] ीकृत सर्किट में गति को और बढ़ाने में गतिरोध डालती है। जब [[घड़ी की दर]] बढ़ाने के लिए फीचर का आकार छोटा हो जाता है, तो आरसी विलंब तीव्रता से महत्वपूर्ण भूमिका निभाता है। [[अल्युमीनियम]] कंडक्टिंग वायर को [[ ताँबा |ताँबा]] से परिवर्तन इस देरी को कम किया जा सकता है, इस प्रकार प्रतिरोध को कम किया जा सकता है; इसे इंटरलेयर [[ ढांकता हुआ ]] (सामान्यतः सिलिकॉन डाइऑक्साइड) को कम-डाइलेक्ट्रिक-स्थिर सामग्री में परिवर्तन भी कम किया जा सकता है, इस प्रकार कैपेसिटेंस को कम किया जा सकता है। | ||
प्रतिरोधक तार का विशिष्ट डिजिटल प्रसार विलंब R गुना C का लगभग आधा है; चूँकि R और C दोनों तार की लंबाई के समानुपाती होते हैं, देरी तार की लंबाई के वर्ग के रूप में होती है। आवेश ऐसे तार में विसरण द्वारा फैलता है, जैसा कि उन्नीसवीं शताब्दी के मध्य में [[लॉर्ड केल्विन]] द्वारा समझाया गया था।<ref>{{cite book | title = लॉर्ड केल्विन| author = Andrew Gray | publisher = Dent | year = 1908 | url = https://archive.org/details/lordkelvinanacc01graygoog | page = [https://archive.org/details/lordkelvinanacc01graygoog/page/n291 265] }}</ref> जब तक [[हीविसाइड]] ने यह नहीं पाया कि सर्किट में पर्याप्त अधिष्ठापन होने पर मैक्सवेल के समीकरण लहर प्रसार का संकेत देते हैं, इस वर्ग प्रसार संबंध को लंबी दूरी की टेलीग्राफ केबलों के सुधार के लिए | प्रतिरोधक तार का विशिष्ट डिजिटल प्रसार विलंब R गुना C का लगभग आधा है; चूँकि R और C दोनों तार की लंबाई के समानुपाती होते हैं, देरी तार की लंबाई के वर्ग के रूप में होती है। आवेश ऐसे तार में विसरण द्वारा फैलता है, जैसा कि उन्नीसवीं शताब्दी के मध्य में [[लॉर्ड केल्विन]] द्वारा समझाया गया था।<ref>{{cite book | title = लॉर्ड केल्विन| author = Andrew Gray | publisher = Dent | year = 1908 | url = https://archive.org/details/lordkelvinanacc01graygoog | page = [https://archive.org/details/lordkelvinanacc01graygoog/page/n291 265] }}</ref> जब तक [[हीविसाइड]] ने यह नहीं पाया कि सर्किट में पर्याप्त अधिष्ठापन होने पर मैक्सवेल के समीकरण लहर प्रसार का संकेत देते हैं, इस वर्ग प्रसार संबंध को लंबी दूरी की टेलीग्राफ केबलों के सुधार के लिए मौलिक सीमा प्रदान करने के लिए सोचा गया था। उस पुराने विश्लेषण को टेलीग्राफ डोमेन में हटा दिया गया था, लेकिन लंबे ऑन-चिप इंटरकनेक्ट के लिए प्रासंगिक बना हुआ है।<ref>{{cite book | title = गुमनामी से पहेली तक| author = Ido Yavetz | publisher = Birkhäuser | year = 1995 | isbn = 3-7643-5180-2 | url = https://books.google.com/books?id=SQszfj7biVMC&dq=preece+heaviside+telegraph+square&pg=PA245 }}</ref><ref>{{cite book | title = उन्नत SoC और NoC के लिए इंटरकनेक्ट-केंद्रित डिज़ाइन|author1=Jari Nurmi |author2=Hannu Tenhunen |author3=Jouni Isoaho |author4=Axel Jantsch |name-list-style=amp | publisher = Springer | year = 2004 | isbn = 1-4020-7835-8 | url = https://books.google.com/books?id=Uj7RvVE2Ln0C&dq=vlsi+rc+delay+distributed+diffusion&pg=PA59 }}</ref><ref>{{cite book | title = एक एनालॉग इलेक्ट्रॉनिक्स साथी| author = Scott Hamilton | publisher = Cambridge University Press | year = 2007 | isbn = 978-0-521-68780-5 | url = https://books.google.com/books?id=2BntAEtXsBMC&dq=preece+distributed+heaviside+diffusion+thomson&pg=PA580 }}</ref> | ||
Revision as of 21:46, 11 March 2023
एफए: आरसी समय निरंतर
.svg)
आरसी समय स्थिरांक, जिसे ताऊ भी कहा जाता है, आरसी सर्किट का समय स्थिरांक (दूसरा में), सर्किट के उत्पाद के बराबर होता है विद्युत प्रतिरोध और चालन (ओम (यूनिट) में) और सर्किट समाई (फराड्स में), अर्थात ।
- [सेकंड]
यह प्रतिरोधक के माध्यम से संधारित्र को चार्ज करने के लिए आवश्यक समय है, शून्य के प्रारंभिक चार्ज वोल्टेज से प्रारम्भ डीसी वोल्टेज मान के लगभग 63.2% तक, या उसी प्रतिरोधक के माध्यम से संधारित्र को इसके प्रारंभिक के लगभग 36.8% तक डिस्चार्ज करने के लिए आवश्यक समय है। चार्ज वोल्टेज। ये मान गणितीय स्थिरांक e (गणितीय स्थिरांक) से प्राप्त किए गए हैं, जहाँ और . समय के विरुद्ध संधारित्र में वोल्टेज निर्धारित करने के लिए, निम्नलिखित सूत्र इसका उपयोग करते हैं, श्रृंखला में संधारित्र और प्रतिरोधी पर प्रारम्भ निरंतर वोल्टेज मानते हैं:
- प्रारम्भ वोल्टेज की ओर चार्ज करना (शुरुआत में कैपेसिटर में शून्य वोल्टेज, स्थिर V0 रोकनेवाला और संधारित्र के पार साथ) [1]
- प्रारंभिक वोल्टेज से शून्य की ओर निर्वहन (शुरुआत में V0 कैपेसिटर के पार, रेसिस्टर और कैपेसिटर के बीच निरंतर शून्य वोल्टेज साथ)
कटऑफ आवृत्ति
समय स्थिर आपूर्ती बंद करने की आवृत्ति f से संबंधित हैc, आरसी सर्किट का वैकल्पिक पैरामीटर, द्वारा
या, समकक्ष,
जहां ओम में प्रतिरोध और फैराड में समाई सेकंड में समय स्थिर या हर्ट्ज में कटऑफ आवृत्ति का उत्पादन करती है।
के मान का उपयोग करते हुए लघु सशर्त समीकरण :
- एफc हर्ट्ज में = 159155 / τ μs में
- τ in µs = 159155 / एफc हर्ट्ज में
अन्य उपयोगी समीकरण हैं:
- वृद्धि का समय (20% से 80%)
- वृद्धि का समय (10% से 90%)
जटिल सर्किट में से अधिक अवरोधक और कैपेसिटर होते हैं, ओपन-सर्किट समय स्थिर विधि कई आरसी समय स्थिरांक की गणना करके कटऑफ आवृत्ति का अनुमान लगाने का तरीका प्रदान करती है।
विलंब
तार या अन्य सर्किट की सिग्नल देरी, जिसे समूह विलंब या चरण देरी या डिजिटल डाटा संक्रमण के प्रभावी प्रसार विलंब के रूप में मापा जाता है, दूरी और अन्य मापदंडों के आधार पर प्रतिरोधक-संधारित्र प्रभावों का प्रभुत्व हो सकता है, वैकल्पिक रूप से हावी हो सकता है अधिष्ठापन, तरंग और अन्य क्षेत्रों में प्रकाश प्रभाव की गति से।
प्रतिरोधी-कैपेसिटिव देरी, या आरसी देरी, microelectronics ीकृत सर्किट में गति को और बढ़ाने में गतिरोध डालती है। जब घड़ी की दर बढ़ाने के लिए फीचर का आकार छोटा हो जाता है, तो आरसी विलंब तीव्रता से महत्वपूर्ण भूमिका निभाता है। अल्युमीनियम कंडक्टिंग वायर को ताँबा से परिवर्तन इस देरी को कम किया जा सकता है, इस प्रकार प्रतिरोध को कम किया जा सकता है; इसे इंटरलेयर ढांकता हुआ (सामान्यतः सिलिकॉन डाइऑक्साइड) को कम-डाइलेक्ट्रिक-स्थिर सामग्री में परिवर्तन भी कम किया जा सकता है, इस प्रकार कैपेसिटेंस को कम किया जा सकता है।
प्रतिरोधक तार का विशिष्ट डिजिटल प्रसार विलंब R गुना C का लगभग आधा है; चूँकि R और C दोनों तार की लंबाई के समानुपाती होते हैं, देरी तार की लंबाई के वर्ग के रूप में होती है। आवेश ऐसे तार में विसरण द्वारा फैलता है, जैसा कि उन्नीसवीं शताब्दी के मध्य में लॉर्ड केल्विन द्वारा समझाया गया था।[2] जब तक हीविसाइड ने यह नहीं पाया कि सर्किट में पर्याप्त अधिष्ठापन होने पर मैक्सवेल के समीकरण लहर प्रसार का संकेत देते हैं, इस वर्ग प्रसार संबंध को लंबी दूरी की टेलीग्राफ केबलों के सुधार के लिए मौलिक सीमा प्रदान करने के लिए सोचा गया था। उस पुराने विश्लेषण को टेलीग्राफ डोमेन में हटा दिया गया था, लेकिन लंबे ऑन-चिप इंटरकनेक्ट के लिए प्रासंगिक बना हुआ है।[3][4][5]
यह भी देखें
- कटऑफ आवृत्ति और आवृत्ति प्रतिक्रिया
- [[जोर (दूरसंचार)]], पूर्व जोर, जोर
- घातीय क्षय
- फ़िल्टर (सिग्नल प्रोसेसिंग) और हस्तांतरण समारोह
- उच्च निकट फिल्टर , लो निकट फिल्टर , बंदनिकट छननी
- आरएल सर्किट, और आरएलसी सर्किट
- वृद्धि समय
संदर्भ
- ↑ "Capacitor Discharging".
- ↑ Andrew Gray (1908). लॉर्ड केल्विन. Dent. p. 265.
- ↑ Ido Yavetz (1995). गुमनामी से पहेली तक. Birkhäuser. ISBN 3-7643-5180-2.
- ↑ Jari Nurmi; Hannu Tenhunen; Jouni Isoaho & Axel Jantsch (2004). उन्नत SoC और NoC के लिए इंटरकनेक्ट-केंद्रित डिज़ाइन. Springer. ISBN 1-4020-7835-8.
- ↑ Scott Hamilton (2007). एक एनालॉग इलेक्ट्रॉनिक्स साथी. Cambridge University Press. ISBN 978-0-521-68780-5.
