प्रोसेसर शक्ति अपव्यय: Difference between revisions
No edit summary |
No edit summary |
||
| Line 8: | Line 8: | ||
इस पैटर्न के कई इंजीनियरिंग कारण हैं: | इस पैटर्न के कई इंजीनियरिंग कारण हैं: | ||
* किसी दिए गए सीपीयू कोर के लिए, इसकी घड़ी की दर बढ़ने पर ऊर्जा का उपयोग बढ़ जाएगा। क्लॉक रेट को कम करना या [[वोल्टेज के तहत]] आमतौर पर ऊर्जा की खपत को कम करता है; क्लॉक रेट को समान रखते हुए माइक्रोप्रोसेसर को अंडरवोल्ट करना भी संभव है।<ref>{{cite web |url=http://www.anandtech.com/show/5763/undervolting-and-overclocking-on-ivy-bridge |title=आइवी ब्रिज पर अंडरवोल्टिंग और ओवरक्लॉकिंग|first=Ian |last=Cutress |website=anandtech.com |date=2012-04-23}}</ref> | * किसी दिए गए सीपीयू कोर के लिए, इसकी घड़ी की दर बढ़ने पर ऊर्जा का उपयोग बढ़ जाएगा। क्लॉक रेट को कम करना या [[वोल्टेज के तहत]] आमतौर पर ऊर्जा की खपत को कम करता है; क्लॉक रेट को समान रखते हुए माइक्रोप्रोसेसर को अंडरवोल्ट करना भी संभव है।<ref>{{cite web |url=http://www.anandtech.com/show/5763/undervolting-and-overclocking-on-ivy-bridge |title=आइवी ब्रिज पर अंडरवोल्टिंग और ओवरक्लॉकिंग|first=Ian |last=Cutress |website=anandtech.com |date=2012-04-23}}</ref> | ||
* नई सुविधाओं के लिए आमतौर पर अधिक [[ट्रांजिस्टर]] की आवश्यकता होती है, जिनमें से प्रत्येक शक्ति का उपयोग करता है। अप्रयुक्त क्षेत्रों को बंद करने से ऊर्जा की बचत होती है, जैसे [[ घड़ी गेटिंग |घड़ी गेटिंग]] | * नई सुविधाओं के लिए आमतौर पर अधिक [[ट्रांजिस्टर]] की आवश्यकता होती है, जिनमें से प्रत्येक शक्ति का उपयोग करता है। अप्रयुक्त क्षेत्रों को बंद करने से ऊर्जा की बचत होती है, जैसे [[ घड़ी गेटिंग |घड़ी गेटिंग]] के माध्यम से। | ||
* जैसे-जैसे प्रोसेसर मॉडल का डिज़ाइन परिपक्व होता है, छोटे ट्रांजिस्टर, लो-वोल्टेज संरचनाएँ और डिज़ाइन अनुभव ऊर्जा की खपत को कम कर सकते हैं। | * जैसे-जैसे प्रोसेसर मॉडल का डिज़ाइन परिपक्व होता है, छोटे ट्रांजिस्टर, लो-वोल्टेज संरचनाएँ और डिज़ाइन अनुभव ऊर्जा की खपत को कम कर सकते हैं। | ||
| Line 18: | Line 18: | ||
कई अनुप्रयोगों में, सीपीयू और अन्य घटक ज्यादातर समय निष्क्रिय रहते हैं, इसलिए निष्क्रिय शक्ति समग्र प्रणाली के बिजली उपयोग में महत्वपूर्ण योगदान देती है। जब CPU ऊर्जा उपयोग को कम करने के लिए [[ऊर्जा प्रबंधन]] सुविधाओं का उपयोग करता है, तो अन्य घटक, जैसे कि मदरबोर्ड और चिपसेट, [[कंप्यूटर]] की ऊर्जा का बड़ा हिस्सा लेते हैं। अनुप्रयोगों में जहां कंप्यूटर अक्सर भारी लोड होता है, जैसे कि वैज्ञानिक कंप्यूटिंग, [[प्रति वाट प्रदर्शन]] (ऊर्जा की प्रति यूनिट सीपीयू कितना कंप्यूटिंग करता है) अधिक महत्वपूर्ण हो जाता है। | कई अनुप्रयोगों में, सीपीयू और अन्य घटक ज्यादातर समय निष्क्रिय रहते हैं, इसलिए निष्क्रिय शक्ति समग्र प्रणाली के बिजली उपयोग में महत्वपूर्ण योगदान देती है। जब CPU ऊर्जा उपयोग को कम करने के लिए [[ऊर्जा प्रबंधन]] सुविधाओं का उपयोग करता है, तो अन्य घटक, जैसे कि मदरबोर्ड और चिपसेट, [[कंप्यूटर]] की ऊर्जा का बड़ा हिस्सा लेते हैं। अनुप्रयोगों में जहां कंप्यूटर अक्सर भारी लोड होता है, जैसे कि वैज्ञानिक कंप्यूटिंग, [[प्रति वाट प्रदर्शन]] (ऊर्जा की प्रति यूनिट सीपीयू कितना कंप्यूटिंग करता है) अधिक महत्वपूर्ण हो जाता है। | ||
सीपीयू आमतौर पर कंप्यूटर द्वारा खपत की जाने वाली बिजली के महत्वपूर्ण हिस्से का उपयोग करते हैं। अन्य प्रमुख उपयोगों में तेज़ [[वीडियो कार्ड]] शामिल हैं, जिनमें [[ ग्राफ़िक्स प्रोसेसिंग युनिट ]] और शक्ति सप्लाई यूनिट (कंप्यूटर) शामिल हैं। लैपटॉप में, [[एलसीडी]] की बैकलाइट भी समग्र शक्ति के महत्वपूर्ण हिस्से का उपयोग करती है। जबकि ऊर्जा प्रबंधन | ऊर्जा-बचत सुविधाओं को व्यक्तिगत कंप्यूटरों में तब स्थापित किया गया है जब वे निष्क्रिय होते हैं, आज के उच्च-प्रदर्शन वाले सीपीयू की समग्र खपत काफी अधिक है। यह कम-शक्ति वाले उपकरणों के लिए डिज़ाइन किए गए सीपीयू की बहुत कम ऊर्जा खपत के विपरीत है। | सीपीयू आमतौर पर कंप्यूटर द्वारा खपत की जाने वाली बिजली के महत्वपूर्ण हिस्से का उपयोग करते हैं। अन्य प्रमुख उपयोगों में तेज़ [[वीडियो कार्ड]] शामिल हैं, जिनमें [[ ग्राफ़िक्स प्रोसेसिंग युनिट |ग्राफ़िक्स प्रोसेसिंग युनिट]] और शक्ति सप्लाई यूनिट (कंप्यूटर) शामिल हैं। लैपटॉप में, [[एलसीडी]] की बैकलाइट भी समग्र शक्ति के महत्वपूर्ण हिस्से का उपयोग करती है। जबकि ऊर्जा प्रबंधन | ऊर्जा-बचत सुविधाओं को व्यक्तिगत कंप्यूटरों में तब स्थापित किया गया है जब वे निष्क्रिय होते हैं, आज के उच्च-प्रदर्शन वाले सीपीयू की समग्र खपत काफी अधिक है। यह कम-शक्ति वाले उपकरणों के लिए डिज़ाइन किए गए सीपीयू की बहुत कम ऊर्जा खपत के विपरीत है। | ||
== स्रोत == | == स्रोत == | ||
| Line 46: | Line 46: | ||
* समाई में कमी{{snd}} तेजी से एकीकृत परिपथ जो एकल एकीकृत चिप के दो वर्गों के बीच अपेक्षाकृत कम क्षमता वाले ऑन-चिप मेटल इंटरकनेक्ट वाले दो चिप्स के बीच पीसीबी ट्रेस को प्रतिस्थापित करता है; कम-κ ढांकता हुआ, आदि। | * समाई में कमी{{snd}} तेजी से एकीकृत परिपथ जो एकल एकीकृत चिप के दो वर्गों के बीच अपेक्षाकृत कम क्षमता वाले ऑन-चिप मेटल इंटरकनेक्ट वाले दो चिप्स के बीच पीसीबी ट्रेस को प्रतिस्थापित करता है; कम-κ ढांकता हुआ, आदि। | ||
* [[पावर गेटिंग|शक्ति गेटिंग]] तकनीक जैसे क्लॉक गेटिंग और [[विश्व स्तर पर अतुल्यकालिक स्थानीय रूप से तुल्यकालिक]], जिसे प्रत्येक क्लॉक टिक पर स्विच की गई कैपेसिटेंस को कम करने के रूप में सोचा जा सकता है, या चिप के कुछ हिस्सों में स्थानीय रूप से क्लॉक फ्रीक्वेंसी को कम करने के बारे में सोचा जा सकता है। | * [[पावर गेटिंग|शक्ति गेटिंग]] तकनीक जैसे क्लॉक गेटिंग और [[विश्व स्तर पर अतुल्यकालिक स्थानीय रूप से तुल्यकालिक]], जिसे प्रत्येक क्लॉक टिक पर स्विच की गई कैपेसिटेंस को कम करने के रूप में सोचा जा सकता है, या चिप के कुछ हिस्सों में स्थानीय रूप से क्लॉक फ्रीक्वेंसी को कम करने के बारे में सोचा जा सकता है। | ||
* स्विचिंग गतिविधि को कम करने के लिए विभिन्न तकनीकें{{snd}} सीपीयू द्वारा ऑफ-चिप डेटा बसों में संक्रमण की संख्या, जैसे गैर-मल्टीप्लेक्स [[ पता बस ]], [[बस एन्कोडिंग]] जैसे [[ग्रे कोड एड्रेसिंग]],<ref>{{cite report |first1=Ching-Long |last1=Su |first2=Chi-Ying |last2=Tsui |first3=Alvin M. |last3=Despain |url=http://www.scarpaz.com/2100-papers/Power%20Estimation/su94-low%20power%20architecture%20and%20compilation.pdf |title=हाई-परफॉर्मेंस प्रोसेसर के लिए लो पावर आर्किटेक्चर डिजाइन और कंपाइलेशन तकनीक|date=1994 |publisher=Advanced Computer Architecture Laboratory |id=ACAL-TR-94-01}}</ref> या [[मूल्य कैश एन्कोडिंग]] जैसे शक्ति प्रोटोकॉल।<ref>{{cite book |first1=K. |last1=Basu |first2=A. |last2=Choudhary |first3=J. |last3=Pisharath |first4=M. |last4=Kandemir |url=http://cucis.eecs.northwestern.edu/publications/pdf/BasCho02A.pdf |title=Power Protocol: Reducing Power Dissipation on Off-Chip Data Buses |journal=Proceedings of the 35th Annual International Symposium on Microarchitecture (MICRO) |pages=345–355 |date=2002 |doi=10.1109/MICRO.2002.1176262 |isbn=978-0-7695-1859-6 |citeseerx=10.1.1.115.9946 |s2cid=18811466 }}</ref> गतिविधि को दर्शाने के लिए कभी-कभी गतिविधि कारक (ए) को उपरोक्त समीकरण में रखा जाता है।<ref name="ActivityFactor">{{cite journal | title = संकेतों का समय-जागरूक शक्ति-इष्टतम क्रम| author = K. Moiseev, A. Kolodny and S. Wimer | journal = ACM Transactions on Design Automation of Electronic Systems |volume=13 |issue=4 |date=September 2008| pages = 1–17 | doi = 10.1145/1391962.1391973 | s2cid = 18895687 }}</ref> | * स्विचिंग गतिविधि को कम करने के लिए विभिन्न तकनीकें{{snd}} सीपीयू द्वारा ऑफ-चिप डेटा बसों में संक्रमण की संख्या, जैसे गैर-मल्टीप्लेक्स [[ पता बस |पता बस]] , [[बस एन्कोडिंग]] जैसे [[ग्रे कोड एड्रेसिंग]],<ref>{{cite report |first1=Ching-Long |last1=Su |first2=Chi-Ying |last2=Tsui |first3=Alvin M. |last3=Despain |url=http://www.scarpaz.com/2100-papers/Power%20Estimation/su94-low%20power%20architecture%20and%20compilation.pdf |title=हाई-परफॉर्मेंस प्रोसेसर के लिए लो पावर आर्किटेक्चर डिजाइन और कंपाइलेशन तकनीक|date=1994 |publisher=Advanced Computer Architecture Laboratory |id=ACAL-TR-94-01}}</ref> या [[मूल्य कैश एन्कोडिंग]] जैसे शक्ति प्रोटोकॉल।<ref>{{cite book |first1=K. |last1=Basu |first2=A. |last2=Choudhary |first3=J. |last3=Pisharath |first4=M. |last4=Kandemir |url=http://cucis.eecs.northwestern.edu/publications/pdf/BasCho02A.pdf |title=Power Protocol: Reducing Power Dissipation on Off-Chip Data Buses |journal=Proceedings of the 35th Annual International Symposium on Microarchitecture (MICRO) |pages=345–355 |date=2002 |doi=10.1109/MICRO.2002.1176262 |isbn=978-0-7695-1859-6 |citeseerx=10.1.1.115.9946 |s2cid=18811466 }}</ref> गतिविधि को दर्शाने के लिए कभी-कभी गतिविधि कारक (ए) को उपरोक्त समीकरण में रखा जाता है।<ref name="ActivityFactor">{{cite journal | title = संकेतों का समय-जागरूक शक्ति-इष्टतम क्रम| author = K. Moiseev, A. Kolodny and S. Wimer | journal = ACM Transactions on Design Automation of Electronic Systems |volume=13 |issue=4 |date=September 2008| pages = 1–17 | doi = 10.1145/1391962.1391973 | s2cid = 18895687 }}</ref> | ||
* उच्च आवृत्तियों के लिए ट्रांजिस्टर घनत्व का त्याग। | * उच्च आवृत्तियों के लिए ट्रांजिस्टर घनत्व का त्याग। | ||
* सीपीयू फ्रेमवर्क के भीतर लेयरिंग हीट-कंडक्शन जोन (क्रिसमससिंग द गेट)। | * सीपीयू फ्रेमवर्क के भीतर लेयरिंग हीट-कंडक्शन जोन (क्रिसमससिंग द गेट)। | ||
| Line 54: | Line 54: | ||
== क्लॉक फ़्रीक्वेंसी और मल्टी-कोर चिप डिज़ाइन == | == क्लॉक फ़्रीक्वेंसी और मल्टी-कोर चिप डिज़ाइन == | ||
ऐतिहासिक रूप से, प्रोसेसर निर्माताओं ने [[घड़ी की दर]] और [[निर्देश-स्तर समानता]] में लगातार वृद्धि की है, ताकि बिना किसी संशोधन के नए प्रोसेसर पर सिंगल-थ्रेडेड कोड तेजी से निष्पादित हो।<ref>{{cite journal |first=Herb |last=Sutter |url=http://www.gotw.ca/publications/concurrency-ddj.htm |title=The Free Lunch Is Over: A Fundamental Turn Toward Concurrency in Software |journal=[[Dr. Dobb's Journal]] |volume=30 |issue=3 |date=2005}}</ref> हाल ही में, सीपीयू शक्ति अपव्यय को प्रबंधित करने के लिए, प्रोसेसर निर्माता [[ मल्टी कोर ]] चिप डिजाइनों का पक्ष लेते हैं, इस प्रकार ऐसे हार्डवेयर का पूरा लाभ लेने के लिए सॉफ्टवेयर को [[मल्टी-थ्रेडेड]] या मल्टी-प्रोसेस तरीके से लिखा जाना चाहिए। कई बहु-थ्रेडेड विकास प्रतिमान ओवरहेड पेश करते हैं, और प्रोसेसर की संख्या की तुलना में गति में रैखिक वृद्धि नहीं देखेंगे। लॉक (कंप्यूटर विज्ञान) विवाद के कारण साझा या निर्भर संसाधनों तक पहुँचने के दौरान यह विशेष रूप से सच है। प्रोसेसर की संख्या बढ़ने पर यह प्रभाव और अधिक ध्यान देने योग्य हो जाता है। | ऐतिहासिक रूप से, प्रोसेसर निर्माताओं ने [[घड़ी की दर]] और [[निर्देश-स्तर समानता]] में लगातार वृद्धि की है, ताकि बिना किसी संशोधन के नए प्रोसेसर पर सिंगल-थ्रेडेड कोड तेजी से निष्पादित हो।<ref>{{cite journal |first=Herb |last=Sutter |url=http://www.gotw.ca/publications/concurrency-ddj.htm |title=The Free Lunch Is Over: A Fundamental Turn Toward Concurrency in Software |journal=[[Dr. Dobb's Journal]] |volume=30 |issue=3 |date=2005}}</ref> हाल ही में, सीपीयू शक्ति अपव्यय को प्रबंधित करने के लिए, प्रोसेसर निर्माता [[ मल्टी कोर |मल्टी कोर]] चिप डिजाइनों का पक्ष लेते हैं, इस प्रकार ऐसे हार्डवेयर का पूरा लाभ लेने के लिए सॉफ्टवेयर को [[मल्टी-थ्रेडेड]] या मल्टी-प्रोसेस तरीके से लिखा जाना चाहिए। कई बहु-थ्रेडेड विकास प्रतिमान ओवरहेड पेश करते हैं, और प्रोसेसर की संख्या की तुलना में गति में रैखिक वृद्धि नहीं देखेंगे। लॉक (कंप्यूटर विज्ञान) विवाद के कारण साझा या निर्भर संसाधनों तक पहुँचने के दौरान यह विशेष रूप से सच है। प्रोसेसर की संख्या बढ़ने पर यह प्रभाव और अधिक ध्यान देने योग्य हो जाता है। | ||
हाल ही में, आईबीएम मानव मस्तिष्क के वितरण संबंधी गुणों की नकल करके कंप्यूटिंग शक्ति को अधिक कुशलता से वितरित करने के तरीकों की खोज कर रहा है।<ref>{{cite news |last=Johnson |first=R. Colin |url=http://www.eetimes.com/electronics-news/4218883/IBM-demos-cognitive-computer-chips |title=आईबीएम डेमो संज्ञानात्मक कंप्यूटर चिप्स|work=[[EE Times]] |date=2011-08-18 |access-date=2011-10-01}}</ref> | हाल ही में, आईबीएम मानव मस्तिष्क के वितरण संबंधी गुणों की नकल करके कंप्यूटिंग शक्ति को अधिक कुशलता से वितरित करने के तरीकों की खोज कर रहा है।<ref>{{cite news |last=Johnson |first=R. Colin |url=http://www.eetimes.com/electronics-news/4218883/IBM-demos-cognitive-computer-chips |title=आईबीएम डेमो संज्ञानात्मक कंप्यूटर चिप्स|work=[[EE Times]] |date=2011-08-18 |access-date=2011-10-01}}</ref> | ||
Revision as of 07:17, 27 April 2023
प्रोसेसर शक्ति अपव्यय या प्रोसेसिंग यूनिट शक्ति अपव्यय वह प्रक्रिया है जिसमें प्रोसेसर (कंप्यूटिंग) विद्युत ऊर्जा का उपभोग करता है, और विद्युत परिपथ में विद्युत प्रतिरोध के कारण इस ऊर्जा को गर्मी के रूप में नष्ट कर देता है।
बिजली प्रबंधन
सीपीयू को डिजाइन करना जो कार्य करता है थर्मल शॉक के बिना ऊर्जा रूपांतरण दक्षता आज तक लगभग सभी सीपीयू निर्माताओं का प्रमुख विचार है। ऐतिहासिक रूप से, वेक्यूम - ट्यूब ों के साथ लागू किए गए शुरुआती सीपीयू कई किलोवाट के क्रम में बिजली की खपत करते थे। सामान्य प्रयोजन के व्यक्तिगत कंप्यूटरों में वर्तमान सीपीयू, जैसे डेस्कटॉप कंप्यूटर और लैपटॉप, दसियों से सैकड़ों वाट के क्रम में बिजली की खपत करते हैं। कुछ अन्य CPU कार्यान्वयन बहुत कम शक्ति का उपयोग करते हैं; उदाहरण के लिए, चल दूरभाष में सीपीयू अक्सर कुछ वाट बिजली का उपयोग करते हैं,[1] जबकि अंतः स्थापित प्रणाली में उपयोग किए जाने वाले कुछ microcontroller केवल कुछ मिलीवाट या यहां तक कि कुछ माइक्रोवाट के रूप में भी कम खपत कर सकते हैं।
इस पैटर्न के कई इंजीनियरिंग कारण हैं:
- किसी दिए गए सीपीयू कोर के लिए, इसकी घड़ी की दर बढ़ने पर ऊर्जा का उपयोग बढ़ जाएगा। क्लॉक रेट को कम करना या वोल्टेज के तहत आमतौर पर ऊर्जा की खपत को कम करता है; क्लॉक रेट को समान रखते हुए माइक्रोप्रोसेसर को अंडरवोल्ट करना भी संभव है।[2]
- नई सुविधाओं के लिए आमतौर पर अधिक ट्रांजिस्टर की आवश्यकता होती है, जिनमें से प्रत्येक शक्ति का उपयोग करता है। अप्रयुक्त क्षेत्रों को बंद करने से ऊर्जा की बचत होती है, जैसे घड़ी गेटिंग के माध्यम से।
- जैसे-जैसे प्रोसेसर मॉडल का डिज़ाइन परिपक्व होता है, छोटे ट्रांजिस्टर, लो-वोल्टेज संरचनाएँ और डिज़ाइन अनुभव ऊर्जा की खपत को कम कर सकते हैं।
प्रोसेसर निर्माता आमतौर पर सीपीयू के लिए दो बिजली खपत नंबर जारी करते हैं:
- ठेठ थर्मल शक्ति, जिसे सामान्य भार के तहत मापा जाता है (उदाहरण के लिए, एएमडी की औसत सीपीयू शक्ति)
- अधिकतम थर्मल शक्ति, जिसे सबसे खराब स्थिति के भार के तहत मापा जाता है
उदाहरण के लिए, पेंटियम 4 2.8 GHz में 68.4 W सामान्य थर्मल शक्ति और 85 W अधिकतम थर्मल शक्ति है। जब सीपीयू निष्क्रिय होता है, तो यह सामान्य थर्मल शक्ति से काफी कम खींचेगा। डेटा शीट में आमतौर पर थर्मल डिज़ाइन शक्ति (TDP) होती है, जो CPU द्वारा उत्पन्न ऊष्मा की अधिकतम मात्रा होती है, जिसे कंप्यूटर में ठंडा करने के लिए कंप्यूटर को ठंडा करने की आवश्यकता होती है। इंटेल और उन्नत लघु उपकरण (एएमडी) दोनों ने टीडीपी को सबसे खराब स्थिति वाले गैर-सिंथेटिक वर्कलोड को चलाने के दौरान तापीय रूप से महत्वपूर्ण अवधि के लिए अधिकतम गर्मी उत्पादन के रूप में परिभाषित किया है; इस प्रकार, टीडीपी प्रोसेसर की वास्तविक अधिकतम शक्ति को प्रदर्शित नहीं कर रहा है। यह सुनिश्चित करता है कि कंप्यूटर अपने थर्मल लिफाफे से अधिक के बिना अनिवार्य रूप से सभी अनुप्रयोगों को संभालने में सक्षम होगा, या अधिकतम सैद्धांतिक शक्ति के लिए शीतलन प्रणाली की आवश्यकता होगी (जिसकी लागत अधिक होगी लेकिन प्रसंस्करण शक्ति के लिए अतिरिक्त हेडरूम के पक्ष में)।[3][4] कई अनुप्रयोगों में, सीपीयू और अन्य घटक ज्यादातर समय निष्क्रिय रहते हैं, इसलिए निष्क्रिय शक्ति समग्र प्रणाली के बिजली उपयोग में महत्वपूर्ण योगदान देती है। जब CPU ऊर्जा उपयोग को कम करने के लिए ऊर्जा प्रबंधन सुविधाओं का उपयोग करता है, तो अन्य घटक, जैसे कि मदरबोर्ड और चिपसेट, कंप्यूटर की ऊर्जा का बड़ा हिस्सा लेते हैं। अनुप्रयोगों में जहां कंप्यूटर अक्सर भारी लोड होता है, जैसे कि वैज्ञानिक कंप्यूटिंग, प्रति वाट प्रदर्शन (ऊर्जा की प्रति यूनिट सीपीयू कितना कंप्यूटिंग करता है) अधिक महत्वपूर्ण हो जाता है।
सीपीयू आमतौर पर कंप्यूटर द्वारा खपत की जाने वाली बिजली के महत्वपूर्ण हिस्से का उपयोग करते हैं। अन्य प्रमुख उपयोगों में तेज़ वीडियो कार्ड शामिल हैं, जिनमें ग्राफ़िक्स प्रोसेसिंग युनिट और शक्ति सप्लाई यूनिट (कंप्यूटर) शामिल हैं। लैपटॉप में, एलसीडी की बैकलाइट भी समग्र शक्ति के महत्वपूर्ण हिस्से का उपयोग करती है। जबकि ऊर्जा प्रबंधन | ऊर्जा-बचत सुविधाओं को व्यक्तिगत कंप्यूटरों में तब स्थापित किया गया है जब वे निष्क्रिय होते हैं, आज के उच्च-प्रदर्शन वाले सीपीयू की समग्र खपत काफी अधिक है। यह कम-शक्ति वाले उपकरणों के लिए डिज़ाइन किए गए सीपीयू की बहुत कम ऊर्जा खपत के विपरीत है।
स्रोत
सीपीयू बिजली की खपत में योगदान देने वाले कई कारक हैं; उनमें गतिशील बिजली की खपत, शॉर्ट-परिपथ बिजली की खपत और ट्रांजिस्टर रिसाव धाराओं के कारण बिजली की हानि शामिल है:
गतिशील बिजली की खपत सीपीयू के अंदर लॉजिक गेट्स की गतिविधि से उत्पन्न होती है। जब लॉजिक गेट टॉगल करते हैं, तो ऊर्जा प्रवाहित होती है क्योंकि उनके अंदर कैपेसिटर चार्ज और डिस्चार्ज होते हैं। सीपीयू द्वारा उपभोग की जाने वाली गतिशील शक्ति लगभग सीपीयू आवृत्ति और सीपीयू वोल्टेज के वर्ग के समानुपाती होती है:[5]
कहाँ C स्विच्ड लोड कैपेसिटेंस है, f आवृत्ति है, V वोल्टेज है।[6] जब लॉजिक गेट टॉगल करते हैं, तो अंदर के कुछ ट्रांजिस्टर स्थिति बदल सकते हैं। चूंकि इसमें सीमित समय लगता है, ऐसा हो सकता है कि बहुत कम समय के लिए कुछ ट्रांजिस्टर साथ संचालन कर रहे हों। स्रोत और जमीन के बीच सीधा रास्ता तब कुछ शॉर्ट-परिपथ बिजली हानि में परिणाम करता है (). इस शक्ति का परिमाण लॉजिक गेट पर निर्भर है, और मैक्रो स्तर पर मॉडल के लिए जटिल है।
रिसाव शक्ति के कारण बिजली की खपत () ट्रांजिस्टर में सूक्ष्म स्तर पर निकलता है। ट्रांजिस्टर के अलग-अलग डोप किए गए हिस्सों के बीच छोटी मात्रा में धाराएं हमेशा बहती रहती हैं। इन धाराओं का परिमाण ट्रांजिस्टर की स्थिति, इसके आयाम, भौतिक गुणों और कभी-कभी तापमान पर निर्भर करता है। बढ़ते तापमान और घटते ट्रांजिस्टर आकार के लिए रिसाव धाराओं की कुल मात्रा बढ़ जाती है।
दोनों गतिशील और शॉर्ट-परिपथ बिजली की खपत घड़ी की आवृत्ति पर निर्भर हैं, जबकि लीकेज करंट सीपीयू आपूर्ति वोल्टेज पर निर्भर है। यह दिखाया गया है कि कार्यक्रम की ऊर्जा खपत उत्तल ऊर्जा व्यवहार दिखाती है, जिसका अर्थ है कि इष्टतम सीपीयू आवृत्ति मौजूद है जिस पर किए गए कार्य के लिए ऊर्जा खपत न्यूनतम है।[7]
कमी
बिजली की खपत को कई तरीकों से कम किया जा सकता है,[citation needed] निम्नलिखित सहित:
- वोल्टेज में कमी – दोहरे वोल्टेज सीपीयू, गतिशील वोल्टेज स्केलिंग, अंडरवॉल्टिंग आदि।
- आवृत्ति में कमी – अंडरक्लॉकिंग, गतिशील आवृत्ति स्केलिंग इत्यादि।
- समाई में कमी – तेजी से एकीकृत परिपथ जो एकल एकीकृत चिप के दो वर्गों के बीच अपेक्षाकृत कम क्षमता वाले ऑन-चिप मेटल इंटरकनेक्ट वाले दो चिप्स के बीच पीसीबी ट्रेस को प्रतिस्थापित करता है; कम-κ ढांकता हुआ, आदि।
- शक्ति गेटिंग तकनीक जैसे क्लॉक गेटिंग और विश्व स्तर पर अतुल्यकालिक स्थानीय रूप से तुल्यकालिक, जिसे प्रत्येक क्लॉक टिक पर स्विच की गई कैपेसिटेंस को कम करने के रूप में सोचा जा सकता है, या चिप के कुछ हिस्सों में स्थानीय रूप से क्लॉक फ्रीक्वेंसी को कम करने के बारे में सोचा जा सकता है।
- स्विचिंग गतिविधि को कम करने के लिए विभिन्न तकनीकें – सीपीयू द्वारा ऑफ-चिप डेटा बसों में संक्रमण की संख्या, जैसे गैर-मल्टीप्लेक्स पता बस , बस एन्कोडिंग जैसे ग्रे कोड एड्रेसिंग,[8] या मूल्य कैश एन्कोडिंग जैसे शक्ति प्रोटोकॉल।[9] गतिविधि को दर्शाने के लिए कभी-कभी गतिविधि कारक (ए) को उपरोक्त समीकरण में रखा जाता है।[10]
- उच्च आवृत्तियों के लिए ट्रांजिस्टर घनत्व का त्याग।
- सीपीयू फ्रेमवर्क के भीतर लेयरिंग हीट-कंडक्शन जोन (क्रिसमससिंग द गेट)।
- कैपेसिटर में संग्रहीत ऊर्जा का कम से कम पुनर्चक्रण (ट्रांजिस्टर में गर्मी के रूप में इसे नष्ट करने के बजाय) – रुद्धोष्म परिपथ, ऊर्जा वसूली तर्क, आदि।
- ऑप्टिमाइज़िंग मशीन कोड - कंपाइलर ऑप्टिमाइज़ेशन को लागू करके जो सामान्य घटकों का उपयोग करके निर्देशों के निर्देश शेड्यूलिंग क्लस्टर, एप्लिकेशन को चलाने के लिए उपयोग की जाने वाली सीपीयू शक्ति को काफी कम किया जा सकता है।[11]
क्लॉक फ़्रीक्वेंसी और मल्टी-कोर चिप डिज़ाइन
ऐतिहासिक रूप से, प्रोसेसर निर्माताओं ने घड़ी की दर और निर्देश-स्तर समानता में लगातार वृद्धि की है, ताकि बिना किसी संशोधन के नए प्रोसेसर पर सिंगल-थ्रेडेड कोड तेजी से निष्पादित हो।[12] हाल ही में, सीपीयू शक्ति अपव्यय को प्रबंधित करने के लिए, प्रोसेसर निर्माता मल्टी कोर चिप डिजाइनों का पक्ष लेते हैं, इस प्रकार ऐसे हार्डवेयर का पूरा लाभ लेने के लिए सॉफ्टवेयर को मल्टी-थ्रेडेड या मल्टी-प्रोसेस तरीके से लिखा जाना चाहिए। कई बहु-थ्रेडेड विकास प्रतिमान ओवरहेड पेश करते हैं, और प्रोसेसर की संख्या की तुलना में गति में रैखिक वृद्धि नहीं देखेंगे। लॉक (कंप्यूटर विज्ञान) विवाद के कारण साझा या निर्भर संसाधनों तक पहुँचने के दौरान यह विशेष रूप से सच है। प्रोसेसर की संख्या बढ़ने पर यह प्रभाव और अधिक ध्यान देने योग्य हो जाता है।
हाल ही में, आईबीएम मानव मस्तिष्क के वितरण संबंधी गुणों की नकल करके कंप्यूटिंग शक्ति को अधिक कुशलता से वितरित करने के तरीकों की खोज कर रहा है।[13]
प्रोसेसर ओवरहीटिंग
ओवरहीटिंग से प्रोसेसर को नुकसान हो सकता है, लेकिन विक्रेता थ्रॉटलिंग और स्वचालित शटडाउन जैसे परिचालन सुरक्षा उपायों के साथ प्रोसेसर की सुरक्षा करते हैं। जब कोर निर्धारित थ्रॉटल तापमान से अधिक हो जाता है, तो प्रोसेसर सुरक्षित तापमान स्तर बनाए रखने के लिए शक्ति को कम कर सकते हैं और यदि प्रोसेसर थ्रॉटलिंग क्रियाओं के माध्यम से सुरक्षित ऑपरेटिंग तापमान बनाए रखने में असमर्थ है, तो यह स्थायी क्षति को रोकने के लिए स्वचालित रूप से बंद हो जाएगा।[14]
यह भी देखें
संदर्भ
- ↑ Zhang, Yifan; Liu, Yunxin; Zhuang, Li; Liu, Xuanzhe; Zhao, Feng; Li, Qun. मल्टीकोर स्मार्टफोन के लिए सटीक सीपीयू पावर मॉडलिंग (Report). Microsoft Research. MSR-TR-2015-9.
- ↑ Cutress, Ian (2012-04-23). "आइवी ब्रिज पर अंडरवोल्टिंग और ओवरक्लॉकिंग". anandtech.com.
- ↑ Chin, Mike (2004-06-15). "Athlon 64 for Quiet Power". silentpcreview.com. p. 3. Retrieved 2013-12-21.
Thermal Design Power (TDP) should be used for processor thermal solution design targets. The TDP is not the maximum power that the processor can dissipate.
- ↑ Cunningham, Andrew (2013-01-14). "The technical details behind Intel's 7 Watt Ivy Bridge CPUs". Ars Technica. Retrieved 2013-01-14.
In Intel's case, a specified chip's TDP has less to do with the amount of power a chip needs to use (or can use) and more to do with the amount of power the computer's fan and heatsink need to be able to dissipate while the chip is under sustained load. Actual power usage can be higher or (much) lower than TDP, but the figure is intended to give guidance to engineers designing cooling solutions for their products.
- ↑ "इंटेल पेंटियम एम प्रोसेसर के लिए उन्नत इंटेल स्पीडस्टेप प्रौद्योगिकी (श्वेत पत्र)" (PDF). Intel Corporation. March 2004. Archived (PDF) from the original on 2015-08-12. Retrieved 2013-12-21.
- ↑ Jan M. Rabaey; Massoud Pedram; editors. "Low Power Design Methodologies". 2012. p. 133.
- ↑ De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). "The Energy/Frequency Convexity Rule: Modeling and Experimental Validation on Mobile Devices". arXiv:1401.4655 [cs.OH].
- ↑ Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994). हाई-परफॉर्मेंस प्रोसेसर के लिए लो पावर आर्किटेक्चर डिजाइन और कंपाइलेशन तकनीक (PDF) (Report). Advanced Computer Architecture Laboratory. ACAL-TR-94-01.
- ↑ Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). Power Protocol: Reducing Power Dissipation on Off-Chip Data Buses (PDF). pp. 345–355. CiteSeerX 10.1.1.115.9946. doi:10.1109/MICRO.2002.1176262. ISBN 978-0-7695-1859-6. S2CID 18811466.
{{cite book}}:|journal=ignored (help) - ↑ K. Moiseev, A. Kolodny and S. Wimer (September 2008). "संकेतों का समय-जागरूक शक्ति-इष्टतम क्रम". ACM Transactions on Design Automation of Electronic Systems. 13 (4): 1–17. doi:10.1145/1391962.1391973. S2CID 18895687.
- ↑ Al-Khatib, Zaid; Abdi, Samar (2015-04-13). एफपीजीए में सॉफ्ट प्रोसेसर की गतिशील ऊर्जा खपत का संचालन-मूल्य-आधारित मॉडलिंग. pp. 65–76. doi:10.1007/978-3-319-16214-0_6. ISBN 978-3-319-16213-3.
{{cite book}}:|journal=ignored (help) - ↑ Sutter, Herb (2005). "The Free Lunch Is Over: A Fundamental Turn Toward Concurrency in Software". Dr. Dobb's Journal. 30 (3).
- ↑ Johnson, R. Colin (2011-08-18). "आईबीएम डेमो संज्ञानात्मक कंप्यूटर चिप्स". EE Times. Retrieved 2011-10-01.
- ↑ "Frequently Asked Questions About Temperature for Intel® Processors".
अग्रिम पठन
- Weik, Martin H. (1955). "A Survey of Domestic Electronic Digital Computing Systems". Ballistic Research Laboratories. Reportno. 971. United States Department of Commerce Office of Technical Services. hdl:2027/wu.89037555299. Archived from the original on 2006-01-09.
{{cite journal}}: Cite journal requires|journal=(help) - http://developer.intel.com/design/itanium2/documentation.htm#datasheets
- http://www.intel.com/pressroom/kits/quickreffam.htm
- http://www.intel.com/design/mobile/datashts/24297301.pdf
- http://www.intel.com/design/intarch/prodbref/27331106.pdf
- http://www.via.com.tw/en/products/processors/c7-d/
- https://web.archive.org/web/20090216190358/http://mbsg.intel.com/mbsg/glossary.aspx
- http://download.intel.com/design/Xeon/datashts/25213506.pdf
- http://www.intel.com/Assets/en_US/PDF/datasheet/313079.pdf, page 12
- http://support.amd.com/us/Processor_TechDocs/43374.pdf, pages 10 and 80.
बाहरी संबंध
- CPU Reference for all vendors. Process node, die size, speed, power, instruction set, etc.
- Processor Electrical Specifications
- SizingLounge – online calculation tool for server energy costs
- For specification on Intel processors
- Making x86 Run Cool, 2001-04-15, by Paul DeMone
