10 एनएम प्रक्रिया: Difference between revisions

Revision as of 18:59, 28 May 2023

अर्धचालक निर्माण में, अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप (आईटीआरएस) 10 एनएम प्रक्रिया को 14 एनएम प्रक्रिया नोड के बाद मोसफेटप्रौद्योगिकीय नोड के रूप में परिभाषित करता है और इस प्रकार 10 एनएम वर्ग 10 और 20 नैनोमीटर के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप को दर्शाता है।

सभी उत्पादन 10 एनएम प्रक्रियाएं फिनफेट फिन फील्ड-इफेक्ट ट्रांजिस्टर प्रौद्योगिकीय पर आधारित होती है, जो कि मल्टी-गेट मोसफेट प्रौद्योगिकीय के रूप में है, जो प्लानर सिलिकॉन सीएमओएस प्रौद्योगिकीय का गैर-प्लानर विकास के रूप में है। SAMSUNG ने पहली बार 2013 में अपने बहु स्तरीय सेल (एमएलसी) फ्लैश मेमोरी चिप के लिए 10 एनएम-श्रेणी के चिप का उत्पादन प्रारंभ किया था, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया था और इस प्रकार टीएसएमसी ने 2016 में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ किया और इंटेल ने बाद में 12018 में 10 एनएम चिप्स का उत्पादन शुरू किया था।

चूंकि , 1997 से मार्केटिंग उद्देश्यों के लिए नोड एक व्यावसायिक रूप में नाम बन गया है https://www.eejournal.com/article/no-more-nanometers/जो गेट की लंबाई मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। शुक्ला, प्रियंका. "प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास". design-reuse.com. Retrieved 2019-07-09.^[1]^[2] उदाहरण के लिए, ग्लोबल फाउंड्रीज की 7 एनएम प्रक्रियाएँ इंटेल की 10 एनएम प्रक्रिया के समान हैं, इस प्रकार एक प्रक्रिया नोड की पारंपरिक धारणा धुंधली हो गई है।^[3] टीएसएमसी और सैमसंग की 10 एनएम प्रक्रियाएँ ट्रांजिस्टर घनत्व में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं हैं और इस प्रकार ट्रांजिस्टर घनत्व प्रति वर्ग मिलीमीटर में ट्रांजिस्टर की संख्या ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण होती है, क्योंकि छोटे ट्रांजिस्टर का अर्थ अच्छा प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।

पृष्ठभूमि

इस प्रौद्योगिकीय नोड का ITRS का मूल नामकरण 11 एनएम था। रोडमैप के 2007 संस्करण के अनुसार, वर्ष 2022 तक, डायनेमिक रैंडम-एक्सेस मेमोरी के लिए हाफ-पिच (अर्थात , एक सरणी में समान सुविधाओं के बीच की आधी दूरी) 11 नैनोमीटर होनी चाहिए।

2008 में, इंटेल के मुख्य प्रौद्योगिकीय अधिकारी के रूप में कार्यरत पैट जेलसिंगर ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा।^[4]^[5] 2011 में, सैमसंग ने 10 प्रस्तुत करने की योजना की घोषणा की{{nbsp}अगले वर्ष एनएम प्रक्रिया।^[6] 2012 में, सैमसंग ने eMMC फ्लैश मेमोरी चिप की घोषणा की जो 10 का उपयोग करके उत्पादित की जाती हैं{{nbsp}एनएम प्रक्रिया।^[7] वास्तव में, जैसा कि 2018 में सामान्यतः समझा जाता है, 10 एनएम केवल सैमसंग में उच्च मात्रा में उत्पादन में है। ग्लोबल फाउंड्रीज ने 10 एनएम को छोड़ दिया है, इंटेल ने अभी तक उपज के मुद्दों के कारण उच्च-मात्रा 10 एनएम उत्पादन प्रारंभ नहीं किया है, और TSMC ने 10 एनएम को एक अल्पकालिक नोड माना है,^[8] मुख्य रूप से 2017-2018 के दौरान Apple Inc. के लिए प्रोसेसर के लिए समर्पित, 2018 में 7 एनएम तक बढ़ रहा है।

फाउंड्री द्वारा मार्केटिंग के रूप में 10 एनएम और डीआरएएम कंपनियों द्वारा मार्केटिंग के रूप में 10 एनएम के बीच अंतर भी किया जाना है।

प्रौद्योगिकीय उत्पादन इतिहास

अप्रैल 2013 में, सैमसंग ने घोषणा की कि उसने मल्टी-लेवल सेल (एमएलसी) फ्लैश मेमोरी चिप का बड़े पैमाने पर उत्पादन प्रारंभ कर दिया है।एनएम-श्रेणी की प्रक्रिया, जिसे, टॉम के हार्डवेयर के अनुसार, सैमसंग ने 10-एनएम और 20-एनएम के बीच कहीं एक प्रक्रिया प्रौद्योगिकीय नोड के रूप में परिभाषित किया है।^[9] 17 अक्टूबर 2016 को, सैमसंग इलेक्ट्रॉनिक्स ने 10 एनएम पर चिप चिप पर सिस्टम के बड़े पैमाने पर उत्पादन की घोषणा की।^[10] प्रौद्योगिकीय की मुख्य घोषित चुनौती इसकी धातु की परत के लिए कई पैटर्निंग रही है।^[11]^[12] TSMC ने 2017 की शुरुआत में बड़े पैमाने पर उत्पादन प्रारंभ करने से पहले 2016 की शुरुआत में 10 एनएम चिप का व्यावसायिक उत्पादन प्रारंभ किया था।^[13] 21 अप्रैल 2017 को, सैमसंग ने अपने गैलेक्सी एस 8 स्मार्टफोन की शिपिंग प्रारंभ की, जो कंपनी के 10 एनएम प्रोसेसर के संस्करण का उपयोग करता है।^[14] 12 जून 2017 को, Apple ने दूसरी पीढ़ी के iPad Pro टैबलेट को TSMC द्वारा निर्मित Apple A10X चिप के साथ 10 एनएम FinFET प्रक्रिया का उपयोग करके वितरित किया।^[15] 12 सितंबर 2017 को, Apple ने Apple A11 की घोषणा की, जो एक चिप पर 64-बिट ARM-आधारित प्रणाली है, जिसे TSMC द्वारा 10एनएम FinFET प्रक्रिया का उपयोग करके निर्मित किया गया है और इसमें 87.66 मिमी की डाई पर 4.3 बिलियन ट्रांजिस्टर हैं।^{2</उप>।}

अप्रैल 2018 में, इंटेल ने 2019 में कुछ समय तक 10 एनएम मेनस्ट्रीम सीपीयू के वॉल्यूम उत्पादन में देरी की घोषणा की।^[16] जुलाई में छुट्टियों के मौसम के लिए सटीक समय को और कम कर दिया गया था।^[17] चूंकि , इस बीच, उन्होंने कम-शक्ति वाली 10 एनएम मोबाइल चिप जारी की, चूंकि यह विशेष रूप से चीनी बाजारों के लिए थी और अधिकांश चिप अक्षम थी।^[18] जून 2018 में वीएलएसआई 2018 में, सैमसंग ने अपनी 11LPP और 8LPP प्रक्रियाओं की घोषणा की। 11LPP सैमसंग 14 एनएम और 10 एनएम प्रौद्योगिकीय पर आधारित एक हाइब्रिड है। 11LPP उनके 10 एनएम BEOL पर आधारित है, न कि उनके 14LPP की तरह उनके 20 एनएम BEOL पर। 8LPP उनकी 10LPP प्रक्रिया पर आधारित है।^[19]^[20] Nvidia ने सितंबर 2020 में अपना GeForce 30 सीरीज़ GPU जारी किया। वे सैमसंग की 8 एनएम प्रक्रिया के एक कस्टम संस्करण पर बने हैं, जिसे सैमसंग 8N कहा जाता है, जिसमें 44.56 मिलियन ट्रांजिस्टर प्रति मिमी का ट्रांजिस्टर घनत्व है।^{2</उप>।^[21]^[22]}

10 एनएम प्रक्रिया नोड्स

फाउंड्री

	ITRS Logic Device Ground Rules (2015)		Samsung					TSMC	Intel
Process name	16/14 nm	11/10 nm	10LPE (10 nm)	10LPP (10 nm)	8LPP (8 nm)	8LPU (8 nm)	8LPA (8 nm)	10FF (10 nm)	10nm^[23]	10एनएम SF (10 nm)^{[lower-alpha 1]}
Transistor density (MTr / mm²)	Unknown	Unknown	51.82^[20]		61.18^[20]		?	52.51^[24]	100.76^[25]^{[lower-alpha 2]}
Transistor gate pitch (nm)	70	48	68		64		?	66	54
Interconnect pitch (nm)	56	36	51		?		?	44	36
Transistor fin pitch (nm)	42	36	42		42		?	36	34
Transistor fin height (nm)	42	42	49		?		?	42	53
Production year	2015	2017	2017 production^[20]	2017 production^[20]	2018 production	2019 production	2021 production	2016 risk production^[13] 2017 production^[13]	2018 production (Cannon Lake)^[27]	2020 production (Tiger Lake)^[28]

↑ For 10nm ESF renamed Intel 7, see 7 nm)
↑ Intel uses this formula:^[26] ${\rm {No.\ Transistors/mm^{2}=0.6\cdot {\frac {\rm {NAND2\ Tr\ Count}}{\rm {NAND2\ Cell\ Area}}}+0.4\cdot {\frac {\rm {Scan\ Flip\ Flop\ Tr\ Count}}{\rm {Scan\ Flip\ Flop\ Cell\ Area}}}}}$

ट्रांजिस्टर गेट पिच को सीपीपी (संपर्कित पॉली पिच) के रूप में भी जाना जाता है और इंटरकनेक्ट पिच को एमएमपी (न्यूनतम धातु पिच) भी कहा जाता है। सैमसंग ने अपनी 10 एनएम प्रक्रिया को 64 एनएम ट्रांजिस्टर गेट पिच और 48 एनएम इंटरकनेक्ट पिच के रूप में बताया। TSMC ने बताया कि उनकी 10 एनएम प्रक्रिया में 64 एनएम ट्रांजिस्टर गेट पिच और 42 एनएम इंटरकनेक्ट पिच है। टेक इनसाइट्स द्वारा आगे की जांच से पता चला कि ये मान गलत हैं और उन्हें तदनुसार अपडेट किया गया है। इसके अतिरिक्त , सैमसंग की 10 एनएम प्रोसेस के ट्रांजिस्टर फिन की ऊंचाई MSSCORPS CO द्वारा SEMICON ताइवान 2017 में अपडेट की गई थी।^[29]^[30]^[31]^[32]^[33] ग्लोबल फाउंड्रीज ने 10 एनएम नोड विकसित नहीं करने का निर्णय लिया, क्योंकि उसका मानना था कि यह अल्पकालिक होगा।^[34] सैमसंग की 8 एनएम प्रक्रिया विशेष रूप से डीयूवी लिथोग्राफी का उपयोग करने वाली कंपनी की आखिरी प्रक्रिया है।^[35]

घूंट 10 एनएम वर्ग

DRAM उद्योग के लिए, 10 एनएम-क्लास शब्द का प्रयोग अधिकांशतः किया जाता है और यह आयाम सामान्यतः सक्रिय क्षेत्र की आधी पिच को संदर्भित करता है।^{[citation needed]} 10 एनएम फाउंड्री संरचनाएं सामान्यतः बहुत बड़ी होती हैं।^{[citation needed]}

सामान्यतः 10 एनएम वर्ग 10-19 एनएम सुविधा आकार के साथ डीआरएएम को संदर्भित करता है, और इसे पहली बार प्रस्तुत किया गया था। 2016. 2020 तक 10 एनएम क्लास डीआरएएम की तीन पीढ़ियां हैं: 1x एनएम (19-17 एनएम, जेन1); 1y एनएम (16-14 एनएम, Gen2); और 1z एनएम (13-11 nm, Gen3)।^[36] तीसरी पीढ़ी के 1z DRAM को पहली बार सैमसंग द्वारा c.2019 में प्रस्तुत किया गया था, और प्रारंभ में इसे EUV लिथोग्राफी के उपयोग के बिना ArF लिथोग्राफी का उपयोग करके उत्पादित करने के लिए कहा गया था;^[37]^[38] बाद के उत्पादन ने ईयूवी लिथोग्राफी का उपयोग किया।^[39] 1z से परे सैमसंग ने अपने अगले नोड (चौथी पीढ़ी के 10 एनएम वर्ग) DRAM को नाम दिया: D1a (2021 के लिए), और उस D1b से आगे (2022 की उम्मीद); जबकि माइक्रोन प्रौद्योगिकीय सफल नोड्स को D1α और D1β के रूप में संदर्भित करती है।^[40] माइक्रोन ने 2021 की शुरुआत में 1α क्लास DRAM के वॉल्यूम शिपमेंट की घोषणा की।^[41]

संदर्भ

↑ Hruska, Joel. "14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists..." ExtremeTech.
↑ "Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022". wccftech.com. 2016-09-10.
↑ "Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms". eejournal.com. 2018-03-12.
↑ Damon Poeter (July 2008). "इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा". Archived from the original on 2009-04-25. Retrieved 2009-06-20.
↑ "MIT: Optical lithography good to 12 nanometers". Archived from the original on 2012-09-25. Retrieved 2009-06-20.
↑ "World's Largest Fabrication Facility, Line-16". Samsung. September 26, 2011. Retrieved 21 June 2019.
↑ "Samsung's new 10nm-process 64GB mobile flash memory chips are smaller, faster, better". Engadget. November 15, 2012. Retrieved 21 June 2019.
↑ "10nm रोलआउट". Archived from the original on 2018-08-04. Retrieved 2018-08-04.
↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. Retrieved 21 June 2019.
↑ Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology, Oct 2016
↑ "सैमसंग ने 10-नैनोमीटर FinFET तकनीक के साथ सिस्टम-ऑन-चिप का उद्योग का पहला बड़े पैमाने पर उत्पादन शुरू किया". news.samsung.com.
↑ "triple patterning for 10nm metal" (PDF).
↑ ^13.0 ^13.1 ^13.2 "10 एनएम प्रौद्योगिकी". TSMC. Retrieved 30 June 2019.
↑ "Buy".
↑ techinsights.com. "10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है". techinsights.com. Archived from the original on 2017-08-03. Retrieved 2017-06-30.
↑ "Intel Corp. Delays 10nm Chip Production - Mass production is now scheduled for 2019". 2018-04-29. Retrieved 2018-08-01.
↑ "Intel says not to expect mainstream 10nm chips until 2H19". 2018-07-28. Retrieved 2018-08-01.
↑ "इंटेल का पहला 10एनएम प्रोसेसर चीन में उतरा". 2018-05-15. Retrieved 2018-09-11.
↑ "VLSI 2018: Samsung's 11nm nodelet, 11LPP". WikiChip Fuse (in English). 2018-06-30. Retrieved 2019-05-31.
↑ ^20.0 ^20.1 ^20.2 ^20.3 ^20.4 "VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension". WikiChip Fuse (in English). 2018-07-01. Retrieved 2019-05-31.
↑ "Nvidia confirms Samsung 8nm process for RTX 3090, RTX 3080, and RTX 3070 | PC Gamer". www.pcgamer.com.
↑ "NVIDIA GeForce RTX 30 Ampere GPU Deep-Dive, Full Specs, Thermals, Power & Performance Detailed". September 4, 2020.
↑ Demerjian, Charlie (2018-08-02). "Intel guts 10nm to get it out the door". SemiAccurate. Retrieved 29 September 2018.
↑ Schor, David (2019-04-16). "TSMC Announces 6-Nanometer Process". WikiChip Fuse (in English). Retrieved 2019-05-31.
↑ "Intel 10nm density is 2.7X improved over its 14nm node". HEXUS (in British English). Retrieved 2018-11-14.
↑ Bohr, Mark (2017-03-28). "Let's Clear Up the Node Naming Mess". Intel Newsroom. Retrieved 2018-12-06.
↑ Cutress, Ian (July 26, 2021). "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". AnandTech. Retrieved 2021-07-27.
↑ "What Products Use Intel 10nm? SuperFin and 10++ Demystified".
↑ "इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है". 2017-03-28. Archived from the original on 2017-03-30. Retrieved 2017-03-30.
↑ "International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report" (PDF). Retrieved 2018-12-27.
↑ Jones, Scotten. "14nm 16nm 10nm and 7nm - What we know now".
↑ "Qualcomm Snapdragon 835 First to 10 nm". Samsung 10LPE process
↑ "10 एनएम लिथोग्राफी प्रक्रिया". wikichip.
↑ Jones, Scotten. "Exclusive - GLOBALFOUNDRIES discloses 7nm process detail".
↑ Shilov, Anton. "Samsung's 8LPP Process Technology Qualified, Ready for Production". www.anandtech.com.
↑ Mellor, Chris (13 April 2020), "Why DRAM is stuck in a 10nm trap", blocksandfiles.com
↑ Shilov, Anton (21 March 2019), "Samsung Develops Smaller DDR4 Dies Using 3rd Gen 10nm-Class Process Tech", www.anandtech.com
↑ Samsung Develops Industry's First 3rd-generation 10nm-Class DRAM for Premium Memory Applications (press release), Samsung, 25 Mar 2019
↑ Samsung Announces Industry's First EUV DRAM with Shipment of First Million Modules (press release), Samsung, 25 Mar 2020
↑ Choe, Jeongdong (18 Feb 2021), "Teardown: Samsung's D1z DRAM with EUV Lithography", www.eetimes.com
↑ Micron Delivers Industry's First 1α DRAM Technology (press release), Micron, 26 Jan 2021

Preceded by 14 nm	MOSFET manufacturing processes	Succeeded by 7 nm

[24] For 10nm ESF renamed Intel 7, see 7 nm)

[28] Intel uses this formula:^[26] ${\rm {No.\ Transistors/mm^{2}=0.6\cdot {\frac {\rm {NAND2\ Tr\ Count}}{\rm {NAND2\ Cell\ Area}}}+0.4\cdot {\frac {\rm {Scan\ Flip\ Flop\ Tr\ Count}}{\rm {Scan\ Flip\ Flop\ Cell\ Area}}}}}$

[1] Hruska, Joel. "14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists..." ExtremeTech.

[2] "Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022". wccftech.com. 2016-09-10.

[3] "Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms". eejournal.com. 2018-03-12.

[4] Damon Poeter (July 2008). "इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा". Archived from the original on 2009-04-25. Retrieved 2009-06-20.

[5] "MIT: Optical lithography good to 12 nanometers". Archived from the original on 2012-09-25. Retrieved 2009-06-20.

[6] "World's Largest Fabrication Facility, Line-16". Samsung. September 26, 2011. Retrieved 21 June 2019.

[7] "Samsung's new 10nm-process 64GB mobile flash memory chips are smaller, faster, better". Engadget. November 15, 2012. Retrieved 21 June 2019.

[8] "10nm रोलआउट". Archived from the original on 2018-08-04. Retrieved 2018-08-04.

[tomshardware-9] "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. Retrieved 21 June 2019.

[10] Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology, Oct 2016

[11] "सैमसंग ने 10-नैनोमीटर FinFET तकनीक के साथ सिस्टम-ऑन-चिप का उद्योग का पहला बड़े पैमाने पर उत्पादन शुरू किया". news.samsung.com.

[12] "triple patterning for 10nm metal" (PDF).

[tsmc-13] 13.0 ^13.1 ^13.2 "10 एनएम प्रौद्योगिकी". TSMC. Retrieved 30 June 2019.

[14] "Buy".

[15] techinsights.com. "10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है". techinsights.com. Archived from the original on 2017-08-03. Retrieved 2017-06-30.

[16] "Intel Corp. Delays 10nm Chip Production - Mass production is now scheduled for 2019". 2018-04-29. Retrieved 2018-08-01.

[17] "Intel says not to expect mainstream 10nm chips until 2H19". 2018-07-28. Retrieved 2018-08-01.

[18] "इंटेल का पहला 10एनएम प्रोसेसर चीन में उतरा". 2018-05-15. Retrieved 2018-09-11.

[19] "VLSI 2018: Samsung's 11nm nodelet, 11LPP". WikiChip Fuse (in English). 2018-06-30. Retrieved 2019-05-31.

[:0-20] 20.0 ^20.1 ^20.2 ^20.3 ^20.4 "VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension". WikiChip Fuse (in English). 2018-07-01. Retrieved 2019-05-31.

[21] "Nvidia confirms Samsung 8nm process for RTX 3090, RTX 3080, and RTX 3070 | PC Gamer". www.pcgamer.com.

[22] "NVIDIA GeForce RTX 30 Ampere GPU Deep-Dive, Full Specs, Thermals, Power & Performance Detailed". September 4, 2020.

[23] Demerjian, Charlie (2018-08-02). "Intel guts 10nm to get it out the door". SemiAccurate. Retrieved 29 September 2018.

[25] Schor, David (2019-04-16). "TSMC Announces 6-Nanometer Process". WikiChip Fuse (in English). Retrieved 2019-05-31.

[26] "Intel 10nm density is 2.7X improved over its 14nm node". HEXUS (in British English). Retrieved 2018-11-14.

[27] Bohr, Mark (2017-03-28). "Let's Clear Up the Node Naming Mess". Intel Newsroom. Retrieved 2018-12-06.

[:3-29] Cutress, Ian (July 26, 2021). "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". AnandTech. Retrieved 2021-07-27.

[30] "What Products Use Intel 10nm? SuperFin and 10++ Demystified".

[31] "इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है". 2017-03-28. Archived from the original on 2017-03-30. Retrieved 2017-03-30.

[32] "International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report" (PDF). Retrieved 2018-12-27.

[33] Jones, Scotten. "14nm 16nm 10nm and 7nm - What we know now".

[TI-Sam-10LPE-34] "Qualcomm Snapdragon 835 First to 10 nm". Samsung 10LPE process

[wikichip-10-35] "10 एनएम लिथोग्राफी प्रक्रिया". wikichip.

[36] Jones, Scotten. "Exclusive - GLOBALFOUNDRIES discloses 7nm process detail".

[37] Shilov, Anton. "Samsung's 8LPP Process Technology Qualified, Ready for Production". www.anandtech.com.

[38] Mellor, Chris (13 April 2020), "Why DRAM is stuck in a 10nm trap", blocksandfiles.com

[39] Shilov, Anton (21 March 2019), "Samsung Develops Smaller DDR4 Dies Using 3rd Gen 10nm-Class Process Tech", www.anandtech.com

[40] Samsung Develops Industry's First 3rd-generation 10nm-Class DRAM for Premium Memory Applications (press release), Samsung, 25 Mar 2019

[41] Samsung Announces Industry's First EUV DRAM with Shipment of First Million Modules (press release), Samsung, 25 Mar 2020

[42] Choe, Jeongdong (18 Feb 2021), "Teardown: Samsung's D1z DRAM with EUV Lithography", www.eetimes.com

[43] Micron Delivers Industry's First 1α DRAM Technology (press release), Micron, 26 Jan 2021

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[19]

[20]

[21]

[22]

[23]

[lower-alpha 1]

[24]

[25]

[lower-alpha 2]

[27]

[28]

[26]

[29]

[30]

[31]

[32]

[33]

[34]

[35]

[36]

[37]

[38]

[39]

[40]

[41]

@@ Line 3: / Line 3: @@
 {{short description|MOSFET technology node}}
 {{Semiconductor manufacturing processes}}
-[[ अर्धचालक निर्माण ]] में,  [[सेमीकंडक्टर के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप]] (आईटीआरएस) 10 एनएम प्रक्रिया को [[14 एनएम प्रक्रिया]] नोड के बाद मोसफेट[[प्रौद्योगिकी नोड]] के रूप में परिभाषित करता है और इस प्रकार 10 एनएम वर्ग 10 और 20 [[नैनोमीटर]] के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप  को दर्शाता है।
+[[ अर्धचालक निर्माण ]] में,  [[सेमीकंडक्टर के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप|अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकीय  रोडमैप]] (आईटीआरएस) 10 एनएम प्रक्रिया को [[14 एनएम प्रक्रिया]] नोड के बाद मोसफेट[[प्रौद्योगिकी नोड|प्रौद्योगिकीय  नोड]] के रूप में परिभाषित करता है और इस प्रकार 10 एनएम वर्ग 10 और 20 [[नैनोमीटर]] के बीच प्रक्रिया प्रौद्योगिकियों का उपयोग करके बनाए गए चिप  को दर्शाता है।
-सभी उत्पादन 10 एनएम प्रक्रियाएं [[FinFET]] (फिन फील्ड-इफेक्ट ट्रांजिस्टर) तकनीक पर आधारित हैं, एक प्रकार की [[मल्टी-गेट [[MOSFET]]]] तकनीक है जो प्लानर [[सिलिकॉन]] [[CMOS]] तकनीक का एक गैर-प्लानर विकास है। [[ SAMSUNG ]] ने पहली बार 2013 में अपने [[ बहु स्तरीय सेल ]] (एमएलसी) [[फ्लैश मेमोरी]] चिप  के लिए 10 एनएम-श्रेणी के चिप  का उत्पादन प्रारंभ  किया, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया। [[टीएसएमसी]] ने 2016 में 10 एनएम चिप  का व्यावसायिक उत्पादन प्रारंभ  किया, और [[इंटेल]]<nowiki> ने बाद में 10 का उत्पादन प्रारंभ  किया{{nbsp}एनएम चिप  2018 में।</nowiki>
+सभी उत्पादन 10 एनएम प्रक्रियाएं [[FinFET|फिनफेट]] फिन फील्ड-इफेक्ट ट्रांजिस्टर प्रौद्योगिकीय पर आधारित होती है, जो कि मल्टी-गेट [[MOSFET|मोसफेट]] प्रौद्योगिकीय के रूप में है, जो प्लानर [[सिलिकॉन]] [[CMOS|सीएमओएस]] प्रौद्योगिकीय का गैर-प्लानर विकास के रूप में है। [[ SAMSUNG ]] ने पहली बार 2013 में अपने [[ बहु स्तरीय सेल ]] (एमएलसी) [[फ्लैश मेमोरी]] चिप  के लिए 10 एनएम-श्रेणी के चिप  का उत्पादन प्रारंभ किया था, इसके बाद 2016 में उनके एसओसी ने 10 एनएम प्रक्रिया का उपयोग किया था और इस प्रकार [[टीएसएमसी]] ने 2016 में 10 एनएम चिप  का व्यावसायिक उत्पादन प्रारंभ  किया और [[इंटेल]] ने बाद में 12018 में 10 एनएम चिप्स का उत्पादन शुरू किया था।
-<nowiki>चूंकि , 1997 से, विपणन उद्देश्यों के लिए नोड एक व्यावसायिक नाम बन गया है<रेफरी नाम= urlकोई और नैनोमीटर नहीं - EEJournal>{{cite web |url=</nowiki>https://www.eejournal.com/article/no-more-nanometers/ |title=नो मोर नैनोमीटर - EEJournal|format= }</ref> जो गेट की लंबाई, मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। रेफरी>{{cite web|url=https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|title=प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास|last=Shukla|first=Priyank|website=design-reuse.com|access-date=2019-07-09}}</ref><ref>{{cite web|url=https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|title=14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists...|last=Hruska|first=Joel|website=[[ExtremeTech]]}}</ref><ref>{{cite web|url=https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|title=Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022|website=wccftech.com|date=2016-09-10}}</ref> उदाहरण के लिए, [[GlobalFoundries]] की 7 nm प्रक्रियाएँ Intel की 10 nm प्रक्रिया के समान हैं, इस प्रकार एक प्रक्रिया नोड की पारंपरिक धारणा धुंधली हो गई है।<ref>{{cite web|url=https://www.eejournal.com/article/life-at-10nm-or-is-it-7nm-and-3nm/|title=Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms|website=eejournal.com|date=2018-03-12}}</ref> TSMC और Samsung की 10 nm प्रक्रियाएँ [[ट्रांजिस्टर घनत्व]] में Intel की 14 nm और 10 nm प्रक्रियाओं के बीच कहीं हैं। ट्रांजिस्टर घनत्व (प्रति वर्ग मिलीमीटर में ट्रांजिस्टर की संख्या) ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण है, क्योंकि छोटे ट्रांजिस्टर का मतलब बेहतर प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।
+चूंकि , 1997 से मार्केटिंग  उद्देश्यों के लिए नोड एक व्यावसायिक रूप में नाम बन गया है https://www.eejournal.com/article/no-more-nanometers/<nowiki/>जो गेट की लंबाई मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। {{cite web|url=https://www.design-reuse.com/articles/43316/a-brief-history-of-process-node-evolution.html|title=प्रक्रिया नोड विकास का एक संक्षिप्त इतिहास|last=शुक्ला|first=प्रियंका|website=design-reuse.com|access-date=2019-07-09}}<ref>{{cite web|url=https://www.extremetech.com/computing/184946-14nm-7nm-5nm-how-low-can-cmos-go-it-depends-if-you-ask-the-engineers-or-the-economists|title=14nm, 7nm, 5nm: How low can CMOS go? It depends if you ask the engineers or the economists...|last=Hruska|first=Joel|website=[[ExtremeTech]]}}</ref><ref>{{cite web|url=https://wccftech.com/intel-losing-process-lead-analysis-7nm-2022/|title=Exclusive: Is Intel Really Starting To Lose Its Process Lead? 7nm Node Slated For Release in 2022|website=wccftech.com|date=2016-09-10}}</ref> उदाहरण के लिए, [[GlobalFoundries|ग्लोबल फाउंड्रीज]] की 7 एनएम प्रक्रियाएँ इंटेल की 10 एनएम प्रक्रिया के समान हैं, इस प्रकार एक प्रक्रिया नोड की पारंपरिक धारणा धुंधली हो गई है।<ref>{{cite web|url=https://www.eejournal.com/article/life-at-10nm-or-is-it-7nm-and-3nm/|title=Life at 10nm. (Or is it 7nm?) And 3nm - Views on Advanced Silicon Platforms|website=eejournal.com|date=2018-03-12}}</ref> टीएसएमसी और सैमसंग की 10 एनएम प्रक्रियाएँ [[ट्रांजिस्टर घनत्व]] में इंटेल की 14 एनएम और 10 एनएम प्रक्रियाओं के बीच कहीं हैं और इस प्रकार ट्रांजिस्टर घनत्व प्रति वर्ग मिलीमीटर में ट्रांजिस्टर की संख्या ट्रांजिस्टर के आकार से अधिक महत्वपूर्ण होती है, क्योंकि छोटे ट्रांजिस्टर का अर्थ अच्छा प्रदर्शन या ट्रांजिस्टर की संख्या में वृद्धि नहीं है।
 == पृष्ठभूमि ==
-इस प्रौद्योगिकी नोड का ITRS का मूल नामकरण 11 एनएम था। रोडमैप के 2007 संस्करण के अनुसार, वर्ष 2022 तक, [[डायनेमिक रैंडम-एक्सेस मेमोरी]] के लिए हाफ-पिच (अर्थात , एक सरणी में समान सुविधाओं के बीच की आधी दूरी) 11 नैनोमीटर होनी चाहिए।
+इस प्रौद्योगिकीय  नोड का ITRS का मूल नामकरण 11 एनएम था। रोडमैप के 2007 संस्करण के अनुसार, वर्ष 2022 तक, [[डायनेमिक रैंडम-एक्सेस मेमोरी]] के लिए हाफ-पिच (अर्थात , एक सरणी में समान सुविधाओं के बीच की आधी दूरी) 11 नैनोमीटर होनी चाहिए।
-में, इंटेल के मुख्य प्रौद्योगिकी अधिकारी के रूप में कार्यरत [[पैट जेलसिंगर]] ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा।<ref>{{cite web|title=इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा|author=Damon Poeter |url=http://www.crn.com/hardware/208801780 |archive-url=https://web.archive.org/web/20090425061704/http://www.crn.com/hardware/208801780 |archive-date=2009-04-25 |url-status=live |access-date=2009-06-20 |date=July 2008 }}</ref><ref>{{cite web|title=MIT: Optical lithography good to 12 nanometers |url=http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-url=https://web.archive.org/web/20120925204010/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-date=2012-09-25 |url-status=live |access-date=2009-06-20 }}</ref>
+में, इंटेल के मुख्य प्रौद्योगिकीय  अधिकारी के रूप में कार्यरत [[पैट जेलसिंगर]] ने कहा कि इंटेल ने 10 एनएम नोड की ओर एक 'स्पष्ट रास्ता' देखा।<ref>{{cite web|title=इंटेल के जेलसिंगर ने 10एनएम चिप्स के लिए स्पष्ट रास्ता देखा|author=Damon Poeter |url=http://www.crn.com/hardware/208801780 |archive-url=https://web.archive.org/web/20090425061704/http://www.crn.com/hardware/208801780 |archive-date=2009-04-25 |url-status=live |access-date=2009-06-20 |date=July 2008 }}</ref><ref>{{cite web|title=MIT: Optical lithography good to 12 nanometers |url=http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-url=https://web.archive.org/web/20120925204010/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=209400807 |archive-date=2012-09-25 |url-status=live |access-date=2009-06-20 }}</ref>
 <nowiki>2011 में, सैमसंग ने 10 प्रस्तुत  करने की योजना की घोषणा की{{nbsp}अगले वर्ष एनएम प्रक्रिया।</nowiki><ref>{{cite news |title=World's Largest Fabrication Facility, Line-16 |url=https://news.samsung.com/global/world%E2%80%99s-largest-memory-fabrication-facility-line-16memory |access-date=21 June 2019 |publisher=[[Samsung]] |date=September 26, 2011}}</ref> 2012 में, सैमसंग ने [[eMMC]]<nowiki> फ्लैश मेमोरी चिप  की घोषणा की जो 10 का उपयोग करके उत्पादित की जाती हैं{{nbsp}एनएम प्रक्रिया।</nowiki><ref>{{cite news |title=Samsung's new 10nm-process 64GB mobile flash memory chips are smaller, faster, better |url=https://www.engadget.com/2012/11/15/samsung-10nm-64gb-emmc-mobile-flash-memory/ |access-date=21 June 2019 |work=[[Engadget]] |date=November 15, 2012}}</ref>
-वास्तव में, जैसा कि 2018 में सामान्यतः  समझा जाता है, 10 एनएम केवल सैमसंग में उच्च मात्रा में उत्पादन में है। GlobalFoundries ने 10 एनएम को छोड़ दिया है, इंटेल ने अभी तक उपज के मुद्दों के कारण उच्च-मात्रा 10 एनएम उत्पादन प्रारंभ  नहीं किया है, और TSMC ने 10 एनएम को एक अल्पकालिक नोड माना है,<ref>{{Cite web |url=http://techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/ |title=10nm रोलआउट|access-date=2018-08-04 |archive-date=2018-08-04 |archive-url=https://web.archive.org/web/20180804110423/http://techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/ |url-status=dead }}</ref> मुख्य रूप से 2017-2018 के दौरान Apple Inc. के लिए प्रोसेसर के लिए समर्पित, 2018 में [[7 एनएम]] तक बढ़ रहा है।
+वास्तव में, जैसा कि 2018 में सामान्यतः  समझा जाता है, 10 एनएम केवल सैमसंग में उच्च मात्रा में उत्पादन में है। ग्लोबल फाउंड्रीज  ने 10 एनएम को छोड़ दिया है, इंटेल ने अभी तक उपज के मुद्दों के कारण उच्च-मात्रा 10 एनएम उत्पादन प्रारंभ  नहीं किया है, और TSMC ने 10 एनएम को एक अल्पकालिक नोड माना है,<ref>{{Cite web |url=http://techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/ |title=10nm रोलआउट|access-date=2018-08-04 |archive-date=2018-08-04 |archive-url=https://web.archive.org/web/20180804110423/http://techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/ |url-status=dead }}</ref> मुख्य रूप से 2017-2018 के दौरान Apple Inc. के लिए प्रोसेसर के लिए समर्पित, 2018 में [[7 एनएम]] तक बढ़ रहा है।
-फाउंड्री द्वारा विपणन के रूप में 10 एनएम और डीआरएएम कंपनियों द्वारा विपणन के रूप में 10 एनएम के बीच अंतर भी किया जाना है।
+फाउंड्री द्वारा मार्केटिंग  के रूप में 10 एनएम और डीआरएएम कंपनियों द्वारा मार्केटिंग  के रूप में 10 एनएम के बीच अंतर भी किया जाना है।
-== प्रौद्योगिकी उत्पादन इतिहास ==
+== प्रौद्योगिकीय  उत्पादन इतिहास ==
-अप्रैल 2013 में, सैमसंग ने घोषणा की कि उसने मल्टी-लेवल सेल (एमएलसी) फ्लैश मेमोरी चिप  का [[बड़े पैमाने पर उत्पादन]] प्रारंभ  कर दिया है।एनएम-श्रेणी की प्रक्रिया, जिसे, टॉम के हार्डवेयर के अनुसार, सैमसंग ने 10-एनएम और 20-एनएम के बीच कहीं एक प्रक्रिया प्रौद्योगिकी नोड के रूप में परिभाषित किया है।<ref name="tomshardware">{{cite news |title=Samsung Mass Producing 128Gb 3-bit MLC NAND Flash |url=https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |access-date=21 June 2019 |work=[[Tom's Hardware]] |date=11 April 2013 |archive-date=21 June 2019 |archive-url=https://web.archive.org/web/20190621175628/https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |url-status=dead }}</ref> 17 अक्टूबर 2016 को, [[सैमसंग इलेक्ट्रॉनिक्स]] ने 10 एनएम पर चिप चिप  पर सिस्टम के बड़े पैमाने पर उत्पादन की घोषणा की।<ref>{{citation| url = https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology | title = Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology| date = Oct 2016 }}</ref> प्रौद्योगिकी की मुख्य घोषित चुनौती इसकी धातु की परत के लिए कई पैटर्निंग रही है।<ref>{{Cite web|url=https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology|title=सैमसंग ने 10-नैनोमीटर FinFET तकनीक के साथ सिस्टम-ऑन-चिप का उद्योग का पहला बड़े पैमाने पर उत्पादन शुरू किया|website=news.samsung.com}}</ref><ref>{{Cite web|url=http://www.cse.cuhk.edu.hk/~byu/papers/N01-SPIE-TPL.pdf|title=triple patterning for 10nm metal}}</ref>
+अप्रैल 2013 में, सैमसंग ने घोषणा की कि उसने मल्टी-लेवल सेल (एमएलसी) फ्लैश मेमोरी चिप  का [[बड़े पैमाने पर उत्पादन]] प्रारंभ  कर दिया है।एनएम-श्रेणी की प्रक्रिया, जिसे, टॉम के हार्डवेयर के अनुसार, सैमसंग ने 10-एनएम और 20-एनएम के बीच कहीं एक प्रक्रिया प्रौद्योगिकीय  नोड के रूप में परिभाषित किया है।<ref name="tomshardware">{{cite news |title=Samsung Mass Producing 128Gb 3-bit MLC NAND Flash |url=https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |access-date=21 June 2019 |work=[[Tom's Hardware]] |date=11 April 2013 |archive-date=21 June 2019 |archive-url=https://web.archive.org/web/20190621175628/https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |url-status=dead }}</ref> 17 अक्टूबर 2016 को, [[सैमसंग इलेक्ट्रॉनिक्स]] ने 10 एनएम पर चिप चिप  पर सिस्टम के बड़े पैमाने पर उत्पादन की घोषणा की।<ref>{{citation| url = https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology | title = Samsung Starts Industry's First Mass Production of System-on-Chip with 10-Nanometer FinFET Technology| date = Oct 2016 }}</ref> प्रौद्योगिकीय  की मुख्य घोषित चुनौती इसकी धातु की परत के लिए कई पैटर्निंग रही है।<ref>{{Cite web|url=https://news.samsung.com/global/samsung-starts-industrys-first-mass-production-of-system-on-chip-with-10-nanometer-finfet-technology|title=सैमसंग ने 10-नैनोमीटर FinFET तकनीक के साथ सिस्टम-ऑन-चिप का उद्योग का पहला बड़े पैमाने पर उत्पादन शुरू किया|website=news.samsung.com}}</ref><ref>{{Cite web|url=http://www.cse.cuhk.edu.hk/~byu/papers/N01-SPIE-TPL.pdf|title=triple patterning for 10nm metal}}</ref>
 TSMC ने 2017 की शुरुआत में बड़े पैमाने पर उत्पादन प्रारंभ  करने से पहले 2016 की शुरुआत में 10 एनएम चिप  का व्यावसायिक उत्पादन प्रारंभ  किया था।<ref name="tsmc">{{cite web |title=10 एनएम प्रौद्योगिकी|url=https://www.tsmc.com/english/dedicatedFoundry/technology/10nm.htm |publisher=[[TSMC]] |access-date=30 June 2019}}</ref>
 अप्रैल 2017 को, सैमसंग ने अपने [[गैलेक्सी एस 8]] स्मार्टफोन की शिपिंग प्रारंभ  की, जो कंपनी के 10 एनएम प्रोसेसर के संस्करण का उपयोग करता है।<ref>{{Cite web | url=http://www.samsung.com/us/explore/galaxy-s8/buy/ | title=Buy}}</ref> 12 जून 2017 को, Apple ने दूसरी पीढ़ी के [[iPad Pro]] टैबलेट को TSMC द्वारा निर्मित [[Apple A10X]] चिप  के साथ 10 एनएम FinFET प्रक्रिया का उपयोग करके वितरित किया।<ref>{{Cite web|url=http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|title=10nm रोलआउट ठीक साथ-साथ आगे बढ़ रहा है|last=techinsights.com|website=techinsights.com|access-date=2017-06-30|archive-url=https://web.archive.org/web/20170803141307/http://www.techinsights.com/about-techinsights/overview/blog/10nm-rollout-marching-right-along/|archive-date=2017-08-03|url-status=dead}}</ref>
-सितंबर 2017 को, Apple ने [[Apple A11]] की घोषणा की, जो एक चिप पर 64-बिट ARM-आधारित प्रणाली है, जिसे TSMC द्वारा 10nm FinFET प्रक्रिया का उपयोग करके निर्मित किया गया है और इसमें 87.66 मिमी की डाई पर 4.3 बिलियन ट्रांजिस्टर हैं।<sup>2</उप>।
+सितंबर 2017 को, Apple ने [[Apple A11]] की घोषणा की, जो एक चिप पर 64-बिट ARM-आधारित प्रणाली है, जिसे TSMC द्वारा 10एनएम FinFET प्रक्रिया का उपयोग करके निर्मित किया गया है और इसमें 87.66 मिमी की डाई पर 4.3 बिलियन ट्रांजिस्टर हैं।<sup>2</उप>।
 अप्रैल 2018 में, इंटेल ने 2019 में कुछ समय तक 10 एनएम मेनस्ट्रीम सीपीयू के वॉल्यूम उत्पादन में देरी की घोषणा की।<ref>{{cite web|url=https://www.fool.com/investing/2018/04/29/intel-corp-delays-10nm-chip-production.aspx|title=Intel Corp. Delays 10nm Chip Production - Mass production is now scheduled for 2019.|date=2018-04-29|access-date=2018-08-01}}</ref> जुलाई में छुट्टियों के मौसम के लिए सटीक समय को और कम कर दिया गया था।<ref>{{cite news|url=https://arstechnica.com/gadgets/2018/07/intel-says-not-to-expect-mainstream-10nm-chips-until-2h19/|title=Intel says not to expect mainstream 10nm chips until 2H19|date=2018-07-28|access-date=2018-08-01}}</ref> चूंकि , इस बीच, उन्होंने कम-शक्ति वाली 10 एनएम मोबाइल चिप जारी की, चूंकि  यह विशेष रूप से चीनी बाजारों के लिए थी और अधिकांश चिप अक्षम थी।<ref>{{cite web|url=https://www.tomshardware.com/news/intel-10nm-processor-core-i3-8121u,37054.html|title=इंटेल का पहला 10एनएम प्रोसेसर चीन में उतरा|date=2018-05-15|access-date=2018-09-11}}</ref>
-जून 2018 में वीएलएसआई 2018 में, सैमसंग ने अपनी 11LPP और 8LPP प्रक्रियाओं की घोषणा की। 11LPP सैमसंग 14 एनएम और 10 एनएम तकनीक पर आधारित एक हाइब्रिड है। 11LPP उनके 10 nm BEOL पर आधारित है, न कि उनके 14LPP की तरह उनके 20 nm BEOL पर। 8LPP उनकी 10LPP प्रक्रिया पर आधारित है।<ref>{{Cite web|url=https://fuse.wikichip.org/news/1425/vlsi-2018-samsungs-11nm-11lpp/|title=VLSI 2018: Samsung's 11nm nodelet, 11LPP|date=2018-06-30|website=WikiChip Fuse|language=en-US|access-date=2019-05-31}}</ref><ref name=":0">{{Cite web|url=https://fuse.wikichip.org/news/1443/vlsi-2018-samsungs-8nm-8lpp-a-10nm-extension/|title=VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension|date=2018-07-01|website=WikiChip Fuse|language=en-US|access-date=2019-05-31}}</ref>
+जून 2018 में वीएलएसआई 2018 में, सैमसंग ने अपनी 11LPP और 8LPP प्रक्रियाओं की घोषणा की। 11LPP सैमसंग 14 एनएम और 10 एनएम प्रौद्योगिकीय   पर आधारित एक हाइब्रिड है। 11LPP उनके 10 एनएम BEOL पर आधारित है, न कि उनके 14LPP की तरह उनके 20 एनएम BEOL पर। 8LPP उनकी 10LPP प्रक्रिया पर आधारित है।<ref>{{Cite web|url=https://fuse.wikichip.org/news/1425/vlsi-2018-samsungs-11nm-11lpp/|title=VLSI 2018: Samsung's 11nm nodelet, 11LPP|date=2018-06-30|website=WikiChip Fuse|language=en-US|access-date=2019-05-31}}</ref><ref name=":0">{{Cite web|url=https://fuse.wikichip.org/news/1443/vlsi-2018-samsungs-8nm-8lpp-a-10nm-extension/|title=VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension|date=2018-07-01|website=WikiChip Fuse|language=en-US|access-date=2019-05-31}}</ref>
 Nvidia ने सितंबर 2020 में अपना GeForce 30 सीरीज़ GPU जारी किया। वे सैमसंग की 8 एनएम प्रक्रिया के एक कस्टम संस्करण पर बने हैं, जिसे सैमसंग 8N कहा जाता है, जिसमें 44.56 मिलियन ट्रांजिस्टर प्रति मिमी का ट्रांजिस्टर घनत्व है।<sup>2</उप>।<ref>{{Cite web|url=https://www.pcgamer.com/amp/nvidia-ampere-samsung-8nm-process/|title=Nvidia confirms Samsung 8nm process for RTX 3090, RTX 3080, and RTX 3070 {{pipe}} PC Gamer|website=www.pcgamer.com}}</ref><ref>{{Cite web|url=https://wccftech.com/nvidia-geforce-rtx-30-series-ampere-graphics-cards-deep-dive/|title=NVIDIA GeForce RTX 30 Ampere GPU Deep-Dive, Full Specs, Thermals, Power & Performance Detailed|date=September 4, 2020}}</ref>
@@ Line 49: / Line 49: @@
 | 10FF<br/>(10&nbsp;nm)
 | 10nm<ref>{{cite web|url=https://semiaccurate.com/2018/08/02/intel-guts-10nm-to-get-it-out-the-door/|title=Intel guts 10nm to get it out the door|last=Demerjian|first=Charlie|date=2018-08-02|work=SemiAccurate|access-date=29 September 2018}}</ref>
-| 10nm SF<br/>(10&nbsp;nm){{efn| For 10nm ESF renamed ''Intel 7'', see [[7 nm process|7 nm]])}}
+| 10एनएम SF<br/>(10&nbsp;nm){{efn| For 10nm ESF renamed ''Intel 7'', see [[7 nm process|7 nm]])}}
 |-
 !Transistor density (MTr / mm<sup>2</sup>)
@@ Line 109: / Line 109: @@
 |}
 {{notelist}}
-ट्रांजिस्टर गेट पिच को सीपीपी (संपर्कित पॉली पिच) के रूप में भी जाना जाता है और इंटरकनेक्ट पिच को एमएमपी (न्यूनतम धातु पिच) भी कहा जाता है। सैमसंग ने अपनी 10 एनएम प्रक्रिया को 64 एनएम ट्रांजिस्टर गेट पिच और 48 एनएम इंटरकनेक्ट पिच के रूप में बताया। TSMC ने बताया कि उनकी 10 nm प्रक्रिया में 64 nm ट्रांजिस्टर गेट पिच और 42 nm इंटरकनेक्ट पिच है। टेक इनसाइट्स द्वारा आगे की जांच से पता चला कि ये मान गलत हैं और उन्हें तदनुसार अपडेट किया गया है। इसके अतिरिक्त , सैमसंग की 10 एनएम प्रोसेस के ट्रांजिस्टर फिन की ऊंचाई MSSCORPS CO द्वारा SEMICON ताइवान 2017 में अपडेट की गई थी।<ref>{{Cite web|url=http://hothardware.com/news/intel-details-advanced-10nm-node|title=इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है|date=2017-03-28|access-date=2017-03-30|archive-date=2017-03-30|archive-url=https://web.archive.org/web/20170330151945/http://hothardware.com/news/intel-details-advanced-10nm-node|url-status=dead}}</ref><ref>{{Cite web|url=https://www.semiconductors.org/wp-content/uploads/2018/06/0_2015-ITRS-2.0-Executive-Report-1.pdf|title=International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report|access-date=2018-12-27}}</ref><ref>{{Cite web|url=https://semiwiki.com/semiconductor-manufacturers/intel/6713-14nm-16nm-10nm-and-7nm-what-we-know-now/|title=14nm 16nm 10nm and 7nm - What we know now|first=Scotten|last=Jones}}</ref><ref name=TI-Sam-10LPE>{{Cite web|url=http://www.techinsights.com/about-techinsights/overview/blog/qualcomm-snapdragon-835-first-to-10-nm/|title=Qualcomm Snapdragon 835 First to 10&nbsp;nm |quote=Samsung 10LPE process }}</ref><ref name=wikichip-10>{{Cite web|url=https://en.wikichip.org/wiki/10_nm_lithography_process|title=10 एनएम लिथोग्राफी प्रक्रिया|website=wikichip}}</ref> GlobalFoundries ने 10 nm नोड विकसित नहीं करने का निर्णय लिया, क्योंकि उसका मानना था कि यह अल्पकालिक होगा।<ref>{{Cite web|url=https://semiwiki.com/semiconductor-manufacturers/globalfoundries/6879-exclusive-globalfoundries-discloses-7nm-process-detail/|title=Exclusive - GLOBALFOUNDRIES discloses 7nm process detail|first=Scotten|last=Jones}}</ref> सैमसंग की 8 एनएम प्रक्रिया विशेष रूप से डीयूवी लिथोग्राफी का उपयोग करने वाली कंपनी की आखिरी प्रक्रिया है।<ref>{{Cite web|url=https://www.anandtech.com/show/11946/samsungs-8lpp-process-technology-qualified-ready-for-production|title=Samsung's 8LPP Process Technology Qualified, Ready for Production|first=Anton|last=Shilov|website=www.anandtech.com}}</ref>
+ट्रांजिस्टर गेट पिच को सीपीपी (संपर्कित पॉली पिच) के रूप में भी जाना जाता है और इंटरकनेक्ट पिच को एमएमपी (न्यूनतम धातु पिच) भी कहा जाता है। सैमसंग ने अपनी 10 एनएम प्रक्रिया को 64 एनएम ट्रांजिस्टर गेट पिच और 48 एनएम इंटरकनेक्ट पिच के रूप में बताया। TSMC ने बताया कि उनकी 10 एनएम प्रक्रिया में 64 एनएम ट्रांजिस्टर गेट पिच और 42 एनएम इंटरकनेक्ट पिच है। टेक इनसाइट्स द्वारा आगे की जांच से पता चला कि ये मान गलत हैं और उन्हें तदनुसार अपडेट किया गया है। इसके अतिरिक्त , सैमसंग की 10 एनएम प्रोसेस के ट्रांजिस्टर फिन की ऊंचाई MSSCORPS CO द्वारा SEMICON ताइवान 2017 में अपडेट की गई थी।<ref>{{Cite web|url=http://hothardware.com/news/intel-details-advanced-10nm-node|title=इंटेल विवरण कैनोनलेक के उन्नत 10nm FinFET नोड, प्रतिद्वंद्वियों पर पूर्ण जनरेशन लीड का दावा करता है|date=2017-03-28|access-date=2017-03-30|archive-date=2017-03-30|archive-url=https://web.archive.org/web/20170330151945/http://hothardware.com/news/intel-details-advanced-10nm-node|url-status=dead}}</ref><ref>{{Cite web|url=https://www.semiconductors.org/wp-content/uploads/2018/06/0_2015-ITRS-2.0-Executive-Report-1.pdf|title=International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report|access-date=2018-12-27}}</ref><ref>{{Cite web|url=https://semiwiki.com/semiconductor-manufacturers/intel/6713-14nm-16nm-10nm-and-7nm-what-we-know-now/|title=14nm 16nm 10nm and 7nm - What we know now|first=Scotten|last=Jones}}</ref><ref name=TI-Sam-10LPE>{{Cite web|url=http://www.techinsights.com/about-techinsights/overview/blog/qualcomm-snapdragon-835-first-to-10-nm/|title=Qualcomm Snapdragon 835 First to 10&nbsp;nm |quote=Samsung 10LPE process }}</ref><ref name=wikichip-10>{{Cite web|url=https://en.wikichip.org/wiki/10_nm_lithography_process|title=10 एनएम लिथोग्राफी प्रक्रिया|website=wikichip}}</ref> ग्लोबल फाउंड्रीज  ने 10 एनएम नोड विकसित नहीं करने का निर्णय लिया, क्योंकि उसका मानना था कि यह अल्पकालिक होगा।<ref>{{Cite web|url=https://semiwiki.com/semiconductor-manufacturers/globalfoundries/6879-exclusive-globalfoundries-discloses-7nm-process-detail/|title=Exclusive - GLOBALFOUNDRIES discloses 7nm process detail|first=Scotten|last=Jones}}</ref> सैमसंग की 8 एनएम प्रक्रिया विशेष रूप से डीयूवी लिथोग्राफी का उपयोग करने वाली कंपनी की आखिरी प्रक्रिया है।<ref>{{Cite web|url=https://www.anandtech.com/show/11946/samsungs-8lpp-process-technology-qualified-ready-for-production|title=Samsung's 8LPP Process Technology Qualified, Ready for Production|first=Anton|last=Shilov|website=www.anandtech.com}}</ref>
@@ Line 116: / Line 116: @@
 DRAM उद्योग के लिए, 10 एनएम-क्लास शब्द का प्रयोग अधिकांशतः  किया जाता है और यह आयाम सामान्यतः  सक्रिय क्षेत्र की आधी पिच को संदर्भित करता है।{{citation needed|date=April 2019}} 10 एनएम फाउंड्री संरचनाएं सामान्यतः  बहुत बड़ी होती हैं।{{citation needed|date=April 2019}}
-सामान्यतः  10 एनएम वर्ग 10-19 एनएम सुविधा आकार के साथ डीआरएएम को संदर्भित करता है, और इसे पहली बार प्रस्तुत  किया गया था। 2016. 2020 तक 10 एनएम क्लास डीआरएएम की तीन पीढ़ियां हैं: 1x एनएम (19-17 एनएम, जेन1); 1y एनएम (16-14 एनएम, Gen2); और 1z nm (13-11 nm, Gen3)।<ref>{{citation| url  =https://blocksandfiles.com/2020/04/13/dram-is-stuck-in-a-10nm-process-trap/ | title = Why DRAM is stuck in a 10nm trap | first = Chris | last = Mellor |date = 13 April 2020 | work = blocksandfiles.com }}</ref> तीसरी पीढ़ी के 1z DRAM को पहली बार सैमसंग द्वारा c.2019 में प्रस्तुत  किया गया था, और प्रारंभ  में इसे EUV लिथोग्राफी के उपयोग के बिना ArF लिथोग्राफी का उपयोग करके उत्पादित करने के लिए कहा गया था;<ref>{{citation| url  = https://www.anandtech.com/show/14118/samsung-develops-8-gb-drams-using-3rd-gen-10nmclass-process-technology | title  =Samsung Develops Smaller DDR4 Dies Using 3rd Gen 10nm-Class Process Tech | first =  Anton | last = Shilov | date  =21 March 2019 | work = www.anandtech.com }}</ref><ref>{{citation | url  =https://news.samsung.com/my/samsung-develops-industrys-first-3rd-generation-10nm-class-dram-for-premium-memory-applications | title  =Samsung Develops Industry's First 3rd-generation 10nm-Class DRAM for Premium Memory Applications | date = 25 Mar 2019 | publisher = Samsung | type = press release }}</ref> बाद के उत्पादन ने ईयूवी लिथोग्राफी का उपयोग किया।<ref>{{citation | url  = https://news.samsung.com/my/samsung-announces-industrys-first-euv-dram-with-shipment-of-first-million-modules| title  =Samsung Announces Industry's First EUV DRAM with Shipment of First Million Modules| date = 25 Mar 2020 | publisher = Samsung | type = press release }}</ref>
+सामान्यतः  10 एनएम वर्ग 10-19 एनएम सुविधा आकार के साथ डीआरएएम को संदर्भित करता है, और इसे पहली बार प्रस्तुत  किया गया था। 2016. 2020 तक 10 एनएम क्लास डीआरएएम की तीन पीढ़ियां हैं: 1x एनएम (19-17 एनएम, जेन1); 1y एनएम (16-14 एनएम, Gen2); और 1z एनएम (13-11 nm, Gen3)।<ref>{{citation| url  =https://blocksandfiles.com/2020/04/13/dram-is-stuck-in-a-10nm-process-trap/ | title = Why DRAM is stuck in a 10nm trap | first = Chris | last = Mellor |date = 13 April 2020 | work = blocksandfiles.com }}</ref> तीसरी पीढ़ी के 1z DRAM को पहली बार सैमसंग द्वारा c.2019 में प्रस्तुत  किया गया था, और प्रारंभ  में इसे EUV लिथोग्राफी के उपयोग के बिना ArF लिथोग्राफी का उपयोग करके उत्पादित करने के लिए कहा गया था;<ref>{{citation| url  = https://www.anandtech.com/show/14118/samsung-develops-8-gb-drams-using-3rd-gen-10nmclass-process-technology | title  =Samsung Develops Smaller DDR4 Dies Using 3rd Gen 10nm-Class Process Tech | first =  Anton | last = Shilov | date  =21 March 2019 | work = www.anandtech.com }}</ref><ref>{{citation | url  =https://news.samsung.com/my/samsung-develops-industrys-first-3rd-generation-10nm-class-dram-for-premium-memory-applications | title  =Samsung Develops Industry's First 3rd-generation 10nm-Class DRAM for Premium Memory Applications | date = 25 Mar 2019 | publisher = Samsung | type = press release }}</ref> बाद के उत्पादन ने ईयूवी लिथोग्राफी का उपयोग किया।<ref>{{citation | url  = https://news.samsung.com/my/samsung-announces-industrys-first-euv-dram-with-shipment-of-first-million-modules| title  =Samsung Announces Industry's First EUV DRAM with Shipment of First Million Modules| date = 25 Mar 2020 | publisher = Samsung | type = press release }}</ref>
-z से परे सैमसंग ने अपने अगले नोड (चौथी पीढ़ी के 10 एनएम वर्ग) DRAM को नाम दिया: D1a (2021 के लिए), और उस D1b से आगे (2022 की उम्मीद); जबकि [[ माइक्रोन प्रौद्योगिकी ]] सफल नोड्स को D1α और D1β के रूप में संदर्भित करती है।<ref>{{citation|url =https://www.eetimes.com/teardown-samsungs-d1z-dram-with-euv-lithography/| work = www.eetimes.com | first  = Jeongdong | last = Choe |date= 18 Feb 2021 |title = Teardown: Samsung's D1z DRAM with EUV Lithography}}</ref> माइक्रोन ने 2021 की शुरुआत में 1α क्लास DRAM के वॉल्यूम शिपमेंट की घोषणा की।<ref>{{citation|url  =https://investors.micron.com/news-releases/news-release-details/micron-delivers-industrys-first-1a-dram-technology | title = Micron Delivers Industry's First 1α DRAM Technology | date = 26 Jan 2021 | publisher = Micron| type =press release }}</ref>
+z से परे सैमसंग ने अपने अगले नोड (चौथी पीढ़ी के 10 एनएम वर्ग) DRAM को नाम दिया: D1a (2021 के लिए), और उस D1b से आगे (2022 की उम्मीद); जबकि [[ माइक्रोन प्रौद्योगिकी | माइक्रोन प्रौद्योगिकीय]] सफल नोड्स को D1α और D1β के रूप में संदर्भित करती है।<ref>{{citation|url =https://www.eetimes.com/teardown-samsungs-d1z-dram-with-euv-lithography/| work = www.eetimes.com | first  = Jeongdong | last = Choe |date= 18 Feb 2021 |title = Teardown: Samsung's D1z DRAM with EUV Lithography}}</ref> माइक्रोन ने 2021 की शुरुआत में 1α क्लास DRAM के वॉल्यूम शिपमेंट की घोषणा की।<ref>{{citation|url  =https://investors.micron.com/news-releases/news-release-details/micron-delivers-industrys-first-1a-dram-technology | title = Micron Delivers Industry's First 1α DRAM Technology | date = 26 Jan 2021 | publisher = Micron| type =press release }}</ref>

Anonymous

Search

10 एनएम प्रक्रिया: Difference between revisions

Namespaces

More

Page actions

Revision as of 18:59, 28 May 2023

Contents

पृष्ठभूमि

प्रौद्योगिकीय उत्पादन इतिहास

10 एनएम प्रक्रिया नोड्स

फाउंड्री

घूंट 10 एनएम वर्ग

संदर्भ

Navigation

Navigation

Wiki tools

Wiki tools

Semiconductor device fabrication

MOSFET scaling (process nodes)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020 003 nm – 2022
Future 002 nm ~ 2024
Half-nodes Density CMOS Device (multi-gate) Moore's law Transistor count Semiconductor Industry Nanoelectronics
v t e

Anonymous

Search

10 एनएम प्रक्रिया: Difference between revisions

Revision as of 18:59, 28 May 2023

पृष्ठभूमि

प्रौद्योगिकीय उत्पादन इतिहास

10 एनएम प्रक्रिया नोड्स

फाउंड्री

घूंट 10 एनएम वर्ग

संदर्भ

Navigation

Wiki tools

Page tools

Other projects

Categories