एडियाबेटिक सर्किट: Difference between revisions
No edit summary |
No edit summary |
||
| Line 8: | Line 8: | ||
* किसी ट्रांजिस्टर को तब बंद न करें जब उसमें धारा प्रवाहित हो रही हो। | * किसी ट्रांजिस्टर को तब बंद न करें जब उसमें धारा प्रवाहित हो रही हो। | ||
ऊष्मप्रवैगिकी के दूसरे नियम के कारण ऊर्जा को पूरी तरह से उपयोगी कार्य में परिवर्तित करना संभव नहीं है। चूँकि एडियाबेटिक लॉजिक शब्द का उपयोग तर्क वर्गों का वर्णन करने के लिए किया जाता है जो सैद्धांतिक रूप से हानि के बिना काम कर सकते हैं। शब्द क्वैसी-एडियाबेटिक लॉजिक का उपयोग तर्क का वर्णन करने के लिए किया जाता है जो स्थिर सीएमओएस लॉजिक की तुलना में कम शक्ति के साथ संचालित होता है | ऊष्मप्रवैगिकी के दूसरे नियम के कारण ऊर्जा को पूरी तरह से उपयोगी कार्य में परिवर्तित करना संभव नहीं है। चूँकि एडियाबेटिक लॉजिक शब्द का उपयोग तर्क वर्गों का वर्णन करने के लिए किया जाता है जो सैद्धांतिक रूप से हानि के बिना काम कर सकते हैं। शब्द क्वैसी-एडियाबेटिक लॉजिक का उपयोग तर्क का वर्णन करने के लिए किया जाता है जो स्थिर सीएमओएस लॉजिक की तुलना में कम शक्ति के साथ संचालित होता है किन्तु जिसमें अभी भी कुछ सैद्धांतिक गैर-एडियाबेटिक हानि हैं। दोनों ही स्थितियों में, नामकरण का उपयोग यह इंगित करने के लिए किया जाता है कि ये प्रणालियां परंपरागत स्थिर सीएमओएस परिपथ की तुलना में अधिक कम विद्युत अपव्यय के साथ काम करने में सक्षम हैं। | ||
== इतिहास == | == इतिहास == | ||
| Line 23: | Line 23: | ||
रुद्धोष्म तर्क परिपथों की विद्युत आपूर्ति में भी ऊर्जा संचय करने में सक्षम परिपथ तत्वों का उपयोग किया गया है। यह अधिकांशतः प्रेरक का उपयोग करके किया जाता है जो ऊर्जा को [[चुंबकीय प्रवाह]] में परिवर्तित करके संग्रहीत करता है। एडियाबेटिक लॉजिक टाइप प्रणाली को संदर्भित करने के लिए अन्य लेखकों द्वारा उपयोग किए जाने वाले कई समानार्थक शब्द हैं इनमें सम्मिलित हैं: आवेश रिकवरी लॉजिक, आवेश रीसाइक्लिंग लॉजिक, क्लॉक-पावर्ड लॉजिक, ऊर्जा रिकवरी लॉजिक और एनर्जी रीसाइक्लिंग लॉजिक एक प्रणाली के पूरी तरह से रुद्धोष्म होने की प्रतिवर्ती आवश्यकताओं के कारण, इनमें से अधिकांश समानार्थक शब्द वास्तव में अर्ध-एडियाबेटिक प्रणालियों का वर्णन करने के लिए संदर्भित होते हैं और अंतर-परिवर्तनीय रूप से उपयोग किए जा सकते हैं। ये शब्द संक्षिप्त और स्व-व्याख्यात्मक हैं, इसलिए एकमात्र शब्द जो वारंट को और अधिक स्पष्ट करता है वह है क्लॉक-पावर्ड लॉजिक इसका उपयोग किया गया है क्योंकि कई रुद्धोष्म परिपथ एक संयुक्त विद्युत आपूर्ति और घड़ी या एक विद्युत -घड़ी का उपयोग करते हैं। यह एक चर सामान्यतः बहु-चरण विद्युत -आपूर्ति है जो इसे ऊर्जा की आपूर्ति करके तर्क के संचालन को नियंत्रित करता है और बाद में इससे ऊर्जा की पुनर्प्राप्ति करता है। | रुद्धोष्म तर्क परिपथों की विद्युत आपूर्ति में भी ऊर्जा संचय करने में सक्षम परिपथ तत्वों का उपयोग किया गया है। यह अधिकांशतः प्रेरक का उपयोग करके किया जाता है जो ऊर्जा को [[चुंबकीय प्रवाह]] में परिवर्तित करके संग्रहीत करता है। एडियाबेटिक लॉजिक टाइप प्रणाली को संदर्भित करने के लिए अन्य लेखकों द्वारा उपयोग किए जाने वाले कई समानार्थक शब्द हैं इनमें सम्मिलित हैं: आवेश रिकवरी लॉजिक, आवेश रीसाइक्लिंग लॉजिक, क्लॉक-पावर्ड लॉजिक, ऊर्जा रिकवरी लॉजिक और एनर्जी रीसाइक्लिंग लॉजिक एक प्रणाली के पूरी तरह से रुद्धोष्म होने की प्रतिवर्ती आवश्यकताओं के कारण, इनमें से अधिकांश समानार्थक शब्द वास्तव में अर्ध-एडियाबेटिक प्रणालियों का वर्णन करने के लिए संदर्भित होते हैं और अंतर-परिवर्तनीय रूप से उपयोग किए जा सकते हैं। ये शब्द संक्षिप्त और स्व-व्याख्यात्मक हैं, इसलिए एकमात्र शब्द जो वारंट को और अधिक स्पष्ट करता है वह है क्लॉक-पावर्ड लॉजिक इसका उपयोग किया गया है क्योंकि कई रुद्धोष्म परिपथ एक संयुक्त विद्युत आपूर्ति और घड़ी या एक विद्युत -घड़ी का उपयोग करते हैं। यह एक चर सामान्यतः बहु-चरण विद्युत -आपूर्ति है जो इसे ऊर्जा की आपूर्ति करके तर्क के संचालन को नियंत्रित करता है और बाद में इससे ऊर्जा की पुनर्प्राप्ति करता है। | ||
चूंकि सीएमओएस में उच्च-क्यू | चूंकि सीएमओएस में उच्च-क्यू प्रेरक उपलब्ध नहीं हैं, प्रेरक ऑफ-चिप होना चाहिए इसलिए प्रेरक के साथ एडियाबेटिक स्विचिंग डिज़ाइन तक ही सीमित हैं जो केवल कुछ प्रेरक का उपयोग करते हैं। क्वासी-एडियाबेटिक स्टेप वाइज चार्जिंग कैपेसिटर में पुनर्प्राप्त की गई ऊर्जा को संचय करके पूरी तरह से प्रेरक से बचती है।<ref>{{cite web |author-first=Gerhard |type=thesis |title=अल्ट्रा-लो-पावर सीएमओएस टेक्नोलॉजी|publisher=Fakultät für Elektrotechnik, Technische Universität Wien |date=June 1998 |author-last=Schrom |access-date=2018-03-18 |at=Adiabatic CMOS <!-- |chapter=D.2 -->|url=http://www.iue.tuwien.ac.at/phd/schrom/node127.html |website=www.iue.tuwien.ac.at}}</ref><ref>{{cite book |author-first=Philip |author-last=Teichmann |title=Adiabatic Logic: Future Trend and System Level Perspective |url=https://books.google.com/books?id=g_DY0gVY0qsC |publisher=[[Springer Science & Business Media]] |date=2011-10-29 |isbn=9789400723450 |page=65}}</ref> स्टेपवाइज चार्जिंग (एसडब्ल्यूसी) ऑन-चिप कैपेसिटर का उपयोग कर सकता है।<ref name="willingham">{{cite web |author-last=Willingham |author-first=David John |access-date=2018-03-18 |title=कम शक्ति वाले वीएलएसआई डिजाइन के लिए अतुल्यकालिक तर्क|url=http://westminsterresearch.wmin.ac.uk/8587/ |date=2010 |website=westminsterresearch.wmin.ac.uk}}</ref>{{rp|26}} | ||
एसिंक्रोबैटिक लॉजिक, 2004 में प्रस्तुत किया गया,<ref name="willingham"/>{{rp|51}} आंतरिक स्टेपवाइज चार्जिंग का उपयोग करते हुए एक सीएमओएस [[तर्क परिवार|तर्क वर्ग]] डिजाइन शैली है जो कम-शक्ति वाले इलेक्ट्रॉनिक्स को संयोजित करने का प्रयास करता है क्लॉक-पावर्ड लॉजिक (एडियाबेटिक परिपथ ) के प्रतीत होने वाले विरोधाभासी विचारों के कम-शक्ति लाभ और घड़ी के बिना परिपथ ([[अतुल्यकालिक सर्किट|अतुल्यकालिक परिपथ]] )।<ref name="willingham"/>{{rp|3}}<ref>{{cite book |author-last1=Willingham |author-first1=David John |author-last2=Kale |author-first2=I. |title=2004 IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512) |chapter=Asynchronous, quasi-Adiabatic (Asynchrobatic) logic for low-power very wide data width applications |date=2004 |doi=10.1109/ISCAS.2004.1329257|isbn=0-7803-8251-X |s2cid=32075489 }}</ref><ref>{{cite book |author-last1=Willingham |author-first1=David John |author-last2=Kale |author-first2=I. |title=2008 Norchip |chapter=A system for calculating the Greatest Common Denominator implemented using Asynchrobatic Logic |date=2008 |pages=194–197 |doi=10.1109/NORCHP.2008.4738310|isbn=978-1-4244-2492-4 |s2cid=33419011 |url=http://westminsterresearch.wmin.ac.uk/7390/1/Willingham_Kale_2008_2_as_published.pdf }}</ref> | एसिंक्रोबैटिक लॉजिक, 2004 में प्रस्तुत किया गया,<ref name="willingham"/>{{rp|51}} आंतरिक स्टेपवाइज चार्जिंग का उपयोग करते हुए एक सीएमओएस [[तर्क परिवार|तर्क वर्ग]] डिजाइन शैली है जो कम-शक्ति वाले इलेक्ट्रॉनिक्स को संयोजित करने का प्रयास करता है क्लॉक-पावर्ड लॉजिक (एडियाबेटिक परिपथ ) के प्रतीत होने वाले विरोधाभासी विचारों के कम-शक्ति लाभ और घड़ी के बिना परिपथ ([[अतुल्यकालिक सर्किट|अतुल्यकालिक परिपथ]] )।<ref name="willingham"/>{{rp|3}}<ref>{{cite book |author-last1=Willingham |author-first1=David John |author-last2=Kale |author-first2=I. |title=2004 IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512) |chapter=Asynchronous, quasi-Adiabatic (Asynchrobatic) logic for low-power very wide data width applications |date=2004 |doi=10.1109/ISCAS.2004.1329257|isbn=0-7803-8251-X |s2cid=32075489 }}</ref><ref>{{cite book |author-last1=Willingham |author-first1=David John |author-last2=Kale |author-first2=I. |title=2008 Norchip |chapter=A system for calculating the Greatest Common Denominator implemented using Asynchrobatic Logic |date=2008 |pages=194–197 |doi=10.1109/NORCHP.2008.4738310|isbn=978-1-4244-2492-4 |s2cid=33419011 |url=http://westminsterresearch.wmin.ac.uk/7390/1/Willingham_Kale_2008_2_as_published.pdf }}</ref> | ||
| Line 40: | Line 40: | ||
यदि इनपुट के संबंध में ये स्थितियाँ विद्युत घड़ी के सभी चार चरणों में पुनर्प्राप्ति चरण ऊर्जा को विद्युत घड़ी में पुनर्स्थापित कर देगा जिसके परिणामस्वरूप ऊर्जा की अधिक बचत होगी। फिर भी एडियाबेटिक लॉजिक डिज़ाइन में कुछ जटिलताएँ बनी रहती हैं। उदाहरण के लिए दो ऐसी जटिलताएँ हैं समय-भिन्न शक्ति स्रोतों के लिए परिपथ कार्यान्वयन की आवश्यकता है और कम ओवरहेड परिपथ संरचनाओं द्वारा कम्प्यूटेशनल कार्यान्वयन का पालन करने की आवश्यकता है। | यदि इनपुट के संबंध में ये स्थितियाँ विद्युत घड़ी के सभी चार चरणों में पुनर्प्राप्ति चरण ऊर्जा को विद्युत घड़ी में पुनर्स्थापित कर देगा जिसके परिणामस्वरूप ऊर्जा की अधिक बचत होगी। फिर भी एडियाबेटिक लॉजिक डिज़ाइन में कुछ जटिलताएँ बनी रहती हैं। उदाहरण के लिए दो ऐसी जटिलताएँ हैं समय-भिन्न शक्ति स्रोतों के लिए परिपथ कार्यान्वयन की आवश्यकता है और कम ओवरहेड परिपथ संरचनाओं द्वारा कम्प्यूटेशनल कार्यान्वयन का पालन करने की आवश्यकता है। | ||
एनर्जी रिकवरिंग परिपथ की दो बड़ी चुनौतियाँ हैं; पहला आज के मानकों के संदर्भ में सुस्ती दूसरा इसमें पारंपरिक सीएमओएस की तुलना में ~50% अधिक क्षेत्र की आवश्यकता होती है और सरल परिपथ डिजाइन जटिल हो जाते | एनर्जी रिकवरिंग परिपथ की दो बड़ी चुनौतियाँ हैं; पहला आज के मानकों के संदर्भ में सुस्ती दूसरा इसमें पारंपरिक सीएमओएस की तुलना में ~50% अधिक क्षेत्र की आवश्यकता होती है और सरल परिपथ डिजाइन जटिल हो जाते हैं।तर्क | ||
== यह भी देखें == | '''के संबंध में ये स्थितियाँ विद्युत घड़ी के सभी चार चरणों में पुनर्प्राप्ति चरण ऊर्जा को विद्युत घड़ी में पुनर्स्थापित कर देगा जिसके परिणामस्वरूप ऊर्जा की अधिक बचत होगी। फिर भी एडियाबेटिक लॉजिक डि''' | ||
== यह भी देखें == | |||
* {{annotated link|प्रतिवर्ती कंप्यूटिंग}} | * {{annotated link|प्रतिवर्ती कंप्यूटिंग}} | ||
* {{annotated link|बैलिस्टिक विक्षेपण ट्रांजिस्टर}} | * {{annotated link|बैलिस्टिक विक्षेपण ट्रांजिस्टर}} | ||
Revision as of 20:12, 7 June 2023
एडियाबेटिक परिपथ कम-शक्ति कम विद्युत इलेक्ट्रॉनिक्स हैं | कम-शक्ति वाले इलेक्ट्रॉनिक विद्युत परिपथ जो ऊर्जा के संरक्षण के लिए प्रतिवर्ती कंप्यूटिंग का उपयोग करते हैं।[1] स्थिरोष्म शब्द एक आदर्श थर्मोडायनामिक प्रक्रिया को संदर्भित करता है जिसमें आसपास के वातावरण के साथ कोई ऊष्मा या द्रव्यमान का आदान-प्रदान नहीं किया जाता है, जो ऊष्मा के रूप में ऊर्जा हानि को कम करने के लिए परिपथ की क्षमता का संकेत देता है।
पारंपरिक सीएमओएस परिपथ के विपरीत जो स्विचिंग के समय अपव्यय होता है एडियाबेटिक परिपथ दो प्रमुख नियमों का पालन करके अपव्यय को कम करता है:
- जब स्रोत (एफईटी) और निकासी (एफईटी)एफईटी) के बीच वोल्टेज क्षमता हो तो फील्ड इफ़ेक्ट ट्रांजिस्टर को कभी चालू न करें।
- किसी ट्रांजिस्टर को तब बंद न करें जब उसमें धारा प्रवाहित हो रही हो।
ऊष्मप्रवैगिकी के दूसरे नियम के कारण ऊर्जा को पूरी तरह से उपयोगी कार्य में परिवर्तित करना संभव नहीं है। चूँकि एडियाबेटिक लॉजिक शब्द का उपयोग तर्क वर्गों का वर्णन करने के लिए किया जाता है जो सैद्धांतिक रूप से हानि के बिना काम कर सकते हैं। शब्द क्वैसी-एडियाबेटिक लॉजिक का उपयोग तर्क का वर्णन करने के लिए किया जाता है जो स्थिर सीएमओएस लॉजिक की तुलना में कम शक्ति के साथ संचालित होता है किन्तु जिसमें अभी भी कुछ सैद्धांतिक गैर-एडियाबेटिक हानि हैं। दोनों ही स्थितियों में, नामकरण का उपयोग यह इंगित करने के लिए किया जाता है कि ये प्रणालियां परंपरागत स्थिर सीएमओएस परिपथ की तुलना में अधिक कम विद्युत अपव्यय के साथ काम करने में सक्षम हैं।
इतिहास
एडियाबेटिक ग्रीक मूल का एक शब्द है जिसने अपने अधिकांश इतिहास को मौलिक ऊष्मप्रवैगिकी से जोड़ा है। यह एक ऐसी प्रणाली को संदर्भित करता है जिसमें ऊर्जा के बिना एक संक्रमण होता है (सामान्यतः ऊष्मा के रूप में) या तो प्रणाली से खो जाता है या प्रणाली से प्राप्त होता है। इलेक्ट्रॉनिक प्रणाली के संदर्भ में, ऊष्मा के अतिरिक्त इलेक्ट्रॉनिक आवेश संरक्षित होता है। इस प्रकार एक आदर्श एडियाबेटिक परिपथ इलेक्ट्रॉनिक आवेश के हानि या लाभ के बिना काम करेगा।
परिपथ के संदर्भ में एडियाबेटिक शब्द का पहला उपयोग 1992 में भौतिकी और संगणना पर दूसरी कार्यशाला में प्रस्तुत किए गए एक पेपर के लिए वापस जाने योग्य प्रतीत होता है। यद्यपि ऊर्जा पुनर्प्राप्ति की संभावना का एक पूर्व सुझाव चार्ल्स एच. बेनेट (कंप्यूटर वैज्ञानिक) चार्ल्स एच. बेनेट द्वारा दिया गया था, जहां गणना करने के लिए उपयोग की जाने वाली ऊर्जा के संबंध में उन्होंने कहा कि इस ऊर्जा को सैद्धांतिक रूप से बचाया और पुन: उपयोग किया जा सकता है।
सिद्धांत
ऐसे कई महत्वपूर्ण सिद्धांत हैं जो इन सभी निम्न-शक्ति एडियाबेटिक प्रणालियों द्वारा साझा किए जाते हैं। इनमें केवल स्विच को चालू करना सम्मिलित है जब उनके बीच कोई संभावित अंतर नहीं होता है केवल स्विच को बंद करना होता है जब उनके माध्यम से कोई प्रवाह नहीं होता है और विद्युत की आपूर्ति का उपयोग करना जो विद्युत आवेश के रूप में ऊर्जा को पुनर्प्राप्त या पुनर्चक्रित करने में सक्षम है। इसे प्राप्त करने के लिए, सामान्यतः एडियाबेटिक लॉजिक परिपथ की विद्युत आपूर्ति ने अधिक परंपरागत गैर-एडियाबेटिक प्रणाली के विपरीत निरंतर वर्तमान चार्जिंग (या इसका एक सन्निकटन) का उपयोग किया है जो सामान्यतः एक निश्चित-वोल्टेज विद्युत आपूर्ति से निरंतर वोल्टेज चार्जिंग का उपयोग करते हैं।
विद्युत की आपूर्ति
रुद्धोष्म तर्क परिपथों की विद्युत आपूर्ति में भी ऊर्जा संचय करने में सक्षम परिपथ तत्वों का उपयोग किया गया है। यह अधिकांशतः प्रेरक का उपयोग करके किया जाता है जो ऊर्जा को चुंबकीय प्रवाह में परिवर्तित करके संग्रहीत करता है। एडियाबेटिक लॉजिक टाइप प्रणाली को संदर्भित करने के लिए अन्य लेखकों द्वारा उपयोग किए जाने वाले कई समानार्थक शब्द हैं इनमें सम्मिलित हैं: आवेश रिकवरी लॉजिक, आवेश रीसाइक्लिंग लॉजिक, क्लॉक-पावर्ड लॉजिक, ऊर्जा रिकवरी लॉजिक और एनर्जी रीसाइक्लिंग लॉजिक एक प्रणाली के पूरी तरह से रुद्धोष्म होने की प्रतिवर्ती आवश्यकताओं के कारण, इनमें से अधिकांश समानार्थक शब्द वास्तव में अर्ध-एडियाबेटिक प्रणालियों का वर्णन करने के लिए संदर्भित होते हैं और अंतर-परिवर्तनीय रूप से उपयोग किए जा सकते हैं। ये शब्द संक्षिप्त और स्व-व्याख्यात्मक हैं, इसलिए एकमात्र शब्द जो वारंट को और अधिक स्पष्ट करता है वह है क्लॉक-पावर्ड लॉजिक इसका उपयोग किया गया है क्योंकि कई रुद्धोष्म परिपथ एक संयुक्त विद्युत आपूर्ति और घड़ी या एक विद्युत -घड़ी का उपयोग करते हैं। यह एक चर सामान्यतः बहु-चरण विद्युत -आपूर्ति है जो इसे ऊर्जा की आपूर्ति करके तर्क के संचालन को नियंत्रित करता है और बाद में इससे ऊर्जा की पुनर्प्राप्ति करता है।
चूंकि सीएमओएस में उच्च-क्यू प्रेरक उपलब्ध नहीं हैं, प्रेरक ऑफ-चिप होना चाहिए इसलिए प्रेरक के साथ एडियाबेटिक स्विचिंग डिज़ाइन तक ही सीमित हैं जो केवल कुछ प्रेरक का उपयोग करते हैं। क्वासी-एडियाबेटिक स्टेप वाइज चार्जिंग कैपेसिटर में पुनर्प्राप्त की गई ऊर्जा को संचय करके पूरी तरह से प्रेरक से बचती है।[2][3] स्टेपवाइज चार्जिंग (एसडब्ल्यूसी) ऑन-चिप कैपेसिटर का उपयोग कर सकता है।[4]: 26
एसिंक्रोबैटिक लॉजिक, 2004 में प्रस्तुत किया गया,[4]: 51 आंतरिक स्टेपवाइज चार्जिंग का उपयोग करते हुए एक सीएमओएस तर्क वर्ग डिजाइन शैली है जो कम-शक्ति वाले इलेक्ट्रॉनिक्स को संयोजित करने का प्रयास करता है क्लॉक-पावर्ड लॉजिक (एडियाबेटिक परिपथ ) के प्रतीत होने वाले विरोधाभासी विचारों के कम-शक्ति लाभ और घड़ी के बिना परिपथ (अतुल्यकालिक परिपथ )।[4]: 3 [5][6]
CMOS रूद्धोष्म परिपथ
गतिशील शक्ति को कम करने के लिए कुछ मौलिक दृष्टिकोण हैं जैसे आपूर्ति वोल्टेज को कम करना भौतिक समाई को कम करना और स्विचिंग गतिविधि को कम करना ये विधिया आज की विद्युत की आवश्यकता को पूरा करने के लिए पर्याप्त नहीं हैं। चूँकि अधिकांश शोधों ने रूद्धोष्म तर्क के निर्माण पर ध्यान केंद्रित किया है जो कम शक्ति वाले अनुप्रयोगों के लिए एक आशाजनक डिजाइन है।
एडियाबेटिक लॉजिक स्विचिंग गतिविधियों की अवधारणा के साथ काम करता है जो संग्रहीत ऊर्जा को आपूर्ति में वापस देकर शक्ति को कम करता है। इस प्रकार एडियाबेटिक लॉजिक शब्द का उपयोग कम-शक्ति वाले बहुत बड़े मापदंड पर एकीकरण परिपथ में किया जाता है जो प्रतिवर्ती तर्क को प्रयुक्त करता है। इसमें मुख्य डिज़ाइन परिवर्तन विद्युत घड़ी में केंद्रित होते हैं जो संचालन के सिद्धांत में महत्वपूर्ण भूमिका निभाते हैं। विद्युत घड़ी का प्रत्येक चरण उपयोगकर्ता को रुद्धोष्म परिपथ डिजाइन के लिए दो प्रमुख डिजाइन नियमों को प्राप्त करने के लिए देता है।
- यदि किसी ट्रांजिस्टर में वोल्टेज है तो उसे चालू न करें (VDS > 0)
- किसी ट्रांजिस्टर को बंद न करें यदि उसमें धारा प्रवाहित हो रहा हो (IDS ≠ 0)
- कभी भी डायोड से धारा पास न करें
यदि इनपुट के संबंध में ये स्थितियाँ विद्युत घड़ी के सभी चार चरणों में पुनर्प्राप्ति चरण ऊर्जा को विद्युत घड़ी में पुनर्स्थापित कर देगा जिसके परिणामस्वरूप ऊर्जा की अधिक बचत होगी। फिर भी एडियाबेटिक लॉजिक डिज़ाइन में कुछ जटिलताएँ बनी रहती हैं। उदाहरण के लिए दो ऐसी जटिलताएँ हैं समय-भिन्न शक्ति स्रोतों के लिए परिपथ कार्यान्वयन की आवश्यकता है और कम ओवरहेड परिपथ संरचनाओं द्वारा कम्प्यूटेशनल कार्यान्वयन का पालन करने की आवश्यकता है।
एनर्जी रिकवरिंग परिपथ की दो बड़ी चुनौतियाँ हैं; पहला आज के मानकों के संदर्भ में सुस्ती दूसरा इसमें पारंपरिक सीएमओएस की तुलना में ~50% अधिक क्षेत्र की आवश्यकता होती है और सरल परिपथ डिजाइन जटिल हो जाते हैं।तर्क
के संबंध में ये स्थितियाँ विद्युत घड़ी के सभी चार चरणों में पुनर्प्राप्ति चरण ऊर्जा को विद्युत घड़ी में पुनर्स्थापित कर देगा जिसके परिणामस्वरूप ऊर्जा की अधिक बचत होगी। फिर भी एडियाबेटिक लॉजिक डि
यह भी देखें
- प्रतिवर्ती कंप्यूटिंग – Model of computation in which all processes are time-reversible
- बैलिस्टिक विक्षेपण ट्रांजिस्टर
संदर्भ
- ↑ Gojman, Benjamin (2004-08-08). "स्थिरोष्म तर्क" (PDF). Retrieved 2018-02-08.
- ↑ Schrom, Gerhard (June 1998). "अल्ट्रा-लो-पावर सीएमओएस टेक्नोलॉजी". www.iue.tuwien.ac.at (thesis). Fakultät für Elektrotechnik, Technische Universität Wien. Adiabatic CMOS. Retrieved 2018-03-18.
- ↑ Teichmann, Philip (2011-10-29). Adiabatic Logic: Future Trend and System Level Perspective. Springer Science & Business Media. p. 65. ISBN 9789400723450.
- ↑ 4.0 4.1 4.2 Willingham, David John (2010). "कम शक्ति वाले वीएलएसआई डिजाइन के लिए अतुल्यकालिक तर्क". westminsterresearch.wmin.ac.uk. Retrieved 2018-03-18.
- ↑ Willingham, David John; Kale, I. (2004). "Asynchronous, quasi-Adiabatic (Asynchrobatic) logic for low-power very wide data width applications". 2004 IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512). doi:10.1109/ISCAS.2004.1329257. ISBN 0-7803-8251-X. S2CID 32075489.
- ↑ Willingham, David John; Kale, I. (2008). "A system for calculating the Greatest Common Denominator implemented using Asynchrobatic Logic". 2008 Norchip (PDF). pp. 194–197. doi:10.1109/NORCHP.2008.4738310. ISBN 978-1-4244-2492-4. S2CID 33419011.
अग्रिम पठन
- Reynders, Nele; Dehaene, Wim (2015). Ultra-Low-Voltage Design of Energy-Efficient Digital Circuits. Analog Circuits And Signal Processing (ACSP) (1 ed.). Cham, Switzerland: Springer International Publishing AG Switzerland. pp. 72–74. doi:10.1007/978-3-319-16136-5. ISBN 978-3-319-16135-8. ISSN 1872-082X. LCCN 2015935431.
