सबथ्रेशोल्ड चालन: Difference between revisions
(Created page with "{{Use dmy dates|date=August 2019|cs1-dates=y}} [[File:FET subthreshold leakage.png|thumbnail|एनएफईटी में सबथ्रेशोल्ड रिसाव]...") |
No edit summary |
||
| Line 1: | Line 1: | ||
[[File:FET subthreshold leakage.png|thumbnail|एनएफईटी में सबथ्रेशोल्ड रिसाव]]सबथ्रेशोल्ड कंडक्शन या सबथ्रेशोल्ड लीकेज या सबथ्रेशोल्ड ड्रेन करंट एक [[MOSFET]] के स्रोत और ड्रेन के बीच [[विद्युत प्रवाह]] है जब [[ट्रांजिस्टर]] सबथ्रेशोल्ड क्षेत्र में होता है, या MOSFET#ऑपरेशन के मोड | कमजोर-इनवर्जन क्षेत्र, यानी गेट-टू-सोर्स के लिए दहलीज [[वोल्टेज]] के नीचे वोल्टेज।<ref name="Tsividis_1999"/> | [[File:FET subthreshold leakage.png|thumbnail|एनएफईटी में सबथ्रेशोल्ड रिसाव]]सबथ्रेशोल्ड कंडक्शन या सबथ्रेशोल्ड लीकेज या सबथ्रेशोल्ड ड्रेन करंट एक [[MOSFET]] के स्रोत और ड्रेन के बीच [[विद्युत प्रवाह]] है जब [[ट्रांजिस्टर]] सबथ्रेशोल्ड क्षेत्र में होता है, या MOSFET#ऑपरेशन के मोड | कमजोर-इनवर्जन क्षेत्र, यानी गेट-टू-सोर्स के लिए दहलीज [[वोल्टेज]] के नीचे वोल्टेज।<ref name="Tsividis_1999"/> | ||
Revision as of 14:27, 8 June 2023
सबथ्रेशोल्ड कंडक्शन या सबथ्रेशोल्ड लीकेज या सबथ्रेशोल्ड ड्रेन करंट एक MOSFET के स्रोत और ड्रेन के बीच विद्युत प्रवाह है जब ट्रांजिस्टर सबथ्रेशोल्ड क्षेत्र में होता है, या MOSFET#ऑपरेशन के मोड | कमजोर-इनवर्जन क्षेत्र, यानी गेट-टू-सोर्स के लिए दहलीज वोल्टेज के नीचे वोल्टेज।[1]
एक ट्रांजिस्टर में सबथ्रेशोल्ड चालन की मात्रा उसके सीमा वोल्टेज द्वारा निर्धारित की जाती है, जो डिवाइस को ऑन और ऑफ स्टेट्स के बीच स्विच करने के लिए आवश्यक न्यूनतम गेट वोल्टेज है। हालाँकि, जैसा कि MOS डिवाइस में ड्रेन करंट गेट वोल्टेज के साथ घातीय रूप से भिन्न होता है, थ्रेशोल्ड वोल्टेज तक पहुँचने पर चालन तुरंत शून्य नहीं हो जाता है। बल्कि यह सबथ्रेशोल्ड गेट वोल्टेज के संबंध में एक घातीय व्यवहार दिखाना जारी रखता है। जब लागू गेट वोल्टेज के खिलाफ प्लॉट किया जाता है, तो यह सबथ्रेशोल्ड ड्रेन करंट एक अर्ध-लॉग प्लॉट | लॉग-लीनियर स्लोप प्रदर्शित करता है, जिसे सबथ्रेशोल्ड स्लोप के रूप में परिभाषित किया जाता है। एक ट्रांजिस्टर की स्विचिंग दक्षता के लिए सबथ्रेशोल्ड ढलान का उपयोग योग्यता के रूप में किया जाता है।[2] डिजिटल सर्किट में, सबथ्रेशोल्ड चालन को आम तौर पर एक परजीवी रिसाव (इलेक्ट्रॉनिक्स) के रूप में देखा जाता है, जिसमें आदर्श रूप से कोई चालन नहीं होता है। दूसरी ओर, माइक्रोपावर एनालॉग सर्किट में, कमजोर उलटा एक कुशल ऑपरेटिंग क्षेत्र है, और सबथ्रेशोल्ड एक उपयोगी ट्रांजिस्टर मोड है जिसके चारों ओर सर्किट फ़ंक्शन डिज़ाइन किए गए हैं।[3]
ऐतिहासिक रूप से, सीएमओएस सर्किट में, ग्राउंड और आपूर्ति वोल्टेज के बीच गेट वोल्टेज की पूरी श्रृंखला की तुलना में थ्रेसहोल्ड वोल्टेज महत्वहीन रहा है, जो ऑफ स्टेट में थ्रेसहोल्ड के नीचे गेट वोल्टेज की अनुमति देता है। गेट वोल्टेज डेनार्ड स्केलिंग के रूप में, थ्रेसहोल्ड वोल्टेज के नीचे गेट वोल्टेज स्विंग के लिए कमरा काफी कम हो गया, और सबथ्रेशोल्ड चालन एक ट्रांजिस्टर के ऑफ-स्टेट रिसाव का एक महत्वपूर्ण हिस्सा बन गया।[4][5]0.2 वी के थ्रेशोल्ड वोल्टेज के साथ एक प्रौद्योगिकी उत्पादन के लिए, सबथ्रेशोल्ड चालन, अन्य रिसाव मोड के साथ, कुल बिजली खपत का 50% हो सकता है।[6][7]
सब-थ्रेशोल्ड इलेक्ट्रॉनिक्स
कुछ डिवाइस डेटा को पूरी तरह से चालू या बंद किए बिना संसाधित करने के लिए उप-दहलीज चालन का फायदा उठाते हैं। यहां तक कि मानक ट्रांजिस्टर में भी थोड़ी मात्रा में करंट लीक होता है, भले ही वे तकनीकी रूप से बंद हों। कुछ उप-दहलीज डिवाइस मानक चिप्स की शक्ति के 1 और 0.1 प्रतिशत के बीच काम करने में सक्षम हैं।[8]
इस तरह के कम बिजली के संचालन से कुछ उपकरणों को बिजली की छोटी मात्रा के साथ काम करने की अनुमति मिलती है जिसे संलग्न बिजली की आपूर्ति के बिना साफ किया जा सकता है, जैसे पहनने योग्य ईकेजी मॉनिटर जो पूरी तरह से शरीर की गर्मी पर चल सकता है।[8]
यह भी देखें
- एकीकृत परिपथ
- मूर की विधि
- मल्टी-चैनल लंबाई
- सबथ्रेशोल्ड ढलान
संदर्भ
- ↑ Tsividis, Yannis (1999). Operation and Modeling of the MOS Transistor (2 ed.). New York: McGraw-Hill. p. 99. ISBN 0-07-065523-5.
- ↑ Physics of Semiconductor Devices, S. M. Sze. New York: Wiley, 3rd ed., with Kwok K. Ng, 2007, chapter 6.2.4, p. 315, ISBN 978-0-471-14323-9.
- ↑ Vittoz, Eric A. (1996). "The Fundamentals of Analog Micropower Design". In Toumazou, Chris; Battersby, Nicholas C.; Porta, Sonia (eds.). Circuits and systems tutorials. John Wiley and Sons. pp. 365–372. ISBN 978-0-7803-1170-1.
- ↑ Soudris, Dimitrios; Piguet, Christian; Goutis, Costas, eds. (2002). Designing CMOS Circuits for Low Power. Springer. ISBN 1-4020-7234-1.
- ↑ Reynders, Nele; Dehaene, Wim (2015). Written at Heverlee, Belgium. Ultra-Low-Voltage Design of Energy-Efficient Digital Circuits. Analog Circuits And Signal Processing (ACSP) (1 ed.). Cham, Switzerland: Springer International Publishing AG Switzerland. doi:10.1007/978-3-319-16136-5. ISBN 978-3-319-16135-8. ISSN 1872-082X. LCCN 2015935431.
- ↑ Roy, Kaushik; Yeo, Kiat Seng (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44. ISBN 0-07-143786-X.
- ↑ l-Hashimi, Bashir M. A, ed. (2006). System on a Chip: Next Generation Electronics. Institution of Engineering and Technology. p. 429. ISBN 0-86341-552-0.
- ↑ 8.0 8.1 Jacobs, Suzanne (2014-07-30). "A Batteryless Sensor Chip for the Internet of Things". Retrieved 2018-05-01.
अग्रिम पठन
- Gaudet, Vincent C. (2014-04-01) [2013-09-25]. "Chapter 4.1. Low-Power Design Techniques for State-of-the-Art CMOS Technologies". In Steinbach, Bernd [in Deutsch] (ed.). Recent Progress in the Boolean Domain (1 ed.). Newcastle upon Tyne, UK: Cambridge Scholars Publishing. pp. 187–212. ISBN 978-1-4438-5638-6. Retrieved 2019-08-04. [1] (455 pages)
