चिप-स्केल पैकेज: Difference between revisions
No edit summary |
(text) |
||
Line 1: | Line 1: | ||
{{Short description|Integrated circuit package that is no or barely larger than the die it contains}} | {{Short description|Integrated circuit package that is no or barely larger than the die it contains}} | ||
[[Image:UNIO WLCSP and SOT23 Device on Penny.jpg|thumb|right|WL-CSP संकुल के ऊपर और नीचे एक यू.एस. पेनी के सामने बैठे हैं। शीर्ष-दाईं ओर, तुलना के लिए एक [[SOT-23]] संकुल दिखाया गया है।]]चिप मापक्रम संकुल अथवा चिप-मापक्रम संकुल (सीएसपी) एक प्रकार का एकीकृत | [[Image:UNIO WLCSP and SOT23 Device on Penny.jpg|thumb|right|WL-CSP संकुल के ऊपर और नीचे एक यू.एस. पेनी के सामने बैठे हैं। शीर्ष-दाईं ओर, तुलना के लिए एक [[SOT-23]] संकुल दिखाया गया है।]]चिप मापक्रम संकुल अथवा चिप-मापक्रम संकुल (सीएसपी) एक प्रकार का एकीकृत परिपथ संकुल है। <ref>{{cite web |url=https://www.analog.com/en/technical-articles/flipchip--chipscale-package-tech--applications.html |title=फ्लिप-चिप और चिप-स्केल पैकेज टेक्नोलॉजीज और उनके अनुप्रयोगों को समझना|work=Application Note 4002 |publisher=Maxim Integrated Products (now Analog Devices) |date=April 18, 2007 |accessdate=February 13, 2023}}</ref> | ||
मूल रूप से, CSP चिप-आकार की संकुलन के लिए संक्षिप्त नाम था। चूंकि केवल कुछ संकुल चिप के आकार के होते हैं, संक्षिप्त नाम का अर्थ चिप-मापक्रम संकुलन के लिए अनुकूलित किया गया था। IPC (इलेक्ट्रॉनिक्स) के मानक J-STD-012 के अनुसार, चिप मापक्रम के रूप में अर्हता प्राप्त करने के लिए फ्लिप चिप और चिप मापक्रम तकनीकी का कार्यान्वयन, संकुल में [[डाई (एकीकृत सर्किट)]] के 1.2 गुना से अधिक क्षेत्र नहीं होना चाहिए ) और यह एक एकल-डाई, प्रत्यक्षतः सतह परिवर्तनीय संकुल होना चाहिए। सीएसपी के रूप में इन संकुलों को अर्हता प्राप्त करने के लिए प्रायः लागू किया जाने वाला एक और मानदंड यह है कि उनकी गेंद की आरोह पथ 1 मिमी से अधिक नहीं होनी चाहिए। | मूल रूप से, CSP चिप-आकार की संकुलन के लिए संक्षिप्त नाम था। चूंकि केवल कुछ संकुल चिप के आकार के होते हैं, संक्षिप्त नाम का अर्थ चिप-मापक्रम संकुलन के लिए अनुकूलित किया गया था। IPC (इलेक्ट्रॉनिक्स) के मानक J-STD-012 के अनुसार, चिप मापक्रम के रूप में अर्हता प्राप्त करने के लिए फ्लिप चिप और चिप मापक्रम तकनीकी का कार्यान्वयन, संकुल में [[डाई (एकीकृत सर्किट)|डाई (एकीकृत परिपथ)]] के 1.2 गुना से अधिक क्षेत्र नहीं होना चाहिए ) और यह एक एकल-डाई, प्रत्यक्षतः सतह परिवर्तनीय संकुल होना चाहिए। सीएसपी के रूप में इन संकुलों को अर्हता प्राप्त करने के लिए प्रायः लागू किया जाने वाला एक और मानदंड यह है कि उनकी गेंद की आरोह पथ 1 मिमी से अधिक नहीं होनी चाहिए। | ||
इस अवधारणा को पहली बार 1993 में [[ द्रोह |फुजित्सु]] के जुनिची कसाई और [[हिताची केबल]] के जनरल मुराकामी द्वारा प्रस्तावित किया गया था। पहला अवधारणा प्रदर्शन हालांकि [[मित्सुबिशी इलेक्ट्रिक]] से आया था। <ref>{{cite book |first1=Karl J. |last1=Puttlitz |first2=Paul A. |last2=Totta |title=एरिया एरे इंटरकनेक्शन हैंडबुक|date=December 6, 2012 |publisher=[[Springer Science+Business Media]] |isbn=978-1-4615-1389-6 |page=702}}</ref> | |||
डाइ को एक [[ जड़ना |इंटरपोजर]] पर लगाया जा सकता है, जिस पर पैड या बॉल बनते हैं, जैसे [[ पलटें काटना |फ्लिप चिप]] [[बॉल ग्रिड ऐरे]] (बीजीए) संकुलन के साथ, या पैड को सीधे[[ सिलिकॉन बिस्किट | सिलिकन पटलिका]] पर निक्षारित या मुद्रण किया जा सकता है, जिसके परिणामस्वरूप संकुल बहुत करीब होता है। सिलिकॉन डाई का आकार: ऐसे संकुल को [[वेफर-लेवल पैकेज|पटलिका]][[वेफर-लेवल पैकेज|-स्तर संकुल]] (WLP) या [[ सिलिकॉन बिस्किट |पटलिका]]-[[वेफर-लेवल पैकेज|स्तर]] चिप-मापक्रम संकुल (WL-CSP) कहा जाता है। WL-CSP 1990 के दशक से विकास में था, और कई कंपनियों ने 2000 के प्रारम्भ में [[उन्नत सेमीकंडक्टर इंजीनियरिंग|उन्नत अर्धचालक इंजीनियरिंग]] (ASE) जैसे बड़े मापक्रम पर उत्पादन प्रारम्भ किया। <ref>{{cite web |url=https://www.edn.com/electronics-news/4356671/Wafer-Scale-Emerging |title=वेफर स्केल इमर्जिंग|first=Brandon |last=Prior |work=[[EDN (magazine)|EDN]] |date=January 22, 2001 |accessdate=March 31, 2016}}</ref><ref>{{cite web |url=http://www.edn.com/electronics-news/4348976/ASE-Ramps-Wafer-Level-CSP-Production |title=एएसई रैंप वेफर लेवल सीएसपी प्रोडक्शन|work=EDN |date=October 12, 2001 |accessdate=March 31, 2016}}</ref> | |||
== प्रकार == | == प्रकार == | ||
चिप मापक्रम संकुल को निम्नलिखित समूहों में वर्गीकृत किया जा सकता है: | चिप मापक्रम संकुल को निम्नलिखित समूहों में वर्गीकृत किया जा सकता है: | ||
# | # अनुकूलित लीडफ्रेम-आधारित सीएसपी (एलएफसीएसपी) | ||
# | # विभक्तिग्राही क्रियाधार-आधारित सीएसपी | ||
# फ्लिप-चिप सीएसपी (एफसीसीएसपी) | # फ्लिप-चिप सीएसपी (एफसीसीएसपी) | ||
# कठोर क्रियाधार-आधारित सीएसपी | # कठोर क्रियाधार-आधारित सीएसपी | ||
# | # पटलिका-स्तरीय पुनर्वितरण CSP (WL-CSP) | ||
==संदर्भ== | ==संदर्भ== |
Revision as of 17:48, 14 June 2023
चिप मापक्रम संकुल अथवा चिप-मापक्रम संकुल (सीएसपी) एक प्रकार का एकीकृत परिपथ संकुल है। [1]
मूल रूप से, CSP चिप-आकार की संकुलन के लिए संक्षिप्त नाम था। चूंकि केवल कुछ संकुल चिप के आकार के होते हैं, संक्षिप्त नाम का अर्थ चिप-मापक्रम संकुलन के लिए अनुकूलित किया गया था। IPC (इलेक्ट्रॉनिक्स) के मानक J-STD-012 के अनुसार, चिप मापक्रम के रूप में अर्हता प्राप्त करने के लिए फ्लिप चिप और चिप मापक्रम तकनीकी का कार्यान्वयन, संकुल में डाई (एकीकृत परिपथ) के 1.2 गुना से अधिक क्षेत्र नहीं होना चाहिए ) और यह एक एकल-डाई, प्रत्यक्षतः सतह परिवर्तनीय संकुल होना चाहिए। सीएसपी के रूप में इन संकुलों को अर्हता प्राप्त करने के लिए प्रायः लागू किया जाने वाला एक और मानदंड यह है कि उनकी गेंद की आरोह पथ 1 मिमी से अधिक नहीं होनी चाहिए।
इस अवधारणा को पहली बार 1993 में फुजित्सु के जुनिची कसाई और हिताची केबल के जनरल मुराकामी द्वारा प्रस्तावित किया गया था। पहला अवधारणा प्रदर्शन हालांकि मित्सुबिशी इलेक्ट्रिक से आया था। [2]
डाइ को एक इंटरपोजर पर लगाया जा सकता है, जिस पर पैड या बॉल बनते हैं, जैसे फ्लिप चिप बॉल ग्रिड ऐरे (बीजीए) संकुलन के साथ, या पैड को सीधे सिलिकन पटलिका पर निक्षारित या मुद्रण किया जा सकता है, जिसके परिणामस्वरूप संकुल बहुत करीब होता है। सिलिकॉन डाई का आकार: ऐसे संकुल को पटलिका-स्तर संकुल (WLP) या पटलिका-स्तर चिप-मापक्रम संकुल (WL-CSP) कहा जाता है। WL-CSP 1990 के दशक से विकास में था, और कई कंपनियों ने 2000 के प्रारम्भ में उन्नत अर्धचालक इंजीनियरिंग (ASE) जैसे बड़े मापक्रम पर उत्पादन प्रारम्भ किया। [3][4]
प्रकार
चिप मापक्रम संकुल को निम्नलिखित समूहों में वर्गीकृत किया जा सकता है:
- अनुकूलित लीडफ्रेम-आधारित सीएसपी (एलएफसीएसपी)
- विभक्तिग्राही क्रियाधार-आधारित सीएसपी
- फ्लिप-चिप सीएसपी (एफसीसीएसपी)
- कठोर क्रियाधार-आधारित सीएसपी
- पटलिका-स्तरीय पुनर्वितरण CSP (WL-CSP)
संदर्भ
- ↑ "फ्लिप-चिप और चिप-स्केल पैकेज टेक्नोलॉजीज और उनके अनुप्रयोगों को समझना". Application Note 4002. Maxim Integrated Products (now Analog Devices). April 18, 2007. Retrieved February 13, 2023.
- ↑ Puttlitz, Karl J.; Totta, Paul A. (December 6, 2012). एरिया एरे इंटरकनेक्शन हैंडबुक. Springer Science+Business Media. p. 702. ISBN 978-1-4615-1389-6.
- ↑ Prior, Brandon (January 22, 2001). "वेफर स्केल इमर्जिंग". EDN. Retrieved March 31, 2016.
- ↑ "एएसई रैंप वेफर लेवल सीएसपी प्रोडक्शन". EDN. October 12, 2001. Retrieved March 31, 2016.
बाहरी संबंध
- Definition by JEDEC
- The Nordic Electronics Packaging Guideline, Chapter D: Chip Scale Packaging
- Media related to CSP integrated circuit packages at Wikimedia Commons