जाली माइको32: Difference between revisions

From Vigyanwiki
Tag: Reverted
Line 66: Line 66:
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Vigyan Ready]]
[[Category:Templates Vigyan Ready]]
[[Category:Vigyan Ready]]

Revision as of 17:17, 20 June 2023

LatticeMico32
DesignerLattice Semiconductor
Bits32-bit
Introduced2006; 18 years ago (2006)
DesignRISC
TypeRegister-Register
EncodingFixed 32-bit
BranchingCompare and branch
EndiannessBig
ExtensionsUser-defined
OpenYes, royalty free
Registers
General purpose32

लैटिसमीको32 एक 32-बिट कंप्यूटिंग है। 32-बिट माइक्रोप्रोसेसर अल्प निर्देश सेट कंप्यूटर (आरआईएससी) जालक अर्धचालक से अरक्षित कोर है जो फील्ड में प्रोग्राम की जा सकने वाली गेट श्रंखला (एफपीजीए) के लिए अनुकूलित है। यह हार्वर्ड वास्तुकला का उपयोग करता है, जिसका अर्थ है कि निर्देश और डेटा बसें अलग-अलग हैं। यदि वांछित हो, तो बस मध्यस्थता लॉजिक का उपयोग दो बसों को संयोजित करने के लिए किया जा सकता है।

लैटिसमीको32 को स्वतंत्र (इंटरनेट प्रोटोकॉल) कोर लाइसेंस के तहत स्वीकृतीकरण दिया गया है। इसका तात्पर्य यह है कि मीको32 जालक एफपीजीए तक ही सीमित नहीं है, और नियमतः रूप से किसी भी होस्ट आर्किटेक्चर (एफपीजीए, एप्लिकेशन-विशिष्ट एकीकृत परिपथ (एएसआईसी), या सॉफ़्टवेयर अनुकरण, उदाहरण के लिए, क्यूईएमयू) पर उपयोग किया जा सकता है। जालक अर्धचालक भागों के अलावा लैटिसमाइको32 को सिलिंक्स और अल्टेरा एफपीजीए में एम्बेड करना संभव है। एएमडी पावरट्यून लैटिसमीको32 का उपयोग करता है।[1]

सीपीयू कोर और डेवलपमेंट उपकरण श्रृंखला स्रोत-कोड के रूप में उपलब्ध हैं, जो तीसरे पक्ष को प्रोसेसर आर्किटेक्चर में परिवर्तन लागू करने की अनुमति देता है।

सुविधाएँ

  • आरआईएससी लोड/स्टोर आर्किटेक्चर
  • 32-बिट डेटा पथ
  • 32-बिट निश्चित-आकार के निर्देश (सभी निर्देश 32 बिट्स हैं, जिसमें जंप, कॉल और शाखा निर्देश सम्मिलित हैं।)
  • 32 सामान्य प्रयोजन रजिस्टर (R0 सामान्यतः गतिविधि द्वारा शून्य पर सेट किया जाता है, हालांकि R0 एक मानक रजिस्टर है और यदि वांछित हो तो अन्य मान इसे सौंपा जा सकता है।)
  • 32 बाहरी व्यवधान तक
  • कॉन्फ़िगर करने योग्य निर्देश सेट जिसमें उपयोगकर्ता परिभाषित निर्देश सम्मिलित हैं।
  • वैकल्पिक विन्यास योग्य कैश (डायरेक्ट-मैप्ड या 2-वे सेट-एसोसिएटिव, विभिन्न प्रकार के कैश आकार और व्यवस्था के साथ)
  • वैकल्पिक पाइपलाइन मेमोरी
  • ड्यूल विशबोन (कंप्यूटर बस) मेमोरी इंटरफेस (एक रीड-ओनली इंस्ट्रक्शन बस, एक रीड-राइट डेटा/पेरिफेरल बस)
  • मेमोरी मैप I/O
  • 6 चरण पाइपलाइन

टूलचैन

यह भी देखें

संदर्भ

  1. "AMD x86 SMU firmware analysis". 2014-12-27.


बाहरी संबंध