मल्टी-गीगाबिट ट्रांसीवर: Difference between revisions
From Vigyanwiki
(Created page with "{{Short description|Device that formats parallel data as stream of serial bits at rates above 1 Gigabit/second}} {{No footnotes|date=March 2022}} एक मल्टी-ग...") |
No edit summary |
||
| Line 1: | Line 1: | ||
{{Short description|Device that formats parallel data as stream of serial bits at rates above 1 Gigabit/second}} | {{Short description|Device that formats parallel data as stream of serial bits at rates above 1 Gigabit/second}} | ||
{{No footnotes|date= | {{No footnotes|date=मार्च 2022}} | ||
मल्टी-गीगाबिट ट्रांसीवर (एमजीटी) एक [[SerDes|सेरडेस]] है जो 1 गीगाबिट/सेकेंड से उपर्युक्त सीरियल बिट दर पर काम करने में सक्षम है। मल्टी-गीगाबिट ट्रांसीवर का डेटा संचार के लिए तेजी से उपयोग किया जाता है क्योंकि वे लंबी दूरी पर संचरित हो सकते हैं, साथ ही कम तारों का उपयोग कर सकते हैं, और इस प्रकार समतुल्य डेटा थ्रूपुट के समानांतर इंटरफेस की तुलना में कम लागत होती है। | |||
== कार्य == | == कार्य == | ||
अन्य | अन्य सेरडेस की तरह, मल्टी-गीगाबिट ट्रांसीवर का प्राथमिक कार्य समानांतर डेटा को सीरियल बिट्स की धारा के रूप में प्रसारित करना है, और इससे प्राप्त होने वाले सीरियल बिट्स को समानांतर डेटा में परिवर्तित करना है। मल्टी-गीगाबिट ट्रांसीवर का सबसे बुनियादी प्रदर्शन मीट्रिक इसकी सीरियल बिट दर या लाइन दर है, जो प्रति सेकंड प्रसारित या प्राप्त करने वाले सीरियल बिट्स की संख्या है। हालांकि कोई सख्त नियम नहीं है, मल्टी-गीगाबिट ट्रांसीवर सामान्यतः 1 गीगाबिट/सेकंड या उससे अधिक की लाइन दरों पर संचरित हो सकते हैं। | ||
सीरियलाइजेशन और डी-सीरियलाइजेशन से | मल्टी-गीगाबिट ट्रांसीवर डेटा प्रोसेसिंग सिस्टम के लिए 'डेटा हाईवे' बन गए हैं जो निम्न डेटा इनपुट और आउटपुट (जैसे वीडियो प्रोसेसिंग एप्लिकेशन) में इनपुट/आउटपुट की मांग करते हैं। वे [[FPGA|एफपीजीए]] पर बहुत साधारण होते जा रहे हैं, ऐसे प्रोग्रामेबल लॉजिक डिवाइस विशेष रूप से समानांतर डेटा प्रोसेसिंग एल्गोरिदम के लिए अच्छी तरह से उपयुक्त होते हैं। | ||
सीरियलाइजेशन और डी-सीरियलाइजेशन से विपरीत मल्टी-गीगाबिट ट्रांसीवर को कई अतिरिक्त तकनीकों को सम्मिलित करना चाहिए ताकि उन्हें उच्च लाइन दरों पर संचालित किया जा सके। इनमें से कुछ नीचे सूचीबद्ध हैं: | |||
{| class="wikitable" | {| class="wikitable" | ||
! Technology | ! Technology | ||
| Line 14: | Line 15: | ||
|- | |- | ||
| [[Differential signaling]] | | [[Differential signaling]] | ||
| | | मल्टी-गीगाबिट ट्रांससेवेर्स use differential signaling to transmit and receive serial data. Differential signaling allows faster switching, because the change in signal level required to switch from 1 to 0 or 0 to 1 is halved. In addition, as long as the skew between the two lines of each [[Differential signaling|differential pair]] is minimized, differential signals have increased immunity to [[Electromagnetic Interference|Electromagnetic Interference (EMI)]], [[crosstalk]], and noise. | ||
|- | |- | ||
| [[Current mode logic|MOS current mode logic (MCML)]] | | [[Current mode logic|MOS current mode logic (MCML)]] | ||
| Line 26: | Line 27: | ||
|- | |- | ||
| [[electrical termination|Termination impedance matching]] | | [[electrical termination|Termination impedance matching]] | ||
| At high line rates, the wires used to carry serial data have many of the properties of [[Transmission lines]]. One important property is that signals on the line can be distorted if the impedance of the | | At high line rates, the wires used to carry serial data have many of the properties of [[Transmission lines]]. One important property is that signals on the line can be distorted if the impedance of the मल्टी-गीगाबिट ट्रांसीवर at the transmitter and receiver does not match the impedance of the line. To counter this, मल्टी-गीगाबिट ट्रांससेवेर्स are typically designed to match the impedance of the wires that connect them as closely as possible. A commonly used impedance value is 100Ω (differential, roughly equivalent to 50Ω single ended impedance for each wire). | ||
|- | |- | ||
| [[phase-locked loop|Phase-locked loops (PLLs)]] | | [[phase-locked loop|Phase-locked loops (PLLs)]] | ||
| To serialize data at high speeds, the serial clock rate must be an exact multiple of the clock for the parallel data. Most | | To serialize data at high speeds, the serial clock rate must be an exact multiple of the clock for the parallel data. Most मल्टी-गीगाबिट ट्रांससेवेर्स use a PLL to multiply a reference clock running at the desired parallel rate to the required serial rate. | ||
|- | |- | ||
| [[Clock recovery|Clock data recovery (CDR)]] | | [[Clock recovery|Clock data recovery (CDR)]] | ||
| When serial data are received, the | | When serial data are received, the मल्टी-गीगाबिट ट्रांसीवर must use the same serial clock that serialized the data to deserialize it. At high line rates, providing the serial clock with a separate wire is very impractical because even the slightest difference in length between the data line and the clock line can cause significant clock skew. Instead, मल्टी-गीगाबिट ट्रांससेवेर्स recover the clock signal from the data directly, using transitions in the data to adjust the rate of their local serial clock so it is locked to the rate used by the other मल्टी-गीगाबिट ट्रांसीवर. Systems that use CDR can operate over much longer distances at higher speeds than their non-CDR counterparts. | ||
|- | |- | ||
| Encoding/decoding | | Encoding/decoding | ||
| The pattern of data transmitted serially between | | The pattern of data transmitted serially between मल्टी-गीगाबिट ट्रांससेवेर्स can impact their performance. | ||
* If the data has too few transitions, the receiving | * If the data has too few transitions, the receiving मल्टी-गीगाबिट ट्रांसीवर will not be able to use CDR. | ||
* If the data are too repetitive, at high rates the lines will create strong fields and cause [[Electromagnetic Interference|EMI]]. | * If the data are too repetitive, at high rates the lines will create strong fields and cause [[Electromagnetic Interference|EMI]]. | ||
* If the data has too many more 1s than 0s or vice versa, [[AC coupling|AC coupled]] | * If the data has too many more 1s than 0s or vice versa, [[AC coupling|AC coupled]] मल्टी-गीगाबिट ट्रांससेवेर्स will experience [[Data dependent jitter|Data Dependent Jitter]] caused by the charging and discharging of capacitances on the line. | ||
Most communication protocols for | Most communication protocols for मल्टी-गीगाबिट ट्रांससेवेर्स use a data encoding system to avoid these problems. | ||
An additional advantage of encoding is that it allows control information to be transmitted along with data. This is important for functions such as error detection, alignment, clock correction, and channel bonding. | An additional advantage of encoding is that it allows control information to be transmitted along with data. This is important for functions such as error detection, alignment, clock correction, and channel bonding. | ||
| Line 46: | Line 47: | ||
* [[8b/10b]]: each [[Octet (computing)|octet]] of data is mapped to a 10-bit sequence | * [[8b/10b]]: each [[Octet (computing)|octet]] of data is mapped to a 10-bit sequence | ||
* [[64b/66b encoding|64b/66b]]: data are grouped into sets of 64 bits, scrambled, then prefixed with a 2-bit header | * [[64b/66b encoding|64b/66b]]: data are grouped into sets of 64 bits, scrambled, then prefixed with a 2-bit header | ||
* 64b/67b: like 64b/66b, but a 3-bit header is used instead. The extra bit indicates whether the 64 bits are inverted or not, to allow | * 64b/67b: like 64b/66b, but a 3-bit header is used instead. The extra bit indicates whether the 64 bits are inverted or not, to allow मल्टी-गीगाबिट ट्रांससेवेर्स to ensure the number of 0s and 1s transmitted is roughly balanced | ||
* [[SONET|SONET/SDH]]: not an encoding but a group of related standards that group data into fixed size blocks, scramble it, and add a frame which includes an alignment character | * [[SONET|SONET/SDH]]: not an encoding but a group of related standards that group data into fixed size blocks, scramble it, and add a frame which includes an alignment character | ||
|- | |- | ||
| Error detection | | Error detection | ||
| Most systems require some form of error detection. The most common forms of error detection in | | Most systems require some form of error detection. The most common forms of error detection in मल्टी-गीगाबिट ट्रांससेवेर्स are: | ||
* Encoding-based error detection: most encodings define a set of legal characters and legal sequences of characters. | * Encoding-based error detection: most encodings define a set of legal characters and legal sequences of characters. मल्टी-गीगाबिट ट्रांससेवेर्स can detect errors by looking for data that is illegal in the encoding used. | ||
* [[Cyclic redundancy check|Cyclic redundancy check (CRC)]]: to use CRC, data are broken up into [[Data frame|frames]] (or [[packet (information technology)|packet]]s), and a CRC function is applied to each frame. The result of the function is appended to the frame when it is transmitted - the receiver can recalculate the same function on the data it receives and compare it to the result from the transmitter to determine if the data in the frame (or the transmitter's CRC result) was corrupted during transmission. | * [[Cyclic redundancy check|Cyclic redundancy check (CRC)]]: to use CRC, data are broken up into [[Data frame|frames]] (or [[packet (information technology)|packet]]s), and a CRC function is applied to each frame. The result of the function is appended to the frame when it is transmitted - the receiver can recalculate the same function on the data it receives and compare it to the result from the transmitter to determine if the data in the frame (or the transmitter's CRC result) was corrupted during transmission. | ||
|- | |- | ||
| Alignment | | Alignment | ||
| When an | | When an मल्टी-गीगाबिट ट्रांसीवर receives serial data, it needs to determine the byte boundaries of the data before it can present the data as parallel bits. This function is typically performed by an alignment block. The exact method used for alignment depends on the type of encoding used for the data: | ||
* Comma alignment (8b/10b): the receiver searches the incoming serial stream for commas (8b/10b control characters that cannot be created by concatenating other characters). When it finds a comma, lines up the comma boundary to its byte boundary, so that all the data that follows is aligned. | * Comma alignment (8b/10b): the receiver searches the incoming serial stream for commas (8b/10b control characters that cannot be created by concatenating other characters). When it finds a comma, lines up the comma boundary to its byte boundary, so that all the data that follows is aligned. | ||
* Block synchronization (64b/66b & 64b/67b): the receiver searches the incoming data stream for the 2-bit (or 3-bit, in the case of 64b/67b) header for each 64-bit block. | * Block synchronization (64b/66b & 64b/67b): the receiver searches the incoming data stream for the 2-bit (or 3-bit, in the case of 64b/67b) header for each 64-bit block. | ||
* A1/A2 alignment (SONET/SDH): SONET frames include a header and a scrambled payload. | * A1/A2 alignment (SONET/SDH): SONET frames include a header and a scrambled payload. मल्टी-गीगाबिट ट्रांससेवेर्स receiving SONET data look for repeated match to the alignment characters in the header (called A1 and A2) to determine byte boundaries. | ||
|- | |- | ||
| Clock correction | | Clock correction | ||
| There is always a small frequency difference (typically ~+/-100 [[parts per million|ppm]]) between reference clock sources, even if they are nominally the same frequency. As a result, in systems where each | | There is always a small frequency difference (typically ~+/-100 [[parts per million|ppm]]) between reference clock sources, even if they are nominally the same frequency. As a result, in systems where each मल्टी-गीगाबिट ट्रांसीवर uses its own reference clock, each मल्टी-गीगाबिट ट्रांसीवर uses a slightly different frequency for its transmit datapath (TX), and its receive datapath (RX). | ||
Many protocols simplify the clocking by using clock correction. In clock correction, each | Many protocols simplify the clocking by using clock correction. In clock correction, each मल्टी-गीगाबिट ट्रांसीवर includes an asynchronous [[FIFO (computing and electronics)|FIFO]]. RX data are written to the FIFO using the serial clock from the CDR, and read from the FIFO using the parallel clock from the rest of the system (the local clock), usually the same parallel clock as was used for TX. | ||
Since the CDR clock and the local clock are not exactly the same, the FIFO will eventually overflow or underflow unless it is corrected. To allow correction, each | Since the CDR clock and the local clock are not exactly the same, the FIFO will eventually overflow or underflow unless it is corrected. To allow correction, each मल्टी-गीगाबिट ट्रांसीवर periodically transmits one or more special characters which the receiver is allowed to remove or replicate in the FIFO as necessary. By removing characters when the FIFO is too full, and replicating characters when the FIFO is too empty, the receiver can prevent overflow/underflow. These special characters are commonly known as SKIP. | ||
|- | |- | ||
| Channel bonding | | Channel bonding | ||
| Many protocols combine multiple | | Many protocols combine multiple मल्टी-गीगाबिट ट्रांसीवर connections to create a single higher throughput channel (e.g. [[XAUI]], [[PCI Express]]). Unless each of the serial connections is exactly the same length, skew between the lanes can cause data transmitted at the same time to arrive at different times. | ||
Channel bonding allows the | Channel bonding allows the मल्टी-गीगाबिट ट्रांससेवेर्स to compensate for skew between multiple connections. The मल्टी-गीगाबिट ट्रांससेवेर्स all transmit a channel bonding character (or sequence of characters) simultaneously. When the sequence is received, the receiving मल्टी-गीगाबिट ट्रांससेवेर्स can determine the skew between them, then adjust the latency of FIFOs in their receive datapaths to compensate. | ||
|- | |- | ||
| Electrical idle/out-of-band signaling | | Electrical idle/out-of-band signaling | ||
| Some protocols use the absence of a differential voltage over a specified threshold value to send messages. For example, PCI Express uses Electrical Idle signals to indicate when endpoints should go in and out of low power modes. Similarly, [[SATA|serial ATA]] uses COM signals for power management. To support these features, | | Some protocols use the absence of a differential voltage over a specified threshold value to send messages. For example, PCI Express uses Electrical Idle signals to indicate when endpoints should go in and out of low power modes. Similarly, [[SATA|serial ATA]] uses COM signals for power management. To support these features, मल्टी-गीगाबिट ट्रांससेवेर्स must include circuits capable of generating and detecting electrical idle/OOB signals on the serial lines. | ||
|} | |} | ||
==सिग्नल | ==सिग्नल इंटीग्रिटी और [[जिटर|प्रकंपन]] == | ||
मल्टी-गीगाबिट ट्रांसीवर के लिए उनकी उच्च लाइन दरों के कारण सिग्नल इंटीग्रिटी महत्वपूर्ण है। दिए गए हाई-स्पीड लिंक की गुणवत्ता को कनेक्शन के बिट एरर रेट (बीईआर - त्रुटि में प्राप्त बिट्स का कुल प्राप्त बिट्स का अनुपात) और प्रकंपन द्वारा विशेषता प्रदान करता है। | |||
बीईआर और | बीईआर और प्रकंपन पूरे मल्टी-गीगाबिट ट्रांसीवर कनेक्शन के कार्य हैं, जिसमें मल्टी-गीगाबिट ट्रांसीवर स्वयं, उनकी सीरियल लाइनें, उनकी संदर्भ घड़ियां, उनकी बिजली आपूर्ति और उनके समानांतर डेटा बनाने और उपभोग करने वाले डिजिटल सिस्टम सम्मिलित हैं। परिणामतः, मल्टी-गीगाबिट ट्रांससेवेर्स को प्रायः इस बात से मापा जाता है कि वे कितने कम आवृत्ति (जिटर ट्रांसफर/जिटर जनरेशन) को प्रसारित करते हैं, और अपने बीईआर के बहुत अधिक होने (प्रकंपन टॉलरेंस) से पहले वे कितना प्रकंपन कर सकते हैं। ये माप सामान्यतः [[बिट त्रुटि दर|बिट त्रुटि दर परीक्षण]] का उपयोग करके लिए जाते हैं, और एक [[आँख आरेख|दृष्टि आरेख]] का उपयोग करके विश्लेषण किया जाता है। | ||
== अन्य विचार == | == अन्य विचार == | ||
मल्टी-गीगाबिट ट्रांसीवर के लिए कुछ अन्य मेट्रिक्स सम्मिलित हैं: | |||
* सीडीआर लॉक के नुकसान से पहले अधिकतम रन लेंथ | * सीडीआर लॉक के नुकसान से पहले अधिकतम रन लेंथ | ||
* बिजली की खपत | * बिजली की खपत | ||
* लचीलापन (उदाहरण के लिए एकाधिक लाइन दरें, एकाधिक एन्कोडिंग) | * लचीलापन (उदाहरण के लिए एकाधिक लाइन दरें, एकाधिक एन्कोडिंग) | ||
* डिफरेंशियल स्विंग (अधिकतम डिफरेंशियल सिग्नल | * डिफरेंशियल स्विंग (अधिकतम डिफरेंशियल सिग्नल मल्टी-गीगाबिट ट्रांसीवर ड्राइव कर सकता है) | ||
* रिसीवर संवेदनशीलता (न्यूनतम अंतर संकेत | * रिसीवर संवेदनशीलता (न्यूनतम अंतर संकेत मल्टी-गीगाबिट ट्रांसीवर पता लगा सकता है) | ||
* [[सामान्य मोड अस्वीकृति अनुपात]] | * [[सामान्य मोड अस्वीकृति अनुपात]] | ||
== | == मल्टी-गीगाबिट ट्रांसीवर का उपयोग करने वाले प्रोटोकॉल == | ||
निम्नलिखित सीरियल प्रोटोकॉल के कार्यान्वयन में | निम्नलिखित सीरियल प्रोटोकॉल के कार्यान्वयन में मल्टी-गीगाबिट ट्रांसीवर का उपयोग किया जाता है: | ||
{{div col|colwidth=20em}} | {{div col|colwidth=20em}} | ||
* 2.5GBASE-T और 5GBASE-T | * [[2.5GBASE-T और 5GBASE-T]] | ||
* | * [[10 गीगाबिट ईथरनेट]] | ||
* अरोरा (प्रोटोकॉल) | * [[अरोरा (प्रोटोकॉल)]] | ||
* [https://web.archive.org/web/20050211032833/http://www.oiforum.org/ CEI-6G] | *[[https://web.archive.org/web/20050211032833/http://www.oiforum.org/ CEI-6G]] | ||
* [[कॉमन पब्लिक रेडियो इंटरफेस]] | * [[कॉमन पब्लिक रेडियो इंटरफेस]] | ||
* [[फाइबर चैनल]] | * [[फाइबर चैनल]] | ||
[[10 गीगाबिट ईथरनेट]] | * [[10 गीगाबिट ईथरनेट]] | ||
* [[जीपीओएन]] | * [[जीपीओएन]] | ||
* एचडी-एसडीआई | * [[एचडी-एसडीआई]] | ||
* [[कोएक्सप्रेस]] | * [[कोएक्सप्रेस]] | ||
* [[इन्फिनिबैंड]] | * [[इन्फिनिबैंड]] | ||
* [[इंटरलेकन (नेटवर्किंग)]] | * [[इंटरलेकन (नेटवर्किंग)]] | ||
* ओबीएसएआई | * [[ओबीएसएआई]] | ||
* [[पीसीआई एक्सप्रेस]] | * [[पीसीआई एक्सप्रेस]] | ||
* [[सीरियल संलग्न एससीएसआई]] | एसएएस (सीरियल अटैच एससीएसआई) | * [[सीरियल संलग्न एससीएसआई]] | एसएएस (सीरियल अटैच एससीएसआई) | ||
* [[सीरियल एटीए]] | * [[सीरियल एटीए]] | ||
* [http://www.altera.com/literature/manual/mnl_SerialLite_II_spec.pdf सीरियललाइट] | * [[http://www.altera.com/literature/manual/mnl_SerialLite_II_spec.pdf सीरियललाइट]] | ||
* [[रैपिडियो]] | * [[रैपिडियो]] | ||
* [https://web.archive.org/web/20050211032833/http://www.oiforum.org/ SFI-5] | * [[https://web.archive.org/web/20050211032833/http://www.oiforum.org/ SFI-5]] | ||
* सोनेट|सोनेट/एसडीएच | * [[सोनेट|सोनेट/एसडीएच]] | ||
* एक्सएयूआई | * [[एक्सएयूआई]] | ||
{{div col end}} | {{div col end}} | ||
| Line 122: | Line 123: | ||
* [https://www.amazon.com/dp/013142291X/ Handbook of Digital Techniques for High Speed Design, Granberg] | * [https://www.amazon.com/dp/013142291X/ Handbook of Digital Techniques for High Speed Design, Granberg] | ||
* [[Jitter]] | * [[Jitter]] | ||
* [http://fpgablog.com/posts/thunder-probe/ | * [http://fpgablog.com/posts/thunder-probe/ एफपीजीए blog : using multi-gigabit transceivers to test and debug एफपीजीए] | ||
==बाहरी संबंध== | ==बाहरी संबंध== | ||
* [http://www.xilinx.com/aurora Xilinx Aurora (Xilinx Inc.)] {{Webarchive|url=https://web.archive.org/web/20051018025434/http://www.xilinx.com/aurora/ |date=2005-10-18 }} | * [http://www.xilinx.com/aurora Xilinx Aurora (Xilinx Inc.)] {{Webarchive|url=https://web.archive.org/web/20051018025434/http://www.xilinx.com/aurora/ |date=2005-10-18 }} | ||
* [https://web.archive.org/web/20071023052100/http://www.latticesemi.com/documents/flexiPCS-SC.pdf Serial Multi-Protocol Transmission with the LatticeSC | * [https://web.archive.org/web/20071023052100/http://www.latticesemi.com/documents/flexiPCS-SC.pdf Serial Multi-Protocol Transmission with the LatticeSC एफपीजीए (Lattice Semiconductor)] | ||
* [https://web.archive.org/web/20070222104148/http://www.xilinx.com/bvdocs/userguides/ug196.pdf Virtex-5 RocketIO GTP Transceiver User Guide (Xilinx Inc.)] | * [https://web.archive.org/web/20070222104148/http://www.xilinx.com/bvdocs/userguides/ug196.pdf Virtex-5 RocketIO GTP Transceiver User Guide (Xilinx Inc.)] | ||
* [http://www.altera.com/literature/hb/stx2gx/stxiigx_sii5v2_01.pdf Stratix II GX Transceiver User Guide (Altera Inc.)] | * [http://www.altera.com/literature/hb/stx2gx/stxiigx_sii5v2_01.pdf Stratix II GX Transceiver User Guide (Altera Inc.)] | ||
Revision as of 17:27, 17 June 2023
 | This article includes a list of references, related reading or external links, but its sources remain unclear because it lacks inline citations. (मार्च 2022) (Learn how and when to remove this template message) |
मल्टी-गीगाबिट ट्रांसीवर (एमजीटी) एक सेरडेस है जो 1 गीगाबिट/सेकेंड से उपर्युक्त सीरियल बिट दर पर काम करने में सक्षम है। मल्टी-गीगाबिट ट्रांसीवर का डेटा संचार के लिए तेजी से उपयोग किया जाता है क्योंकि वे लंबी दूरी पर संचरित हो सकते हैं, साथ ही कम तारों का उपयोग कर सकते हैं, और इस प्रकार समतुल्य डेटा थ्रूपुट के समानांतर इंटरफेस की तुलना में कम लागत होती है।
कार्य
अन्य सेरडेस की तरह, मल्टी-गीगाबिट ट्रांसीवर का प्राथमिक कार्य समानांतर डेटा को सीरियल बिट्स की धारा के रूप में प्रसारित करना है, और इससे प्राप्त होने वाले सीरियल बिट्स को समानांतर डेटा में परिवर्तित करना है। मल्टी-गीगाबिट ट्रांसीवर का सबसे बुनियादी प्रदर्शन मीट्रिक इसकी सीरियल बिट दर या लाइन दर है, जो प्रति सेकंड प्रसारित या प्राप्त करने वाले सीरियल बिट्स की संख्या है। हालांकि कोई सख्त नियम नहीं है, मल्टी-गीगाबिट ट्रांसीवर सामान्यतः 1 गीगाबिट/सेकंड या उससे अधिक की लाइन दरों पर संचरित हो सकते हैं।
मल्टी-गीगाबिट ट्रांसीवर डेटा प्रोसेसिंग सिस्टम के लिए 'डेटा हाईवे' बन गए हैं जो निम्न डेटा इनपुट और आउटपुट (जैसे वीडियो प्रोसेसिंग एप्लिकेशन) में इनपुट/आउटपुट की मांग करते हैं। वे एफपीजीए पर बहुत साधारण होते जा रहे हैं, ऐसे प्रोग्रामेबल लॉजिक डिवाइस विशेष रूप से समानांतर डेटा प्रोसेसिंग एल्गोरिदम के लिए अच्छी तरह से उपयुक्त होते हैं।
सीरियलाइजेशन और डी-सीरियलाइजेशन से विपरीत मल्टी-गीगाबिट ट्रांसीवर को कई अतिरिक्त तकनीकों को सम्मिलित करना चाहिए ताकि उन्हें उच्च लाइन दरों पर संचालित किया जा सके। इनमें से कुछ नीचे सूचीबद्ध हैं:
| Technology | Function |
|---|---|
| Differential signaling | मल्टी-गीगाबिट ट्रांससेवेर्स use differential signaling to transmit and receive serial data. Differential signaling allows faster switching, because the change in signal level required to switch from 1 to 0 or 0 to 1 is halved. In addition, as long as the skew between the two lines of each differential pair is minimized, differential signals have increased immunity to Electromagnetic Interference (EMI), crosstalk, and noise. |
| MOS current mode logic (MCML) | MCML refers to current mode logic implemented using MOSFET instead of Bipolar transistors. MCML uses differential amplifiers to drive and receive data at high speeds using low voltages |
| Emphasis | At high line rates, the lines carrying serial data tend to behave like low-pass filters. This causes the high frequency components of the serial data to lose power more quickly than the low frequency components, distorting the signal and causing Intersymbol Interference (ISI). One way to counter this problem is to use Preemphasis or Deemphasis to shape the transmitted signal to compensate for the expected losses. |
| Receive equalization | An alternative to emphasis is Equalization, where the high frequency parts of a received signal's spectrum are amplified more than the low frequency parts, to compensate for the low-pass behavior of the line. |
| Termination impedance matching | At high line rates, the wires used to carry serial data have many of the properties of Transmission lines. One important property is that signals on the line can be distorted if the impedance of the मल्टी-गीगाबिट ट्रांसीवर at the transmitter and receiver does not match the impedance of the line. To counter this, मल्टी-गीगाबिट ट्रांससेवेर्स are typically designed to match the impedance of the wires that connect them as closely as possible. A commonly used impedance value is 100Ω (differential, roughly equivalent to 50Ω single ended impedance for each wire). |
| Phase-locked loops (PLLs) | To serialize data at high speeds, the serial clock rate must be an exact multiple of the clock for the parallel data. Most मल्टी-गीगाबिट ट्रांससेवेर्स use a PLL to multiply a reference clock running at the desired parallel rate to the required serial rate. |
| Clock data recovery (CDR) | When serial data are received, the मल्टी-गीगाबिट ट्रांसीवर must use the same serial clock that serialized the data to deserialize it. At high line rates, providing the serial clock with a separate wire is very impractical because even the slightest difference in length between the data line and the clock line can cause significant clock skew. Instead, मल्टी-गीगाबिट ट्रांससेवेर्स recover the clock signal from the data directly, using transitions in the data to adjust the rate of their local serial clock so it is locked to the rate used by the other मल्टी-गीगाबिट ट्रांसीवर. Systems that use CDR can operate over much longer distances at higher speeds than their non-CDR counterparts. |
| Encoding/decoding | The pattern of data transmitted serially between मल्टी-गीगाबिट ट्रांससेवेर्स can impact their performance.
Most communication protocols for मल्टी-गीगाबिट ट्रांससेवेर्स use a data encoding system to avoid these problems. An additional advantage of encoding is that it allows control information to be transmitted along with data. This is important for functions such as error detection, alignment, clock correction, and channel bonding. Some popular encodings are:
|
| Error detection | Most systems require some form of error detection. The most common forms of error detection in मल्टी-गीगाबिट ट्रांससेवेर्स are:
|
| Alignment | When an मल्टी-गीगाबिट ट्रांसीवर receives serial data, it needs to determine the byte boundaries of the data before it can present the data as parallel bits. This function is typically performed by an alignment block. The exact method used for alignment depends on the type of encoding used for the data:
|
| Clock correction | There is always a small frequency difference (typically ~+/-100 ppm) between reference clock sources, even if they are nominally the same frequency. As a result, in systems where each मल्टी-गीगाबिट ट्रांसीवर uses its own reference clock, each मल्टी-गीगाबिट ट्रांसीवर uses a slightly different frequency for its transmit datapath (TX), and its receive datapath (RX).
Many protocols simplify the clocking by using clock correction. In clock correction, each मल्टी-गीगाबिट ट्रांसीवर includes an asynchronous FIFO. RX data are written to the FIFO using the serial clock from the CDR, and read from the FIFO using the parallel clock from the rest of the system (the local clock), usually the same parallel clock as was used for TX. Since the CDR clock and the local clock are not exactly the same, the FIFO will eventually overflow or underflow unless it is corrected. To allow correction, each मल्टी-गीगाबिट ट्रांसीवर periodically transmits one or more special characters which the receiver is allowed to remove or replicate in the FIFO as necessary. By removing characters when the FIFO is too full, and replicating characters when the FIFO is too empty, the receiver can prevent overflow/underflow. These special characters are commonly known as SKIP. |
| Channel bonding | Many protocols combine multiple मल्टी-गीगाबिट ट्रांसीवर connections to create a single higher throughput channel (e.g. XAUI, PCI Express). Unless each of the serial connections is exactly the same length, skew between the lanes can cause data transmitted at the same time to arrive at different times.
Channel bonding allows the मल्टी-गीगाबिट ट्रांससेवेर्स to compensate for skew between multiple connections. The मल्टी-गीगाबिट ट्रांससेवेर्स all transmit a channel bonding character (or sequence of characters) simultaneously. When the sequence is received, the receiving मल्टी-गीगाबिट ट्रांससेवेर्स can determine the skew between them, then adjust the latency of FIFOs in their receive datapaths to compensate. |
| Electrical idle/out-of-band signaling | Some protocols use the absence of a differential voltage over a specified threshold value to send messages. For example, PCI Express uses Electrical Idle signals to indicate when endpoints should go in and out of low power modes. Similarly, serial ATA uses COM signals for power management. To support these features, मल्टी-गीगाबिट ट्रांससेवेर्स must include circuits capable of generating and detecting electrical idle/OOB signals on the serial lines. |
सिग्नल इंटीग्रिटी और प्रकंपन
मल्टी-गीगाबिट ट्रांसीवर के लिए उनकी उच्च लाइन दरों के कारण सिग्नल इंटीग्रिटी महत्वपूर्ण है। दिए गए हाई-स्पीड लिंक की गुणवत्ता को कनेक्शन के बिट एरर रेट (बीईआर - त्रुटि में प्राप्त बिट्स का कुल प्राप्त बिट्स का अनुपात) और प्रकंपन द्वारा विशेषता प्रदान करता है।
बीईआर और प्रकंपन पूरे मल्टी-गीगाबिट ट्रांसीवर कनेक्शन के कार्य हैं, जिसमें मल्टी-गीगाबिट ट्रांसीवर स्वयं, उनकी सीरियल लाइनें, उनकी संदर्भ घड़ियां, उनकी बिजली आपूर्ति और उनके समानांतर डेटा बनाने और उपभोग करने वाले डिजिटल सिस्टम सम्मिलित हैं। परिणामतः, मल्टी-गीगाबिट ट्रांससेवेर्स को प्रायः इस बात से मापा जाता है कि वे कितने कम आवृत्ति (जिटर ट्रांसफर/जिटर जनरेशन) को प्रसारित करते हैं, और अपने बीईआर के बहुत अधिक होने (प्रकंपन टॉलरेंस) से पहले वे कितना प्रकंपन कर सकते हैं। ये माप सामान्यतः बिट त्रुटि दर परीक्षण का उपयोग करके लिए जाते हैं, और एक दृष्टि आरेख का उपयोग करके विश्लेषण किया जाता है।
अन्य विचार
मल्टी-गीगाबिट ट्रांसीवर के लिए कुछ अन्य मेट्रिक्स सम्मिलित हैं:
- सीडीआर लॉक के नुकसान से पहले अधिकतम रन लेंथ
- बिजली की खपत
- लचीलापन (उदाहरण के लिए एकाधिक लाइन दरें, एकाधिक एन्कोडिंग)
- डिफरेंशियल स्विंग (अधिकतम डिफरेंशियल सिग्नल मल्टी-गीगाबिट ट्रांसीवर ड्राइव कर सकता है)
- रिसीवर संवेदनशीलता (न्यूनतम अंतर संकेत मल्टी-गीगाबिट ट्रांसीवर पता लगा सकता है)
- सामान्य मोड अस्वीकृति अनुपात
मल्टी-गीगाबिट ट्रांसीवर का उपयोग करने वाले प्रोटोकॉल
निम्नलिखित सीरियल प्रोटोकॉल के कार्यान्वयन में मल्टी-गीगाबिट ट्रांसीवर का उपयोग किया जाता है:
- 2.5GBASE-T और 5GBASE-T
- 10 गीगाबिट ईथरनेट
- अरोरा (प्रोटोकॉल)
- [CEI-6G]
- कॉमन पब्लिक रेडियो इंटरफेस
- फाइबर चैनल
- 10 गीगाबिट ईथरनेट
- जीपीओएन
- एचडी-एसडीआई
- कोएक्सप्रेस
- इन्फिनिबैंड
- इंटरलेकन (नेटवर्किंग)
- ओबीएसएआई
- पीसीआई एक्सप्रेस
- सीरियल संलग्न एससीएसआई | एसएएस (सीरियल अटैच एससीएसआई)
- सीरियल एटीए
- [सीरियललाइट]
- रैपिडियो
- [SFI-5]
- सोनेट/एसडीएच
- एक्सएयूआई
संदर्भ
- High Speed Digital Design, Johnson & Graham
- Signal Integrity Simplified, Bogatin
- Handbook of Digital Techniques for High Speed Design, Granberg
- Jitter
- एफपीजीए blog : using multi-gigabit transceivers to test and debug एफपीजीए
