डिज़ाइन क्लोज़र: Difference between revisions
(Created page with "{{Short description|Stage of VLSI semiconductor design workflow}} {{Use American English|date = April 2019}} {{Multiple issues| {{More citations needed|date=December 2021 }} {...") |
No edit summary |
||
| Line 5: | Line 5: | ||
{{Essay-like|date=December 2021 }} | {{Essay-like|date=December 2021 }} | ||
}} | }} | ||
डिजाइन क्लोजर डिजिटल इलेक्ट्रॉनिक [[ डिजाइन प्रवाह (ईडीए) ]] का एक हिस्सा है जिसके द्वारा डिजाइन | डिजाइन क्लोजर डिजिटल इलेक्ट्रॉनिक [[ डिजाइन प्रवाह (ईडीए) | डिजाइन ऑटोमेशन वर्कफ़्लो (ईडीए)]] का एक हिस्सा है जिसके द्वारा डिजाइन प्रतिबंधो और उद्देश्यों की बढ़ती सूची को पूरा करने के लिए एक एकीकृत परिपथ (यानी बहुत [[ बड़े पैमाने पर एकीकरण | बड़े पैमाने पर एकीकरण (वीएलएसआई)]] ) डिजाइन को इसके प्रारंभिक विवरण से संशोधित किया जाता है। | ||
आईसी डिजाइन में | आईसी(एकीकृत सर्किट) डिजाइन में प्रत्येक कदम (जैसे स्थैतिक समय विश्लेषण, [[ प्लेसमेंट (ईडीए) ]], [[ रूटिंग (ईडीए) |रूटिंग (ईडीए)]] , और इसी तरह) पहले से ही जटिल है और अक्सर अध्ययन का अपना क्षेत्र बनाता है। हालाँकि, यह आलेख समग्र डिज़ाइन बंद करने की प्रक्रिया को देखता है, जो एक चिप को उसकी प्रारंभिक डिज़ाइन स्थिति से अंतिम रूप में ले जाता है जिसमें इसकी सभी डिज़ाइन बाधाओं को पूरा किया जाता है। | ||
== परिचय == | == परिचय == | ||
हर चिप किसी की अच्छी चीज के विचार के रूप में | हर चिप किसी की अच्छी चीज के विचार के रूप में प्रारंभ होती है: <nowiki>''</nowiki>अगर हम एक ऐसा हिस्सा बना सकते हैं जो फंक्शन एक्स करता है, तो हम सभी अमीर होंगे!<nowiki>''</nowiki> एक बार अवधारणा स्थापित हो जाने के बाद, विपणन से कोई व्यक्ति कहता है कि <nowiki>''</nowiki>इस चिप को लाभप्रद बनाने के लिए, इसकी लागत $C होनी चाहिए और आवृत्ति F पर चलना चाहिए।<nowiki>''</nowiki> निर्माण से कोई कहता है कि इस चिप के लक्ष्यों को पूरा करने के लिए, इसकी Y% की उपज होनी चाहिए। पैकेजिंग से कोई कहता है, "इसे पी पैकेज में फिट होना चाहिए और डब्ल्यू वाट से अधिक नहीं होना चाहिए।" आखिरकार, टीम उन सभी बाधाओं और उद्देश्यों की एक विस्तृत सूची तैयार करती है, जिन्हें उन्हें एक ऐसे उत्पाद के निर्माण के लिए पूरा करना चाहिए, जिससे लाभप्रद रूप से इसे बेचा जा सके। प्रबंधन तब एक डिज़ाइन टीम बनाता है, जिसमें चिप आर्किटेक्ट, लॉजिक डिज़ाइनर, फंक्शनल वेरिफिकेशन इंजीनियर, फिजिकल डिज़ाइनर और टाइमिंग इंजीनियर शामिल होते हैं, और उन्हें विशिष्टताओं के लिए एक चिप बनाने के लिए प्रदान करता है। | ||
=== बाधाएं बनाम उद्देश्य === | === बाधाएं बनाम उद्देश्य === | ||
बाधाओं और उद्देश्यों के बीच का अंतर सीधा है: एक बाधा एक डिजाइन लक्ष्य है जिसे डिजाइन के सफल होने के लिए पूरा किया जाना चाहिए।<ref>Ralph, P., and Wand, Y. A Proposal for a Formal Definition of the Design Concept. In, Lyytinen, K., Loucopoulos, P., [[John Mylopoulos|Mylopoulos, J.]], and Robinson, W., (eds.), Design Requirements Engineering: A Ten-Year Perspective: Springer-Verlag, 2009, pp. 103-136</ref> उदाहरण के लिए, एक चिप को एक विशिष्ट आवृत्ति पर चलाने की आवश्यकता हो सकती है ताकि यह सिस्टम में अन्य घटकों के साथ इंटरफेस कर सके। इसके विपरीत, एक उद्देश्य एक डिज़ाइन लक्ष्य होता है जहाँ अधिक | बाधाओं और उद्देश्यों के बीच का अंतर सीधा है: एक बाधा एक डिजाइन लक्ष्य है जिसे डिजाइन के सफल होने के लिए पूरा किया जाना चाहिए।<ref>Ralph, P., and Wand, Y. A Proposal for a Formal Definition of the Design Concept. In, Lyytinen, K., Loucopoulos, P., [[John Mylopoulos|Mylopoulos, J.]], and Robinson, W., (eds.), Design Requirements Engineering: A Ten-Year Perspective: Springer-Verlag, 2009, pp. 103-136</ref> उदाहरण के लिए, एक चिप को एक विशिष्ट आवृत्ति पर चलाने की आवश्यकता हो सकती है ताकि यह सिस्टम में अन्य घटकों के साथ इंटरफेस कर सके। इसके विपरीत, एक उद्देश्य एक डिज़ाइन लक्ष्य होता है जहाँ अधिक(या कम) बेहतर है। उदाहरण के लिए, उपज आम तौर पर एक उद्देश्य है, जिसे कम विनिर्माण लागत के लिए अधिकतम किया जाता है। डिजाइन बंद करने के प्रयोजनों के लिए, बाधाओं और उद्देश्यों के बीच का अंतर महत्वपूर्ण नहीं है; यह लेख शब्दों का परस्पर उपयोग करता है। | ||
(या कम) बेहतर है। उदाहरण के लिए, उपज आम तौर पर एक उद्देश्य है, जिसे कम विनिर्माण लागत के लिए अधिकतम किया जाता है। डिजाइन बंद करने के प्रयोजनों के लिए, बाधाओं और उद्देश्यों के बीच का अंतर महत्वपूर्ण नहीं है; यह लेख शब्दों का परस्पर उपयोग करता है। | |||
== डिजाइन क्लोजर फ्लो का विकास == | == डिजाइन क्लोजर फ्लो का विकास == | ||
चिप डिजाइन करना बहुत आसान काम हुआ करता था। वीएलएसआई के शुरुआती दिनों में, एक चिप में कुछ हज़ार लॉजिक सर्किट होते थे जो कुछ मेगाहर्ट्ज की गति पर एक साधारण कार्य करते थे। डिजाइन बंद करना सरल था: यदि सभी आवश्यक सर्किट और तार फिट होते हैं, तो चिप वांछित कार्य करेगा। | चिप को डिजाइन करना बहुत आसान काम हुआ करता था। वीएलएसआई के शुरुआती दिनों में, एक चिप में कुछ हज़ार लॉजिक सर्किट(परिपथ) होते थे, जो कुछ मेगाहर्ट्ज की गति पर एक साधारण कार्य करते थे। लेकिन डिजाइन बंद करना सरल था: यदि सभी आवश्यक सर्किट और तार<nowiki>''</nowiki> फिट<nowiki>''</nowiki> होते हैं, तो चिप वांछित रूप से कार्य करेगा। | ||
आधुनिक डिजाइन बंद होने से परिमाण के आदेश अधिक जटिल हो गए हैं। आधुनिक लॉजिक चिप्स में कई की गति से स्विच करने वाले दसियों से लाखों लॉजिक तत्व हो सकते हैं | आधुनिक डिजाइन बंद होने से परिमाण के आदेश अधिक जटिल हो गए हैं। आधुनिक लॉजिक चिप्स में कई गीगाहर्टज की गति से स्विच करने वाले दसियों से लाखों लॉजिक तत्व हो सकते हैं | ||
== संदर्भ | यह सुधार '''''<nowiki/>'मूर'''''' के प्रौद्योगिकी के विस्तार के नियम से प्रेरित है, और इन्होंने कई नए डिजाइन विचार प्रस्तुत किए हैं। नतीजतन, एक आधुनिक वीएलएसआई डिजाइनर का प्रदर्शन, शक्ति, सिग्नल अखंडता, विश्वसनीयता और उपज सहित दर्जनों डिजाइन बाधाओं और उद्देश्यों की सूची के खिलाफ एक चिप के प्रदर्शन पर विचार करना चाहिए। बाधाओं की इस बढ़ती सूची के जवाब में, डिजाइन क्लोजर प्रवाह कार्यों की एक सरल रैखिक सूची से एक बहुत ही जटिल, अत्यधिक पुनरावृत्त प्रवाह जैसे निम्न सरलीकृत एएसआईसी (अनुप्रयोग विशिष्ट एकीकृत सर्किट) डिजाइन प्रवाह में विकसित हुआ है: | ||
== संदर्भ एएसआईसी डिजाइन प्रवाह == | |||
*अवधारणा चरण: एक चिप के कार्यात्मक उद्देश्य और वास्तुकला विकसित की जाती है। | *अवधारणा चरण: एक चिप के कार्यात्मक उद्देश्य और वास्तुकला विकसित की जाती है। | ||
*लॉजिक डिज़ाइन: आर्किटेक्चर को रजिस्टर ट्रांसफर लेवल ( | *लॉजिक डिज़ाइन: आर्किटेक्चर को रजिस्टर ट्रांसफर लेवल (आरटीएल) भाषा में लागू किया जाता है, फिर यह सत्यापित करने के लिए सिम्युलेटेड किया जाता है कि यह वांछित कार्य करता है। इसमें [[ कार्यात्मक सत्यापन | कार्यात्मक सत्यापन]] शामिल है। | ||
*फ्लोरप्लानिंग: चिप का आरटीएल चिप के सकल क्षेत्रों को सौंपा गया है, इनपुट/आउटपुट (आई/ओ) पिन असाइन किए गए हैं और बड़ी वस्तुएं (सरणी, कोर, आदि) रखी गई हैं। | *फ्लोरप्लानिंग: चिप का आरटीएल चिप के सकल क्षेत्रों को सौंपा गया है, इनपुट/आउटपुट (आई/ओ) पिन असाइन किए गए हैं और बड़ी वस्तुएं (सरणी, कोर, आदि) रखी गई हैं। | ||
*[[ तर्क संश्लेषण ]]: चिप की लक्ष्य प्रौद्योगिकी में | *[[ तर्क संश्लेषण | तर्क संश्लेषण]] :आरटीएल को चिप की लक्ष्य प्रौद्योगिकी में गेट-स्तरीय नेटलिस्ट में मैप किया जाता है। | ||
* टेस्टेबिलिटी के लिए डिज़ाइन: स्कैन चेन जैसी परीक्षण संरचनाएं डाली जाती हैं। | * टेस्टेबिलिटी के लिए डिज़ाइन: स्कैन चेन जैसी परीक्षण संरचनाएं डाली जाती हैं। | ||
*प्लेसमेंट (ईडीए): नेटलिस्ट में गेट चिप पर गैर-अतिव्यापी स्थानों के लिए असाइन किए गए हैं। | *प्लेसमेंट (ईडीए): नेटलिस्ट में गेट चिप पर गैर-अतिव्यापी स्थानों के लिए असाइन किए गए हैं। | ||
*तर्क/नियुक्ति शोधन: प्रदर्शन और शक्ति बाधाओं को बंद करने के लिए पुनरावृत्त तार्किक और प्लेसमेंट परिवर्तन। | *तर्क/नियुक्ति शोधन: प्रदर्शन और शक्ति बाधाओं को बंद करने के लिए पुनरावृत्त तार्किक और प्लेसमेंट परिवर्तन। | ||
*[[ घड़ी वितरण नेटवर्क ]]: संतुलित | *[[ घड़ी वितरण नेटवर्क | घड़ी वितरण नेटवर्क]] : संतुलित बफर क्लॉक ट्री को डिजाइन में पेश किया गया है। | ||
*रूटिंग (ईडीए): नेटलिस्ट में फाटकों को जोड़ने वाले तार जोड़े जाते हैं। | *रूटिंग (ईडीए): नेटलिस्ट में फाटकों को जोड़ने वाले तार जोड़े जाते हैं। | ||
*पोस्टवायरिंग अनुकूलन: शेष प्रदर्शन, शोर और उपज उल्लंघन हटा दिए जाते हैं। | *पोस्टवायरिंग अनुकूलन: शेष प्रदर्शन, शोर और उपज उल्लंघन हटा दिए जाते हैं। | ||
* निर्माण के लिए डिजाइन (आईसी): डिजाइन को संशोधित किया जाता है, जहां संभव हो, इसे उत्पादन के लिए जितना संभव हो उतना आसान बनाने के लिए। | * निर्माण के लिए डिजाइन (आईसी): डिजाइन को संशोधित किया जाता है, जहां संभव हो, इसे उत्पादन के लिए जितना संभव हो उतना आसान बनाने के लिए। | ||
*[[ साइनऑफ़ (ईडीए) ]]: चूंकि त्रुटियां महंगी हैं, समय लगता है और उन्हें पहचानना मुश्किल है, इसलिए व्यापक त्रुटि जांच नियम | *[[ साइनऑफ़ (ईडीए) | साइनऑफ़ (ईडीए)]] : चूंकि त्रुटियां महंगी हैं, समय लगता है और उन्हें पहचानना मुश्किल है, इसलिए व्यापक त्रुटि जांच नियम यह सुनिश्चित करता है की तर्क के लिए मानचित्रण सही ढंग से किया गया था या नहीं और यह जाँचना की निर्माण नियमों का पालन ईमानदारी से किया गया था। | ||
*[[ रकम गंवाना; मर जाना | *[[ रकम गंवाना; मर जाना | टेपआउट और मास्क जनरेशन:]] मास्क डेटा तैयार करने में डिज़ाइन डेटा को [[ फोटोमास्क | फोटोमास्क]] में बदल दिया जाता है। | ||
== डिजाइन बाधाओं का विकास == | == डिजाइन बाधाओं का विकास == | ||
प्रवाह का उद्देश्य अवधारणा चरण से कार्यशील चिप तक एक डिजाइन लेना है। प्रवाह की जटिलता डिजाइन क्लोजर बाधाओं की सूची के जोड़ और विकास का प्रत्यक्ष परिणाम है। इस विकास को समझने के लिए एक डिजाइन बाधा के जीवन चक्र को समझना महत्वपूर्ण है। सामान्य तौर पर, डिजाइन बाधाएं निम्नलिखित पांच-चरण विकास के माध्यम से डिजाइन प्रवाह को प्रभावित करती हैं: | प्रवाह का उद्देश्य अवधारणा चरण से कार्यशील चिप तक एक डिजाइन लेना है। प्रवाह की जटिलता डिजाइन क्लोजर बाधाओं की सूची के जोड़ और विकास का प्रत्यक्ष परिणाम है। इस विकास को समझने के लिए एक डिजाइन बाधा के जीवन चक्र को समझना महत्वपूर्ण है। सामान्य तौर पर, डिजाइन बाधाएं निम्नलिखित पांच-चरण विकास के माध्यम से डिजाइन प्रवाह को प्रभावित करती हैं: | ||
*शुरुआती चेतावनियां: चिप की समस्या शुरू होने से पहले, शिक्षाविद और उद्योग के दूरदर्शी कुछ नए प्रौद्योगिकी प्रभाव के भविष्य के प्रभाव के बारे में गंभीर भविष्यवाणियां करते हैं। | *शुरुआती चेतावनियां: चिप की समस्या शुरू होने से पहले, शिक्षाविद और उद्योग के दूरदर्शी कुछ नए प्रौद्योगिकी प्रभाव के भविष्य के प्रभाव के बारे में गंभीर भविष्यवाणियां करते हैं। | ||
*हार्डवेयर समस्याएँ: नए प्रभाव के कारण क्षेत्र में छिटपुट हार्डवेयर विफलताएँ दिखाई देने लगती हैं। चिप को काम करने के लिए | *हार्डवेयर समस्याएँ: नए प्रभाव के कारण क्षेत्र में छिटपुट हार्डवेयर विफलताएँ दिखाई देने लगती हैं। चिप को काम करने के लिए निर्माण के बाद नया स्वरूप और हार्डवेयर फिर से घूमने की आवश्यकता होती है। | ||
*परीक्षण और त्रुटि: प्रभाव पर प्रतिबंध तैयार किए जाते हैं और पोस्टडिज़ाइन जाँच को चलाने के लिए उपयोग किए जाते हैं। बाधा का उल्लंघन मैन्युअल रूप से तय किया जाता है। | *परीक्षण और त्रुटि: प्रभाव पर प्रतिबंध तैयार किए जाते हैं और पोस्टडिज़ाइन जाँच को चलाने के लिए उपयोग किए जाते हैं। बाधा का उल्लंघन मैन्युअल रूप से तय किया जाता है। | ||
*ढूंढें और मरम्मत करें: बड़ी संख्या में बाधाओं के उल्लंघन के कारण स्वचालित पोस्ट-डिज़ाइन विश्लेषण और मरम्मत प्रवाह का निर्माण होता है। | *ढूंढें और मरम्मत करें: बड़ी संख्या में बाधाओं के उल्लंघन के कारण स्वचालित पोस्ट-डिज़ाइन विश्लेषण और मरम्मत प्रवाह का निर्माण होता है। | ||
*भविष्यवाणी करें और रोकें: प्रभाव की भविष्यवाणी के अनुमानों का उपयोग करके प्रवाह में बाधा जांच पहले चलती है। बाधा के उल्लंघन को रोकने के लिए ये ड्राइव | *भविष्यवाणी करें और रोकें: प्रभाव की भविष्यवाणी के अनुमानों का उपयोग करके प्रवाह में बाधा जांच पहले चलती है। बाधा के उल्लंघन को रोकने के लिए ये ड्राइव अनुकूल है। | ||
इस विकास का एक अच्छा उदाहरण सिग्नल एकीकृत प्रतिबंध में पाया जा सकता है। 1990 के दशक के मध्य में (180 एनएम नोड) मे, उद्योग के दूरदर्शी चिप्स केविफल होने से बहुत पहले युग्मन शोर के आसन्न खतरों का वर्णन कर रहे थे। | |||
1990 के दशक के मध्य तक, उन्नत माइक्रोप्रोसेसर डिजाइनों में शोर की समस्या उत्पन्न हो रही थी। | |||
2000 तक, स्वचालित शोर विश्लेषण उपकरण उपलब्ध थे और मैन्युअल फिक्स-अप को निर्देशित करने के लिए उपयोग किए जाते थे। प्रवाह द्वारा पहचाने गए विश्लेषण उपकरणों द्वारा पहचानी गई शोर समस्याओं की संख्या बहुत अधिक हो गई। मैन्युअल रूप से ठीक करने के लिए सीएडी कंपनियों ने शोर से बचाव के प्रवाह को विकसित किया जो वर्तमान में उद्योग में उपयोग मे है। | |||
2000 तक, स्वचालित शोर विश्लेषण उपकरण उपलब्ध थे और मैन्युअल फिक्स-अप को निर्देशित करने के लिए उपयोग किए जाते थे। | |||
प्रवाह द्वारा पहचाने गए विश्लेषण उपकरणों द्वारा पहचानी गई शोर समस्याओं की संख्या बहुत अधिक हो | |||
मैन्युअल रूप से ठीक करने के | |||
उद्योग में | |||
किसी भी समय, डिजाइन प्रवाह में बाधाएं उनके जीवन चक्र के विभिन्न चरणों में होती हैं। | किसी भी समय, डिजाइन प्रवाह में बाधाएं उनके जीवन चक्र के विभिन्न चरणों में होती हैं। इस लेखन के समय, उदाहरण के लिए, प्रदर्शन अनुकूलन सबसे परिपक्व है और समय-संचालित डिजाइन प्रवाह के व्यापक उपयोग के साथ पाँचवे चरण मे अच्छी तरह है । शक्ति और दोष-उन्मुख उपज अनुकूलन चौथे चरण में है; बिजली आपूर्ति अखंडता, एक प्रकार की शोर बाधा, तीसरे चरण में है; सर्किट-सीमित उपज अनुकूलन दूसरे चरण में है, आदि। पहले चरण की आसन्न बाधाओं की एक सूची[[ अर्धचालकों के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप | अर्धचालकों के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप]] (आईटीआरएस) 15-वर्षीय दृष्टिकोण प्रौद्योगिकी रोडमैप में संकट हमेशा पाए जा सकते हैं। | ||
इस लेखन | |||
समय-संचालित डिजाइन प्रवाह के व्यापक उपयोग के साथ | |||
चौथे चरण में है; बिजली आपूर्ति अखंडता, एक प्रकार की शोर बाधा, तीसरे चरण में है; | |||
सर्किट-सीमित उपज अनुकूलन दूसरे चरण में है, आदि। पहले चरण की आसन्न बाधाओं की एक सूची | |||
[[ अर्धचालकों के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप ]] (आईटीआरएस) 15-वर्षीय दृष्टिकोण प्रौद्योगिकी रोडमैप में संकट हमेशा पाए जा सकते हैं। | |||
डिजाइन प्रवाह में एक बाधा के रूप में परिपक्व होने के कारण, यह प्रवाह के अंत से शुरुआत तक अपने तरीके से काम करता है। | डिजाइन प्रवाह में एक बाधा के रूप में परिपक्व होने के कारण, यह प्रवाह के अंत से शुरुआत तक अपने तरीके से काम करता है। जैसा कि यह करता है, यह जटिलता में भी वृद्धि करता है और इस हद तक कि यह अन्य बाधाओं के साथ संघर्ष करता है। डिजाइन के मूल विरोधाभासों में से एक के कारण प्रवाह में बाधाएं बढ़ती हैं: सटीकता बनाम प्रभाव। विशेष रूप से, डिज़ाइन प्रवाह में जितनी जल्दी एक बाधा को संबोधित किया जाता है, बाधा को दूर करने क लिए उतना ही अधिक लचीलापन होता है। विडंबना यह है कि पहले वाला डिज़ाइन प्रवाह में होता है, अनुपालन की भविष्यवाणी करना उतना ही कठिन होता है।उदाहरण के लिए, एक तर्क फ़ंक्शन को पाइपलाइन करने के लिए एक वास्तुशिल्प निर्णय का कुल चिप प्रदर्शन पर पोस्टरूटिंग फिक्सअप की तुलना मे अधिक प्रभाव हो सकता है साथ ही, सटीक चिप लॉजिक को संश्लेषित करने से पहले इस तरह के बदलाव का प्रदर्शन प्रभाव की सटीक भविष्यवाणी करना , अकेले रखा या रूट किया गया, बहुत है। इस विरोधाभास ने कई तरह से डिजाइन क्लोजर फ्लो के विकास को आकार दिया है। सबसे पहले, इसकी आवश्यकता हैकि डिजाइन प्रवाह अब असतत चरणों के एक रैखिक सेट से बना नहीं है। वीएलएसआई के शुरुआती चरणों में यह था डिजाइन को असतत चरणों में तोड़ने के लिए पर्याप्त है, अर्थात, पहले तर्क संश्लेषण करें, फिर प्लेसमेंट करें, फिर रूटिंग करे। जैसे-जैसे डिजाइन क्लोजर बाधाओं की संख्या और जटिलता बढ़ी है, रैखिक डिजाइन प्रवाह भी नीचे गिरा है। अतीत में यदि रूटिंग के बाद बहुत अधिक समय की कमी का उल्लंघन था, तो यह था, लूप बैक करने के लिए आवश्यक है, टूल सेटिंग्स को थोड़ा संशोधित करें, और पिछले प्लेसमेंट चरणों को फिर से निष्पादित करना आवश्यक था । इस प्रकार की लूपिंग दोनों समय लेने वाली है और अभिसरण की गारंटी देने मे असमर्थ है, और केवल एक बाधा उल्लंघन को ठीक करने के लिए प्रवाह मे वापस लूप करना संभव है, यह पता लगाने के लिए की सुधार ने एक और असंबंधित उल्लंघन को प्रेरित किया। | ||
जैसा कि यह करता है, यह जटिलता में भी वृद्धि करता है और इस हद तक कि यह अन्य बाधाओं के साथ संघर्ष करता है। | |||
डिजाइन के मूल विरोधाभासों में से एक के कारण प्रवाह में बाधाएं बढ़ती हैं: सटीकता बनाम | |||
प्रभाव। विशेष रूप से, डिज़ाइन प्रवाह में जितनी जल्दी एक बाधा को संबोधित किया जाता है, उतना ही अधिक लचीलापन होता | |||
चिप लॉजिक को संश्लेषित करने से पहले इस तरह के बदलाव का प्रदर्शन प्रभाव, अकेले रखा या रूट किया गया, बहुत | |||
डिजाइन को असतत चरणों में तोड़ने के लिए पर्याप्त है, अर्थात, पहले तर्क संश्लेषण करें, फिर प्लेसमेंट करें, फिर | |||
लूप बैक करने के लिए आवश्यक है, टूल सेटिंग्स को थोड़ा संशोधित करें, और पिछले प्लेसमेंट चरणों को फिर से निष्पादित | |||
पता | |||
== यह भी देखें == | == यह भी देखें == | ||
Revision as of 15:06, 20 October 2022
 | This article has multiple issues. Please help improve it or discuss these issues on the talk page. (Learn how and when to remove these template messages)
(Learn how and when to remove this template message)
|
डिजाइन क्लोजर डिजिटल इलेक्ट्रॉनिक डिजाइन ऑटोमेशन वर्कफ़्लो (ईडीए) का एक हिस्सा है जिसके द्वारा डिजाइन प्रतिबंधो और उद्देश्यों की बढ़ती सूची को पूरा करने के लिए एक एकीकृत परिपथ (यानी बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई) ) डिजाइन को इसके प्रारंभिक विवरण से संशोधित किया जाता है।
आईसी(एकीकृत सर्किट) डिजाइन में प्रत्येक कदम (जैसे स्थैतिक समय विश्लेषण, प्लेसमेंट (ईडीए) , रूटिंग (ईडीए) , और इसी तरह) पहले से ही जटिल है और अक्सर अध्ययन का अपना क्षेत्र बनाता है। हालाँकि, यह आलेख समग्र डिज़ाइन बंद करने की प्रक्रिया को देखता है, जो एक चिप को उसकी प्रारंभिक डिज़ाइन स्थिति से अंतिम रूप में ले जाता है जिसमें इसकी सभी डिज़ाइन बाधाओं को पूरा किया जाता है।
परिचय
हर चिप किसी की अच्छी चीज के विचार के रूप में प्रारंभ होती है: ''अगर हम एक ऐसा हिस्सा बना सकते हैं जो फंक्शन एक्स करता है, तो हम सभी अमीर होंगे!'' एक बार अवधारणा स्थापित हो जाने के बाद, विपणन से कोई व्यक्ति कहता है कि ''इस चिप को लाभप्रद बनाने के लिए, इसकी लागत $C होनी चाहिए और आवृत्ति F पर चलना चाहिए।'' निर्माण से कोई कहता है कि इस चिप के लक्ष्यों को पूरा करने के लिए, इसकी Y% की उपज होनी चाहिए। पैकेजिंग से कोई कहता है, "इसे पी पैकेज में फिट होना चाहिए और डब्ल्यू वाट से अधिक नहीं होना चाहिए।" आखिरकार, टीम उन सभी बाधाओं और उद्देश्यों की एक विस्तृत सूची तैयार करती है, जिन्हें उन्हें एक ऐसे उत्पाद के निर्माण के लिए पूरा करना चाहिए, जिससे लाभप्रद रूप से इसे बेचा जा सके। प्रबंधन तब एक डिज़ाइन टीम बनाता है, जिसमें चिप आर्किटेक्ट, लॉजिक डिज़ाइनर, फंक्शनल वेरिफिकेशन इंजीनियर, फिजिकल डिज़ाइनर और टाइमिंग इंजीनियर शामिल होते हैं, और उन्हें विशिष्टताओं के लिए एक चिप बनाने के लिए प्रदान करता है।
बाधाएं बनाम उद्देश्य
बाधाओं और उद्देश्यों के बीच का अंतर सीधा है: एक बाधा एक डिजाइन लक्ष्य है जिसे डिजाइन के सफल होने के लिए पूरा किया जाना चाहिए।[1] उदाहरण के लिए, एक चिप को एक विशिष्ट आवृत्ति पर चलाने की आवश्यकता हो सकती है ताकि यह सिस्टम में अन्य घटकों के साथ इंटरफेस कर सके। इसके विपरीत, एक उद्देश्य एक डिज़ाइन लक्ष्य होता है जहाँ अधिक(या कम) बेहतर है। उदाहरण के लिए, उपज आम तौर पर एक उद्देश्य है, जिसे कम विनिर्माण लागत के लिए अधिकतम किया जाता है। डिजाइन बंद करने के प्रयोजनों के लिए, बाधाओं और उद्देश्यों के बीच का अंतर महत्वपूर्ण नहीं है; यह लेख शब्दों का परस्पर उपयोग करता है।
डिजाइन क्लोजर फ्लो का विकास
चिप को डिजाइन करना बहुत आसान काम हुआ करता था। वीएलएसआई के शुरुआती दिनों में, एक चिप में कुछ हज़ार लॉजिक सर्किट(परिपथ) होते थे, जो कुछ मेगाहर्ट्ज की गति पर एक साधारण कार्य करते थे। लेकिन डिजाइन बंद करना सरल था: यदि सभी आवश्यक सर्किट और तार'' फिट'' होते हैं, तो चिप वांछित रूप से कार्य करेगा।
आधुनिक डिजाइन बंद होने से परिमाण के आदेश अधिक जटिल हो गए हैं। आधुनिक लॉजिक चिप्स में कई गीगाहर्टज की गति से स्विच करने वाले दसियों से लाखों लॉजिक तत्व हो सकते हैं
यह सुधार 'मूर' के प्रौद्योगिकी के विस्तार के नियम से प्रेरित है, और इन्होंने कई नए डिजाइन विचार प्रस्तुत किए हैं। नतीजतन, एक आधुनिक वीएलएसआई डिजाइनर का प्रदर्शन, शक्ति, सिग्नल अखंडता, विश्वसनीयता और उपज सहित दर्जनों डिजाइन बाधाओं और उद्देश्यों की सूची के खिलाफ एक चिप के प्रदर्शन पर विचार करना चाहिए। बाधाओं की इस बढ़ती सूची के जवाब में, डिजाइन क्लोजर प्रवाह कार्यों की एक सरल रैखिक सूची से एक बहुत ही जटिल, अत्यधिक पुनरावृत्त प्रवाह जैसे निम्न सरलीकृत एएसआईसी (अनुप्रयोग विशिष्ट एकीकृत सर्किट) डिजाइन प्रवाह में विकसित हुआ है:
संदर्भ एएसआईसी डिजाइन प्रवाह
- अवधारणा चरण: एक चिप के कार्यात्मक उद्देश्य और वास्तुकला विकसित की जाती है।
- लॉजिक डिज़ाइन: आर्किटेक्चर को रजिस्टर ट्रांसफर लेवल (आरटीएल) भाषा में लागू किया जाता है, फिर यह सत्यापित करने के लिए सिम्युलेटेड किया जाता है कि यह वांछित कार्य करता है। इसमें कार्यात्मक सत्यापन शामिल है।
- फ्लोरप्लानिंग: चिप का आरटीएल चिप के सकल क्षेत्रों को सौंपा गया है, इनपुट/आउटपुट (आई/ओ) पिन असाइन किए गए हैं और बड़ी वस्तुएं (सरणी, कोर, आदि) रखी गई हैं।
- तर्क संश्लेषण :आरटीएल को चिप की लक्ष्य प्रौद्योगिकी में गेट-स्तरीय नेटलिस्ट में मैप किया जाता है।
- टेस्टेबिलिटी के लिए डिज़ाइन: स्कैन चेन जैसी परीक्षण संरचनाएं डाली जाती हैं।
- प्लेसमेंट (ईडीए): नेटलिस्ट में गेट चिप पर गैर-अतिव्यापी स्थानों के लिए असाइन किए गए हैं।
- तर्क/नियुक्ति शोधन: प्रदर्शन और शक्ति बाधाओं को बंद करने के लिए पुनरावृत्त तार्किक और प्लेसमेंट परिवर्तन।
- घड़ी वितरण नेटवर्क : संतुलित बफर क्लॉक ट्री को डिजाइन में पेश किया गया है।
- रूटिंग (ईडीए): नेटलिस्ट में फाटकों को जोड़ने वाले तार जोड़े जाते हैं।
- पोस्टवायरिंग अनुकूलन: शेष प्रदर्शन, शोर और उपज उल्लंघन हटा दिए जाते हैं।
- निर्माण के लिए डिजाइन (आईसी): डिजाइन को संशोधित किया जाता है, जहां संभव हो, इसे उत्पादन के लिए जितना संभव हो उतना आसान बनाने के लिए।
- साइनऑफ़ (ईडीए) : चूंकि त्रुटियां महंगी हैं, समय लगता है और उन्हें पहचानना मुश्किल है, इसलिए व्यापक त्रुटि जांच नियम यह सुनिश्चित करता है की तर्क के लिए मानचित्रण सही ढंग से किया गया था या नहीं और यह जाँचना की निर्माण नियमों का पालन ईमानदारी से किया गया था।
- टेपआउट और मास्क जनरेशन: मास्क डेटा तैयार करने में डिज़ाइन डेटा को फोटोमास्क में बदल दिया जाता है।
डिजाइन बाधाओं का विकास
प्रवाह का उद्देश्य अवधारणा चरण से कार्यशील चिप तक एक डिजाइन लेना है। प्रवाह की जटिलता डिजाइन क्लोजर बाधाओं की सूची के जोड़ और विकास का प्रत्यक्ष परिणाम है। इस विकास को समझने के लिए एक डिजाइन बाधा के जीवन चक्र को समझना महत्वपूर्ण है। सामान्य तौर पर, डिजाइन बाधाएं निम्नलिखित पांच-चरण विकास के माध्यम से डिजाइन प्रवाह को प्रभावित करती हैं:
- शुरुआती चेतावनियां: चिप की समस्या शुरू होने से पहले, शिक्षाविद और उद्योग के दूरदर्शी कुछ नए प्रौद्योगिकी प्रभाव के भविष्य के प्रभाव के बारे में गंभीर भविष्यवाणियां करते हैं।
- हार्डवेयर समस्याएँ: नए प्रभाव के कारण क्षेत्र में छिटपुट हार्डवेयर विफलताएँ दिखाई देने लगती हैं। चिप को काम करने के लिए निर्माण के बाद नया स्वरूप और हार्डवेयर फिर से घूमने की आवश्यकता होती है।
- परीक्षण और त्रुटि: प्रभाव पर प्रतिबंध तैयार किए जाते हैं और पोस्टडिज़ाइन जाँच को चलाने के लिए उपयोग किए जाते हैं। बाधा का उल्लंघन मैन्युअल रूप से तय किया जाता है।
- ढूंढें और मरम्मत करें: बड़ी संख्या में बाधाओं के उल्लंघन के कारण स्वचालित पोस्ट-डिज़ाइन विश्लेषण और मरम्मत प्रवाह का निर्माण होता है।
- भविष्यवाणी करें और रोकें: प्रभाव की भविष्यवाणी के अनुमानों का उपयोग करके प्रवाह में बाधा जांच पहले चलती है। बाधा के उल्लंघन को रोकने के लिए ये ड्राइव अनुकूल है।
इस विकास का एक अच्छा उदाहरण सिग्नल एकीकृत प्रतिबंध में पाया जा सकता है। 1990 के दशक के मध्य में (180 एनएम नोड) मे, उद्योग के दूरदर्शी चिप्स केविफल होने से बहुत पहले युग्मन शोर के आसन्न खतरों का वर्णन कर रहे थे।
1990 के दशक के मध्य तक, उन्नत माइक्रोप्रोसेसर डिजाइनों में शोर की समस्या उत्पन्न हो रही थी।
2000 तक, स्वचालित शोर विश्लेषण उपकरण उपलब्ध थे और मैन्युअल फिक्स-अप को निर्देशित करने के लिए उपयोग किए जाते थे। प्रवाह द्वारा पहचाने गए विश्लेषण उपकरणों द्वारा पहचानी गई शोर समस्याओं की संख्या बहुत अधिक हो गई। मैन्युअल रूप से ठीक करने के लिए सीएडी कंपनियों ने शोर से बचाव के प्रवाह को विकसित किया जो वर्तमान में उद्योग में उपयोग मे है।
किसी भी समय, डिजाइन प्रवाह में बाधाएं उनके जीवन चक्र के विभिन्न चरणों में होती हैं। इस लेखन के समय, उदाहरण के लिए, प्रदर्शन अनुकूलन सबसे परिपक्व है और समय-संचालित डिजाइन प्रवाह के व्यापक उपयोग के साथ पाँचवे चरण मे अच्छी तरह है । शक्ति और दोष-उन्मुख उपज अनुकूलन चौथे चरण में है; बिजली आपूर्ति अखंडता, एक प्रकार की शोर बाधा, तीसरे चरण में है; सर्किट-सीमित उपज अनुकूलन दूसरे चरण में है, आदि। पहले चरण की आसन्न बाधाओं की एक सूची अर्धचालकों के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप (आईटीआरएस) 15-वर्षीय दृष्टिकोण प्रौद्योगिकी रोडमैप में संकट हमेशा पाए जा सकते हैं।
डिजाइन प्रवाह में एक बाधा के रूप में परिपक्व होने के कारण, यह प्रवाह के अंत से शुरुआत तक अपने तरीके से काम करता है। जैसा कि यह करता है, यह जटिलता में भी वृद्धि करता है और इस हद तक कि यह अन्य बाधाओं के साथ संघर्ष करता है। डिजाइन के मूल विरोधाभासों में से एक के कारण प्रवाह में बाधाएं बढ़ती हैं: सटीकता बनाम प्रभाव। विशेष रूप से, डिज़ाइन प्रवाह में जितनी जल्दी एक बाधा को संबोधित किया जाता है, बाधा को दूर करने क लिए उतना ही अधिक लचीलापन होता है। विडंबना यह है कि पहले वाला डिज़ाइन प्रवाह में होता है, अनुपालन की भविष्यवाणी करना उतना ही कठिन होता है।उदाहरण के लिए, एक तर्क फ़ंक्शन को पाइपलाइन करने के लिए एक वास्तुशिल्प निर्णय का कुल चिप प्रदर्शन पर पोस्टरूटिंग फिक्सअप की तुलना मे अधिक प्रभाव हो सकता है साथ ही, सटीक चिप लॉजिक को संश्लेषित करने से पहले इस तरह के बदलाव का प्रदर्शन प्रभाव की सटीक भविष्यवाणी करना , अकेले रखा या रूट किया गया, बहुत है। इस विरोधाभास ने कई तरह से डिजाइन क्लोजर फ्लो के विकास को आकार दिया है। सबसे पहले, इसकी आवश्यकता हैकि डिजाइन प्रवाह अब असतत चरणों के एक रैखिक सेट से बना नहीं है। वीएलएसआई के शुरुआती चरणों में यह था डिजाइन को असतत चरणों में तोड़ने के लिए पर्याप्त है, अर्थात, पहले तर्क संश्लेषण करें, फिर प्लेसमेंट करें, फिर रूटिंग करे। जैसे-जैसे डिजाइन क्लोजर बाधाओं की संख्या और जटिलता बढ़ी है, रैखिक डिजाइन प्रवाह भी नीचे गिरा है। अतीत में यदि रूटिंग के बाद बहुत अधिक समय की कमी का उल्लंघन था, तो यह था, लूप बैक करने के लिए आवश्यक है, टूल सेटिंग्स को थोड़ा संशोधित करें, और पिछले प्लेसमेंट चरणों को फिर से निष्पादित करना आवश्यक था । इस प्रकार की लूपिंग दोनों समय लेने वाली है और अभिसरण की गारंटी देने मे असमर्थ है, और केवल एक बाधा उल्लंघन को ठीक करने के लिए प्रवाह मे वापस लूप करना संभव है, यह पता लगाने के लिए की सुधार ने एक और असंबंधित उल्लंघन को प्रेरित किया।
यह भी देखें
- समय समाप्ति
- इलेक्ट्रॉनिक डिजाइन स्वचालन
- डिजाइन प्रवाह (ईडीए)
- एकीकृत सर्किट डिजाइन
संदर्भ
- ↑ Ralph, P., and Wand, Y. A Proposal for a Formal Definition of the Design Concept. In, Lyytinen, K., Loucopoulos, P., Mylopoulos, J., and Robinson, W., (eds.), Design Requirements Engineering: A Ten-Year Perspective: Springer-Verlag, 2009, pp. 103-136
- Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. In particular, this article is derived (with permission) from the introduction of Chapter 10, Volume II, Design Closure by John Cohn.
==
