क्वांटम चरण आकलन एल्गोरिदम: Difference between revisions

From Vigyanwiki
No edit summary
Line 11: Line 11:


==एल्गोरिदम==
==एल्गोरिदम==
[[File:PhaseCircuit.svg|thumb|500x500px|क्वांटम चरण आकलन के लिए सर्किट।]]
[[File:PhaseCircuit.svg|thumb|500x500px|क्वांटम चरण आकलन के लिए परिपथ।]]


===स्थापित करना===
===स्थापित करना===

Revision as of 01:55, 16 July 2023

क्वांटम कम्प्यूटिंग में, क्वांटम चरण आकलन एल्गोरिदम (जिसे क्वांटम आइजेनवैल्यू आकलन एल्गोरिदम भी कहा जाता है) एक एकात्मक प्रचालक के आइजेनवेक्टर के चरण (या आइजेनवैल्यू) का अनुमान लगाने के लिए एक क्वांटम एल्गोरिथ्म है। अधिक उचित रूप से एक एकात्मक मैट्रिक्स और एक क्वांटम अवस्था दी गई है, जिससे कि ऐसा है कि एल्गोरिथम के मान का अनुमान लगाता है योगात्मक त्रुटि के भीतर उच्च संभावना के साथ का उपयोग करके क्वैबिट्स (इजेनवेक्टर स्थिति को एन्कोड करने के लिए उपयोग किए जाने वाले क्वैबिट्स की गिनती किए बिना) और क्वांटम लॉजिक गेट नियंत्रित-यू संचालन। एल्गोरिदम को प्रारंभ में 1995 में एलेक्सी किताएव द्वारा प्रस्तुत किया गया था।[1][2]: 246 

चरण अनुमान का उपयोग अधिकतर अन्य क्वांटम एल्गोरिदम में एक उप-दैनिकि के रूप में किया जाता है जैसे कि शोर का एल्गोरिदम,[2]: 131  समीकरणों की रैखिक प्रणालियों के लिए क्वांटम एल्गोरिदम और क्वांटम गिनती एल्गोरिदम।

समस्या

मान लीजिए कि U एक एकात्मक संचालिका है जो एक आइगेनवैल्यू ​​​​और आइजन्वेक्टर के साथ m क्वैबिट पर काम करता है ऐसा है कि .

हम और का आइगेनवैल्यू ज्ञात करना चाहेंगे। जो इस स्थिति में में परिशुद्धता के एक सीमित स्तर तक चरण का अनुमान लगाने के सामान है। हम आइगेनवैल्यू को इस रूप में लिख सकते हैं, क्योंकि U एक सम्मिश्र सदिश समष्टि पर एक एकात्मक संचालिका है इसलिए इसके आइगेनवैल्यू ​​​​पूर्ण मान 1 के साथ सम्मिश्र संख्याएँ होनी चाहिए।

एल्गोरिदम

क्वांटम चरण आकलन के लिए परिपथ।

स्थापित करना

इनपुट में दो क्वांटम_रजिस्टर (अर्थात्, दो भाग) होते हैं: ऊपरी क्वैबिट में पहला रजिस्टर होता है और निचला क्वैबिट दूसरा रजिस्टर होता है।

सिस्टम की प्रारंभिक स्थिति है:

एन-बिट पहले रजिस्टर पर एन-बिट हैडामर्ड गेट संचालिका लागू करने के बाद स्थिति बन जाती है:

.

मान लीजिए कि आइजन्वेक्टर के साथ एकात्मक संचालिका ऐसा है कि इस प्रकार,

.

कुल मिलाकर कंट्रोल्ड_गेट्स द्वारा दो रजिस्टरों पर परिवर्तन लागू किया गया है

इसे के विघटन द्वारा देखा जा सकता हैं, बिटस्ट्रिंग में और बाइनरी संख्या , जहाँ . स्पष्ट रूप से, बन जाता है
प्रत्येक केवल तभी लागू होगा जब क्वैबिट है , जिसका अर्थ है कि यह उस बिट द्वारा नियंत्रित होता है। इसलिए समग्र परिवर्तन नियंत्रित के समतुल्य है प्रत्येक -वें क्वबिट से गेट.

इसलिए, अवस्था को इस प्रकार नियंत्रित गेटों द्वारा रूपांतरित किया जाएगा:

इस बिंदु पर आइजन्वेक्टर के साथ दूसरे रजिस्टर की आवश्यकता नहीं है। चरण आकलन के दूसरे दौर में इसका पुन: उपयोग किया जा सकता है, बिना वाली अवस्था हैं:


व्युत्क्रम क्वांटम फूरियर रूपांतरण लागू करें

व्युत्क्रम क्वांटम फूरियर को लागू करने पर परिवर्तन होता है

उत्पन्न

हम इसके मूल्य का अनुमान लगा सकते हैं को पूर्णांकित करके निकटतम पूर्णांक तक का मान अनुमानित कर सकते हैं। इस का मतलब है कि जहाँ के निकटतम पूर्णांक है और अंतर संतुष्ट करता है

इस अपघटन का उपयोग करके हम स्थिति को इस प्रकार पुनः लिख सकते हैं जहाँ


माप

पहले रजिस्टर पर कम्प्यूटेशनल आधार पर क्वांटम यांत्रिकी में माप करने से परिणाम मिलता है संभाव्यता के साथ

यह इस प्रकार है कि यदि तो के रूप में लिखा जा सकता है तो हमेशा यह परिणाम मिलता है दूसरी ओर, यदि संभावना पढ़ती है
इस अभिव्यक्ति से हम यह देख सकते हैं कि तब इसे देखने के लिए हम देखते हैं कि डेल्टा की परिभाषा से हमें असमानता मिलती है और इस प्रकार:[3]: 157 [4]: 348