मल्टिप्लाई–एक्यूम्युलेट ऑपरेशन: Difference between revisions

From Vigyanwiki
Line 9: Line 9:
जब [[पूर्णांक|पूर्णांकों]] के साथ किया जाता है, तो संक्रिया सामान्यतः यथार्थ होती है ([[दो की शक्ति|दो के घात]] के साथ की गणना [[मॉड्यूलर अंकगणित|मॉड्यूलो]])। हालांकि, [[फ़्लोटिंग-पॉइंट अंकगणित|फ़्लोटिंग–पॉइंट]] संख्याओं के पास केवल निश्चित मात्रा में गणितीय यथार्थता होती है। अर्थात्, डिजिटल फ्लोटिंग–पॉइंट अंकगणित आम तौर पर गठनशील नहीं होता है और ना ही समानुपाती या वितरक। ({{slink|फ्लोटिंग पॉइंट§सटीकता समस्याएँ}} देखें)। इसलिए, यह फर्क पड़ता है कि परिणाम में क्या अंतर होता है कि क्या दो रोउंडिंग्स के साथ मल्टिप्लाई–एड किया जाता है, या एक संक्रिया में एकल रोउंडिंग्स के साथ (फ्यूज्ड मल्टिप्लाई–एड)। [[आईईईई 754-2008|आईईईई 754–2008]] ने निर्धारित किया है कि इसे एक रोउंडिंग्स के साथ किया जाना चाहिए, जिससे अधिक यथार्थ परिणाम प्राप्त होता है।<ref>{{cite web |url=https://developer.nvidia.com/sites/default/files/akamai/cuda/files/NVIDIA-CUDA-Floating-Point.pdf |title=Precision & Performance: Floating Point and IEEE 754 Compliance for NVIDIA GPUs |publisher=nvidia |first1=Nathan |last1=Whitehead |first2=Alex |last2=Fit-Florea |year=2011 |access-date=2013-08-31}}</ref>
जब [[पूर्णांक|पूर्णांकों]] के साथ किया जाता है, तो संक्रिया सामान्यतः यथार्थ होती है ([[दो की शक्ति|दो के घात]] के साथ की गणना [[मॉड्यूलर अंकगणित|मॉड्यूलो]])। हालांकि, [[फ़्लोटिंग-पॉइंट अंकगणित|फ़्लोटिंग–पॉइंट]] संख्याओं के पास केवल निश्चित मात्रा में गणितीय यथार्थता होती है। अर्थात्, डिजिटल फ्लोटिंग–पॉइंट अंकगणित आम तौर पर गठनशील नहीं होता है और ना ही समानुपाती या वितरक। ({{slink|फ्लोटिंग पॉइंट§सटीकता समस्याएँ}} देखें)। इसलिए, यह फर्क पड़ता है कि परिणाम में क्या अंतर होता है कि क्या दो रोउंडिंग्स के साथ मल्टिप्लाई–एड किया जाता है, या एक संक्रिया में एकल रोउंडिंग्स के साथ (फ्यूज्ड मल्टिप्लाई–एड)। [[आईईईई 754-2008|आईईईई 754–2008]] ने निर्धारित किया है कि इसे एक रोउंडिंग्स के साथ किया जाना चाहिए, जिससे अधिक यथार्थ परिणाम प्राप्त होता है।<ref>{{cite web |url=https://developer.nvidia.com/sites/default/files/akamai/cuda/files/NVIDIA-CUDA-Floating-Point.pdf |title=Precision & Performance: Floating Point and IEEE 754 Compliance for NVIDIA GPUs |publisher=nvidia |first1=Nathan |last1=Whitehead |first2=Alex |last2=Fit-Florea |year=2011 |access-date=2013-08-31}}</ref>
==फ्यूज्ड मल्टिप्लाई–एड==
==फ्यूज्ड मल्टिप्लाई–एड==
'''फ्यूज्ड मल्टिप्लाई–एड''' ('''एफएमए''' या '''एफएमएडीडी''')<ref>{{cite web|title=fmadd instrs|website=[[IBM]] |url=https://www.ibm.com/support/knowledgecenter/ssw_aix_61/com.ibm.aix.alangref/idalangref_fmadd_instrs.htm}}</ref> एक फ्लोटिंग–पॉइंट मल्टिप्लाई–एड संक्रिया है जो एक ही कदम में किया जाता है और एकल रोउंडिंग्स के साथ होता है। अर्थात्, जहां एक अफ्यूज्ड मल्टिप्लाई–एड गणना {{math|''b'' × ''c''}} का गुणन करेगा, उसे ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, फिर इसे ''a'' के साथ जोड़ेगा और फिर आखिरी परिणाम को फिर से ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, वहीं एक फ्यूज्ड मल्टिप्लाई–एड भागफलस्वरूप व्यक्ति ने पूरे प्रकार से अभिव्यक्ति {{math|''a'' + (''b'' × ''c'')}} की गणना करेगा और अंतिम परिणाम को ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा।
'''फ्यूज्ड मल्टिप्लाई–एड''' ('''FMA''' या '''fmadd''')<ref>{{cite web|title=fmadd instrs|website=[[IBM]] |url=https://www.ibm.com/support/knowledgecenter/ssw_aix_61/com.ibm.aix.alangref/idalangref_fmadd_instrs.htm}}</ref> एक फ्लोटिंग–पॉइंट मल्टिप्लाई–एड संक्रिया है जो एक ही कदम में किया जाता है और एकल रोउंडिंग्स के साथ होता है। अर्थात्, जहां एक अफ्यूज्ड मल्टिप्लाई–एड गणना {{math|''b'' × ''c''}} का गुणन करेगा, उसे ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, फिर इसे ''a'' के साथ जोड़ेगा और फिर आखिरी परिणाम को फिर से ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, वहीं एक फ्यूज्ड मल्टिप्लाई–एड भागफलस्वरूप व्यक्ति ने पूरे प्रकार से अभिव्यक्ति {{math|''a'' + (''b'' × ''c'')}} की गणना करेगा और अंतिम परिणाम को ''N'' महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा।


एक तेज़ एफएमए उत्पादों के संचय को सम्मिलित करने वाली कई संगणनाओं की यथार्थता को तेज़ और बेहतर कर सकता है:
एक तेज़ एफएमए उत्पादों के संचय को सम्मिलित करने वाली कई संगणनाओं की यथार्थता को तेज़ और बेहतर कर सकता है:

Revision as of 15:48, 31 July 2023

कम्प्यूटिंग में, विशेष रूप से डिजिटल सिग्नल प्रसंस्करण (प्रोसेसिंग) में, मल्टिप्लाई–एक्यूम्युलेट (एमएसी) या मल्टिप्लाई–एड (एमएडी) संक्रिया एक सामान्य चरण है जो दो संख्याओं का गुणन करता है और उस गुणनफल को एक्यूम्युलेटर में जोड़ता है। संक्रिया करने वाली हार्डवेयर इकाई को मल्टीप्लायर–एक्युमुलेटर (एमएसी यूनिट) के रूप में जाना जाता है; स्वयं संक्रिया को प्रायः एमएसी या एमएडी संक्रिया भी कहा जाता है। एमएसी संक्रिया एक एक्यूम्युलेटर a को संशोधित करता है:

फ्लोटिंग पॉइंट संख्याओं के साथ काम करने पर, इसे दो रोउंडिंग्स (बहुत से DSP में सामान्य) के साथ किया जा सकता है, या एक रोउंडिंग्स के साथ किया जा सकता है। एकल रोउंडिंग्स के साथ किया जाने पर, इसे फ्यूज्ड मल्टिप्लाई–एड (एफएमए) या फ्यूज्ड मल्टिप्लाई–एक्यूम्युलेट (एफएमएसी) कहा जाता है।

आधुनिक कंप्यूटर में एक विशेषित एमएसी (मल्टिप्लाई–एक्यूम्युलेटर) हो सकता है, जिसमें एक कम्बिनेशनल लॉजिक में लागू मल्टिप्लायर, एक एडर और रिजिस्टर होता है जो परिणाम को संग्रहीत करता है। रिजिस्टर का आउटपुट एडर के एक इनपुट में पुनर्वितरण किया जाता है, इस प्रकार प्रत्येक घड़ी के साइकिल पर, मल्टिप्लायर का आउटपुट रजिस्टर में जोड़ा जाता है। कम्बिनेशनल मल्टिप्लायर बड़े मात्रा में लॉजिक की आवश्यकता होती है, लेकिन पहले के कंप्यूटरों के उनके शिफ्टिंग और जोड़ने के तरीके की तुलना में वे उत्पाद को बहुत तेजी से निर्धारित कर सकते हैं। 1909 में पर्सी लज्गेट ने अपनी एनालिटिकल मशीन में पहले एमएसी की विचारधारा को अभिज्ञात किया था,[1] और विभाजन के लिए पहले एमएसी का उपयोग किया (जो रूपांतरित श्रृंगांतक्रम (1+x)−1 के माध्यम से प्रारंभिक गुणना उपयुक्त करती थी)। पहले आधुनिक प्रोसेसर जो एमएसी यूनिट के साथ संपन्न हुए थे, वे डिजिटल सिग्नल प्रोसेसर थे, लेकिन यह तकनीक अब सामान्य उद्देश्य प्रोसेसरों में भी आम हो गई है।[2][3][4][5]

फ़्लोटिंग–पॉइंट अंकगणित में

जब पूर्णांकों के साथ किया जाता है, तो संक्रिया सामान्यतः यथार्थ होती है (दो के घात के साथ की गणना मॉड्यूलो)। हालांकि, फ़्लोटिंग–पॉइंट संख्याओं के पास केवल निश्चित मात्रा में गणितीय यथार्थता होती है। अर्थात्, डिजिटल फ्लोटिंग–पॉइंट अंकगणित आम तौर पर गठनशील नहीं होता है और ना ही समानुपाती या वितरक। (फ्लोटिंग पॉइंट§सटीकता समस्याएँ § Notes देखें)। इसलिए, यह फर्क पड़ता है कि परिणाम में क्या अंतर होता है कि क्या दो रोउंडिंग्स के साथ मल्टिप्लाई–एड किया जाता है, या एक संक्रिया में एकल रोउंडिंग्स के साथ (फ्यूज्ड मल्टिप्लाई–एड)। आईईईई 754–2008 ने निर्धारित किया है कि इसे एक रोउंडिंग्स के साथ किया जाना चाहिए, जिससे अधिक यथार्थ परिणाम प्राप्त होता है।[6]

फ्यूज्ड मल्टिप्लाई–एड

फ्यूज्ड मल्टिप्लाई–एड (FMA या fmadd)[7] एक फ्लोटिंग–पॉइंट मल्टिप्लाई–एड संक्रिया है जो एक ही कदम में किया जाता है और एकल रोउंडिंग्स के साथ होता है। अर्थात्, जहां एक अफ्यूज्ड मल्टिप्लाई–एड गणना b × c का गुणन करेगा, उसे N महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, फिर इसे a के साथ जोड़ेगा और फिर आखिरी परिणाम को फिर से N महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा, वहीं एक फ्यूज्ड मल्टिप्लाई–एड भागफलस्वरूप व्यक्ति ने पूरे प्रकार से अभिव्यक्ति a + (b × c) की गणना करेगा और अंतिम परिणाम को N महत्वपूर्ण बिटों में रोउंडिंग्स के साथ देखेगा।

एक तेज़ एफएमए उत्पादों के संचय को सम्मिलित करने वाली कई संगणनाओं की यथार्थता को तेज़ और बेहतर कर सकता है:

फ्यूज्ड मल्टिप्लाई–ऐड सामान्यतः अधिक यथार्थ परिणाम देने पर निर्भर किया जा सकता है। हालांकि, विलियम कहान ने इसका संकेत किया है कि यदि यह बिना सोचे–समझे उपयोग किया जाए तो इससे समस्याएँ हो सकती हैं।[8] यदि x2 − y2 को ((x × x) − y × y) (जिसमें कहान द्वारा सुझाया गया नोटेशन अनुसरण किया जाता है जिसमें अतिरिक्त ब्रैकेट द्वारा कम्पाइलर को दिशा दी जाती है कि पहले (x × x) शब्द को रोउंडिंग्स में देखा जाए) के रूप में फ्यूज्ड मल्टिप्लाई–एड का उपयोग किया जाए, तो परिणाम नकारात्मक हो सकता है, भले ही x = y हो। इसका अर्थ है कि पहली गुणना निम्न महत्वपूर्णता बिट को छोड़ देगी। यदि इसके बाद परिणाम का वर्गमूल निकाला जाए तो यह त्रुटि के लिए कारण बन सकता है।

जब एक माइक्रोप्रोसेसर के अंदर लागू किया जाता है, तो एफएमए एक ऐड के बाद होने वाले मल्टीपल संक्रिया से तेज हो सकता है। हालाँकि, मूल आईबीएम RS/6000 डिज़ाइन पर आधारित मानक औद्योगिक कार्यान्वयन के लिए योग की ठीक से गणना करने के लिए 2N–बिट योजक की आवश्यकता होती है।[9]

इस निर्देश को सम्मिलित करने का एक अन्य लाभ यह है कि यह विभाजन (विभाजन एल्गोरिथ्म देखें) और वर्गमूल (वर्गमूल की गणना के तरीके देखें) संचालन के एक कुशल सॉफ्टवेयर कार्यान्वयन की अनुमति देता है, इस प्रकार उन कार्यों के लिए समर्पित हार्डवेयर की आवश्यकता समाप्त हो जाती है।[10]

अदिश गुणनफल निर्देश

विभिन्न मशीनों में कुछ मशीनें कई फ्यूज्ड मल्टिप्लाई–एड संक्रियाों को एक स्टेप में संयुक्त करती हैं, उदाहरण के लिए एक 128–बिट एसआईएमडी रजिस्टर में a0×b0 + a1×b1 + a2×b2 + a3×b3 के दो चार–घटक डॉट–गुणनफल का एकल साइकिल द्वारा प्रवाहशीलता से प्रदर्शन करती हैं।

आलम्बन

एफएमए संक्रिया आईईईई 754–2008 में सम्मिलित है।

डिजिटल इक्विपमेंट कॉर्पोरेशन (डीईसी) वीएएक्स के POLY निर्देश का उपयोग गुणा और जोड़ चरणों के क्रम का उपयोग करके हॉर्नर नियम के साथ बहुपदों का मूल्यांकन करने के लिए किया जाता है। निर्देश विवरण यह निर्दिष्ट नहीं करते हैं कि गुणा और जोड़ एक ही एफएमए चरण का उपयोग करके किया जाता है या नहीं।[11] यह निर्देश 1977 में अपने मूल 11/780 कार्यान्वयन के बाद से वीएएक्स अनुदेश सेट का एक हिस्सा रहा है।

C प्रोग्रामिंग लैंग्वेज की 1999 की मानक एक एफएमए (फ्यूज्ड मल्टिप्लाई–एड) संक्रिया का समर्थन fma() मानक गणितीय पुस्तकालय फ़ंक्शन के माध्यम से करती है और एक गुणन एवं एक जोड़ के पश्चात आपूर्ति की स्वचालित परिवर्तन (फ्लोटिंग–पॉइंट अभिव्यक्तियों का संकुचन), जो मानक प्रग्माओं (#pragma STDC FP_CONTRACT) के माध्यम से स्पष्ट रूप से सक्षम या अक्षम किया जा सकता है। जीसीसी और क्लांग C कंपाइलर ऐसे रूपांतरण को उन प्रोसेसर शास्त्रविद्याओं के लिए डिफ़ॉल्ट रूप से करते हैं जो एफएमए निर्देशिकाएं समर्थन करती हैं। जीसीसी, जिसमें उक्त प्रग्मा का समर्थन नहीं है, [12] इसे –ffp–contract कमांड लाइन विकल्प से वैश्विक रूप से नियंत्रित किया जा सकता है।[13]

फ्यूज्ड मल्टिप्लाई–एड संक्रिया को "मल्टिप्लाई–एड फ्यूज्ड" के रूप में आईबीएम पावर1 (1990) प्रोसेसर में प्रस्तुत किया गया था,[14] लेकिन तब से यह बहुत से अन्य प्रोसेसरों में जोड़ा गया है:

संदर्भ

  1. ↑ "लुडगेट की विश्लेषणात्मक मशीन की व्यवहार्यता". Archived from the original on 2019-08-07. Retrieved 2020-08-30.
  2. ↑ Lyakhov, Pavel; Valueva, Maria; Valuev, Georgii; Nagornov, Nikolai (January 2020). "काटे गए बहु-संचित इकाइयों के आधार पर डिजिटल फ़िल्टर प्रदर्शन को बढ़ाने की एक विधि". Applied Sciences (in English). 10 (24): 9052. doi:10.3390/app10249052.
  3. ↑ Tung Thanh Hoang; Sjalander, M.; Larsson-Edefors, P. (May 2009). "Double Throughput Multiply-Accumulate unit for FlexCore processor enhancements". 2009 IEEE International Symposium on Parallel & Distributed Processing. pp. 1–7. doi:10.1109/IPDPS.2009.5161212. ISBN 978-1-4244-3751-1. S2CID 14535090.
  4. ↑ Kang, Jongsung; Kim, Taewhan (2020-03-01). "PV-MAC: Multiply-and-accumulate unit structure exploiting precision variability in on-device convolutional neural networks". Integration (in English). 71: 76–85. doi:10.1016/j.vlsi.2019.11.003. ISSN 0167-9260. S2CID 211264132.
  5. ↑ "पागल - पी.एस". Retrieved 2021-08-14.
  6. ↑ Whitehead, Nathan; Fit-Florea, Alex (2011). "Precision & Performance: Floating Point and IEEE 754 Compliance for NVIDIA GPUs" (PDF). nvidia. Retrieved 2013-08-31.
  7. ↑ "fmadd instrs". IBM.
  8. ↑ Kahan, William (1996-05-31). "IEEE Standard 754 for Binary Floating-Point Arithmetic".
  9. ↑ Quinnell, Eric (May 2007). Floating-Point Fused Multiply–Add Architectures (PDF) (PhD thesis). Retrieved 2011-03-28.
  10. ↑ Markstein, Peter (November 2004). गोल्डस्मिड्ट के एल्गोरिदम का उपयोग करते हुए सॉफ्टवेयर डिवीजन और स्क्वायर रूट (PDF). 6th Conference on Real Numbers and Computers. CiteSeerX 10.1.1.85.9648.
  11. ↑ "VAX instruction of the week: POLY". Archived from the original on 2020-02-13.
  12. ↑ "Bug 20785 - Pragma STDC * (C99 FP) unimplemented". gcc.gnu.org. Retrieved 2022-02-02.
  13. ↑ "अनुकूलन विकल्प (जीएनयू कंपाइलर संग्रह (जीसीसी) का उपयोग करके)". gcc.gnu.org. Retrieved 2022-02-02.
  14. ↑ Montoye, R. K.; Hokenek, E.; Runyon, S. L. (January 1990). "Design of the IBM RISC System/6000 floating-point execution unit". IBM Journal of Research and Development. 34 (1): 59–70. doi:10.1147/rd.341.0059.closed access
  15. ↑ "Godson-3 Emulates x86: New MIPS-Compatible Chinese Processor Has Extensions for x86 Translation".
  16. ↑ Hollingsworth, Brent (October 2012). "नए "बुलडोजर" और "पाइलड्राइवर" निर्देश". AMD Developer Central.
  17. ↑ "Intel adds 22nm octo-core 'Haswell' to CPU design roadmap". The Register. Archived from the original on 2012-02-17. Retrieved 2008-08-19.
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=मल्टिप्लाई–एक्यूम्युलेट_ऑपरेशन&oldid=237348’