सॉफ्ट माइक्रोप्रोसेसर: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
Line 9: Line 9:
{{cite web |url=http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |title=Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2 |access-date=2012-08-18 |url-status=dead |archive-url=https://web.archive.org/web/20071008163016/http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |archive-date=2007-10-08 }}
{{cite web |url=http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |title=Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2 |access-date=2012-08-18 |url-status=dead |archive-url=https://web.archive.org/web/20071008163016/http://www.embedded.com/columns/showArticle.jhtml?articleID=192700615 |archive-date=2007-10-08 }}
"FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
"FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
</ref> उन [[ मल्टी कोर |मल्टी कोर]] प्रणाली में क्लस्टर में सभी कोर के बीच सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।
</ref> उन [[ मल्टी कोर |मल्टी कोर]] प्रणाली में क्लस्टर में सभी कोर के मध्य सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।


जबकि कई लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर लगाते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप [[मल्टी-कोर प्रोसेसर]] का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।<ref>[http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf MicroBlaze Soft Processor: Frequently Asked Questions] {{webarchive|url=https://web.archive.org/web/20111027074459/http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf |date=2011-10-27 }}</ref> कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर लगाए हैं।<ref>
जबकि अनेक लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर लगाते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप [[मल्टी-कोर प्रोसेसर]] का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।<ref>[http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf MicroBlaze Soft Processor: Frequently Asked Questions] {{webarchive|url=https://web.archive.org/web/20111027074459/http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf |date=2011-10-27 }}</ref> कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर लगाए हैं।<ref>
István Vassányi.
István Vassányi.
"Implementing processor arrays on FPGAs". 1998.
"Implementing processor arrays on FPGAs". 1998.
Line 63: Line 63:
! डिस्क्रिप्सन लैंग्वेज
! डिस्क्रिप्सन लैंग्वेज
|-
|-
| colspan="7" align="center" |  ''[[ARM architecture|एआरएम]]   इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
| colspan="7" align="center" |  ''[[ARM architecture|एआरएम]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
| [[Amber (processor core)|एम्बर]]  
| [[Amber (processor core)|एम्बर]]  
Line 87: Line 87:
| {{yes}}
| {{yes}}
|डायरेक्ट एसआरएएम
|डायरेक्ट एसआरएएम
| [[Atmel AVR|एटमेल ए.वी.आर]]-compatible 8-bit आरआईएससी
| [[Atmel AVR|एटमेल ए.वी.आर]]-compatible 8-बिट आरआईएससी
| [http://opencores.org/project,navre ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project,navre ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
| वेरीलॉग
|-
|-
| पी.ए.वी.आर
| पी.ए.वी.आर
| Doru Cuturela
|डोरू क्यूटुरेला
| {{yes}}
| {{yes}}
|
|
| [[Atmel AVR|एटमेल ए.वी.आर]]- कॉम्पिटेबल 8-bit आरआईएससी
| [[Atmel AVR|एटमेल ए.वी.आर]]- कॉम्पिटेबल 8-बिट आरआईएससी
| [http://opencores.org/project,pavr ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project,pavr ओपनकोर्स पर प्रोजेक्ट पेज]
| वीएचडीएल
| वीएचडीएल
Line 102: Line 102:
|एंड्रास पाल
|एंड्रास पाल
| {{yes}}
| {{yes}}
|मानक ए.वी.आर. बसें (कोर-युग्मित I/O, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम)
|मानक ए.वी.आर. बसें (कोर-युग्मित आई/ओ, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम)
| [[Atmel AVR|एटमेल ए.वी.आर]]-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और SoC सुविधाएँ सम्मिलित हैं
| [[Atmel AVR|एटमेल ए.वी.आर]]-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और एसओएस सुविधाएँ सम्मिलित हैं
| [http://opencores.org/project/softavrcore ओपनकोर्स पर प्रोजेक्ट पेज]
| [http://opencores.org/project/softavrcore ओपनकोर्स पर प्रोजेक्ट पेज]
| वेरीलॉग
| वेरीलॉग
Line 120: Line 120:
| [[Xilinx|जीलीनिक्स]]
| [[Xilinx|जीलीनिक्स]]
| {{no}}
| {{no}}
|पीएलबी, ओपीबी, एफएसएल, एलएमबी, AXI4
|पीएलबी, ओपीबी, एफएसएल, एलएमबी, एएक्सआई4
|
|
| [https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ शीलाइनक्स माइक्रोब्लेज़]
| [https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ शीलाइनक्स माइक्रोब्लेज़]
Line 159: Line 159:
|
|
|-
|-
| colspan="7" align="center" |  ''[[MIPS architecture|एमआईपीएस]] अनुदेश सेट आर्किटेक्चर पर आधारित''  
| colspan="7" align="center" |  ''[[MIPS architecture|एमआईपीएस]] अनुदेश सेट आर्किटेक्चर पर आधारित''
|-
|-
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ बेरी]
| [http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ बेरी]
Line 185: Line 185:
|
|
|-
|-
| colspan="7" align="center" | ''[[PicoBlaze|पिकोब्लेज़]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
| colspan="7" align="center" | ''[[PicoBlaze|पिकोब्लेज़]] इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित''
|-
|-
|  [[PacoBlaze|पैको ब्लेज]]  
|  [[PacoBlaze|पैको ब्लेज]]  
Line 217: Line 217:
| वीएचडीएल
| वीएचडीएल
|-
|-
| [https://github.com/stnolting/neorv32 NEORV32]
| [https://github.com/stnolting/neorv32 एनइओआरवी32]
|स्टीफ़न नोल्टिंग
|स्टीफ़न नोल्टिंग
| {{yes|BSD}}
| {{yes|BSD}}
| विशबोन b4, AXI4
| विशबोन बी4, एएक्सआई4
|rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-संगत, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन
|rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-कम्प्लेंट, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन
| [https://github.com/stnolting/neorv32 गिटहब] [https://opencores.org/projects/neorv32 ओपनकोर्स]
| [https://github.com/stnolting/neorv32 गिटहब] [https://opencores.org/projects/neorv32 ओपनकोर्स]
| वीएचडीएल
| वीएचडीएल
Line 230: Line 230:
|एएक्सआई4 / एवलॉन
|एएक्सआई4 / एवलॉन
|32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक।
|32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक।
| [https://github.com/SpinalHDL/VexRiscv https://गिटहब.com/SpinalHDL/Vexआरआईएससीv]
| [https://github.com/SpinalHDL/VexRiscv https://github.com/SpinalHDL/Vexआरआईएससीv]
| वीएचडीएलवेरीलॉग  
| वीएचडीएलवेरीलॉग  
{| class="wikitable sortable"
{| class="wikitable sortable"
Line 297: Line 297:
|
|
|-
|-
| [https://www.jamieiles.com/80186/ s80x86]
| [https://www.jamieiles.com/80186/ एस80एक्स86]
|जेमी आइल्स
|जेमी आइल्स
| {{yes|GPLv3}}
| {{yes|GPLv3}}
| कस्टम
| कस्टम
| 80186-संगत जीपीएलवी3 कोर
| 80186-संगत जीपीएलवी3 कोर
| [https://www.jamieiles.com/80186/ s80x86]
| [https://www.jamieiles.com/80186/ एस80एक्स86]
| प्रणालीवेरीलॉग
| सिस्टम वेरीलॉग
|-
|-
| [[Zet (hardware)|जेट]]  
| [[Zet (hardware)|जेट]]  
Line 309: Line 309:
| {{yes}}
| {{yes}}
| [[Wishbone (computer bus)|विशबोन]]
| [[Wishbone (computer bus)|विशबोन]]
|x86 पीसी क्लोन
|एक्स86 पीसी क्लोन
| [https://archive.today/20130112150552/http://zet.aluzina.org/ Zet]
| [https://archive.today/20130112150552/http://zet.aluzina.org/ जेट]
| वेरीलॉग
| वेरीलॉग
|-
|-
Line 317: Line 317:
| {{yes|3-Clause BSD}}
| {{yes|3-Clause BSD}}
| एवलॉन
| एवलॉन
|i486 एसएक्स संगत कोर
|आई486 एसएक्स संगत कोर
| [https://github.com/alfikpl/ao486 ao486]
| [https://github.com/alfikpl/ao486 एओ486]
| वेरीलॉग
| वेरीलॉग
|-
|-
Line 327: Line 327:
| {{No}}
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit पावरपीसी v.2.03 बुक ई
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM|आईबीएम]]
| [[IBM|आईबीएम]]
| वेरीलॉग
| वेरीलॉग
Line 335: Line 335:
| {{No}}
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit पावरपीसी v.2.03 बुक ई
| 32-बिट पावरपीसी v.2.03 बुक ई
| [[IBM|आईबीएम]]
| [[IBM|आईबीएम]]
| वेरीलॉग
| वेरीलॉग
Line 343: Line 343:
| {{No}}
| {{No}}
| [[CoreConnect|कोरकनेक्ट]]
| [[CoreConnect|कोरकनेक्ट]]
| 32-bit पावरपीसी v.2.05 बुक ई
| 32-बिट पावरपीसी v.2.05 बुक ई
| [[IBM|आईबीएम]]
| [[IBM|आईबीएम]]
| वेरीलॉग
| वेरीलॉग
Line 375: Line 375:
| {{yes|CC-BY 4.0}}
| {{yes|CC-BY 4.0}}
|कस्टम पीबस
|कस्टम पीबस
| 64-bit आडर कोर में पावरपीसी 2.6 बुक ई.  
| 64-बिट आडर कोर में पावरपीसी 2.6 बुक ई.  
| [https://github.com/openpower-cores/a2i A2I @ गिटहब]
| [https://github.com/openpower-cores/a2i A2I @ गिटहब]
| वीएचडीएल
| वीएचडीएल
Line 425: Line 425:
| {{yes}}
| {{yes}}
| [[SimpCon|सिम्पकॉन]] / [[Wishbone (computer bus)|विशबोन]] (एक्सटेन्सन)
| [[SimpCon|सिम्पकॉन]] / [[Wishbone (computer bus)|विशबोन]] (एक्सटेन्सन)
|स्टैक-उन्मुख, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना
|स्टैक-ओरिएंटेड, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना
| [https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ जेओपी]
| [https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ जेओपी]
| वीएचडीएल
| वीएचडीएल
Line 472: Line 472:
|स्टीफ़न नोल्टिंग
|स्टीफ़न नोल्टिंग
| {{yes}}
| {{yes}}
|विस्बोन (एवलॉन, AXI4-लाइट)
|विस्बोन (एवलॉन, एएक्सआई4-लाइट)
|16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, कई बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल
|16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, अनेक बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल
| [https://github.com/stnolting/neo430 निओ430]
| [https://github.com/stnolting/neo430 निओ430]
| वीएचडीएल
| वीएचडीएल
Line 571: Line 571:
* [http://f-cpu.org Freedom सीपीयू website]
* [http://f-cpu.org Freedom सीपीयू website]
* [http://opencores.org/projects Microprocessor cores] on ओपेनcores.org (Expand the "Processor" tab)
* [http://opencores.org/projects Microprocessor cores] on ओपेनcores.org (Expand the "Processor" tab)
* [http://www.niktech.com NikTech] 32 bit आरआईएससी Microprocessor MANIK.
* [http://www.niktech.com NikTech] 32 बिट आरआईएससी Microprocessor MANIK.


{{Soft microprocessors}}
{{Soft microprocessors}}

Revision as of 11:48, 12 August 2023


सॉफ्ट माइक्रोप्रोसेसर (जिसे सॉफ्टकोर माइक्रोप्रोसेसर या सॉफ्ट प्रोसेसर भी कहा जाता है) माइक्रोप्रोसेसर कोर है। जिसे लॉजिक संश्लेषण का उपयोग करके पूर्णतः कार्यान्वित किया जा सकता है। इसे प्रोग्रामेबल लॉजिक (जैसे, विशिष्ट एकीकृत परिपथ आवेदन, क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला, जटिल प्रोग्राम करने योग्य लॉजिक उपकरण ) वाले विभिन्न अर्धचालक उपकरणों के माध्यम से कार्यान्वित किया जा सकता है, जिसमें हाई-एंड कमोडिटी दोनों विविधताएं सम्मिलित हैं।[1]

अधिकांश प्रणाली, यदि वे किसी सॉफ्ट प्रोसेसर का उपयोग करते हैं, तब केवल एक ही सॉफ्ट प्रोसेसर का उपयोग करते हैं। चूंकि कुछ डिज़ाइनर एफपीजीए पर उतने ही सॉफ्ट कोर लगाते हैं, जितने फिट होंगे।[2] उन मल्टी कोर प्रणाली में क्लस्टर में सभी कोर के मध्य सम्भवतः ही कभी उपयोग किए जाने वाले संसाधनों को साझा किया जा सकता है।

जबकि अनेक लोग एफपीजीए पर बिल्कुल सॉफ्ट माइक्रोप्रोसेसर लगाते हैं, जो कि पर्याप्त रूप से बड़ा एफपीजीए दो या दो से अधिक सॉफ्ट माइक्रोप्रोसेसर रख सकता है, जिसके परिणामस्वरूप मल्टी-कोर प्रोसेसर का निर्माण होता है। एकल एफपीजीए पर सॉफ्ट प्रोसेसर की संख्या केवल एफपीजीए के आकार से सीमित होती है।[3] कुछ लोगों ने एक ही एफपीजीए पर दर्जनों या सैकड़ों सॉफ्ट माइक्रोप्रोसेसर लगाए हैं।[4][5][6][7][8] यह कंप्यूटिंग में बड़े मापदंड पर समानांतर को क्रियान्वित करने का उपाय है और इसे इन-मेमोरी प्रोसेसिंग कंप्यूटिंग पर भी संचालित किया जा सकता है।

एफपीजीए में कार्यान्वित सॉफ्ट माइक्रोप्रोसेसर और इसके साथ के परिधीय डिसकॉन्टीन्यू प्रोसेसर की तुलना में अप्रचलन के प्रति कम संवेदनशील होते हैं।[9][10][11]


कोर तुलना

प्रोसेसर डेवलपर ओपन सोर्स बस सपोर्ट नोट्स प्रोजेक्ट होम डिस्क्रिप्सन लैंग्वेज
एआरएम इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
एम्बर कॉनर सैंटीफोर्ट LGPLv2.1 विशबोन एआरएमवी2ए 3-स्टेज या 5-स्टेज ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
कॉरटेक्स-एम1 एआरएम No [6] 70–200मेगाहर्टज, 32-बिट आरआईएससी [7] वेरीलॉग
ए.वी.आर अनुदेश सेट आर्किटेक्चर पर आधारित
नवरे सेबेस्टियन बॉर्डेउडुक Yes डायरेक्ट एसआरएएम एटमेल ए.वी.आर-compatible 8-बिट आरआईएससी ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
पी.ए.वी.आर डोरू क्यूटुरेला Yes एटमेल ए.वी.आर- कॉम्पिटेबल 8-बिट आरआईएससी ओपनकोर्स पर प्रोजेक्ट पेज वीएचडीएल
सॉफ्ट ए.वी.आर कोर एंड्रास पाल Yes मानक ए.वी.आर. बसें (कोर-युग्मित आई/ओ, सिंक्रोनस एस रैम, सिंक्रोनस प्रोग्राम रोम) एटमेल ए.वी.आर-संगत 8-बिट आरटीआईसी (ए.वी.आर5 तक), परिधीय और एसओएस सुविधाएँ सम्मिलित हैं ओपनकोर्स पर प्रोजेक्ट पेज वेरीलॉग
माइक्रो ब्लेज़ इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
[8]एईएमबी शॉन टैन Yes विशबोन माइक्रोब्लेज़ ईडीके 3.2 संगत एईएमबी वेरीलॉग
माइक्रो ब्लेज़ जीलीनिक्स No पीएलबी, ओपीबी, एफएसएल, एलएमबी, एएक्सआई4 शीलाइनक्स माइक्रोब्लेज़
ओपेन फायर वर्जीनिया टेक सीसीएम लैब Yes ओपीबी, एफएसएल माइक्रोब्लेज़ के साथ बाइनरी संगत [9][12] वेरीलॉग
सीक्रेट ब्लेज एलआईआरएमएम, मोंटपेलियर विश्वविद्यालय / सीएनआरएस Yes विशबोन माइक्रोब्लेज़ आईएसए, वीएचडीएचएल सीक्रेटब्लेज़ वीएचडीएल
एमसीएस-51 अनुदेश सेट आर्किटेक्चर पर आधारित
एमसीएल51 माइक्रो कोर लैब Yes अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसेक्वेंसर-आधारित 8051 कोर 312 आर्टिक्स-7 एलयूटी। क्वाड-कोर 8051 संस्करण 1227 एलयूटी है। एमसीएल51 कोर
टीएसके51/52 अल्टिम Royalty-free विशबोन/इंटेल 8051 8-बिट इंटेल 8051 निर्देश सेट संगत, लोवर क्लाक साइकल विकल्प अल्टिम विकी पर एंबेडेड डिज़ाइन
एमआईपीएस अनुदेश सेट आर्किटेक्चर पर आधारित
बेरी यूनिवर्सिटी ऑफ कैम्ब्रिज BSD एमआईपीएस प्रोजेक्ट पेज ब्लूस्पेक
डॉस मैटिक रेने डॉस CC BY-NC 3.0, except commercial applicants have to pay a licence fee. पाइपलाइन वाली बस एमआईपीएस I अनुदेश सेट पाइपलाइन चरण डॉस मैटिक वीएचडीएल
टीएसके3000ए अल्टिम Royalty-free विशबोन 32-बिट आर3000-स्टाइल आरटीआईसी ने हार्वर्ड-आर्किटेक्चर सीपीयू को संशोधित किया अल्टियम विकी पर एंबेडेड डिज़ाइन
पिकोब्लेज़ इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
पैको ब्लेज पैब्लो ब्लेयर Yes पिकोब्लेज़ प्रोसेसर के साथ संगत पैको ब्लेज वेरीलॉग
पिको ब्लेज जिलिनक्स No जिलिनक्स
पिको ब्लेज
वीएचडीएल, वेरीलॉग
आरआईएससी-V अनुदेश सेट आर्किटेक्चर पर आधारित
f32c ज़ाग्रेब विश्वविद्यालय BSD एक्सआई, एसडीआरएएम, एसआरएएम 32-बिट, आरटीआईसी-वी / एमआईपीएस आईएसए सबसेट (रीटार्गेटेबल), जीसीसी टूलचेन f32c वीएचडीएल
एनइओआरवी32 स्टीफ़न नोल्टिंग BSD विशबोन बी4, एएक्सआई4 rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], आरटीआईसी-वी-कम्प्लेंट, सीपीयू और एसओसी उपलब्ध, उच्च अनुकूलन योग्य, जीसीसी टूलचेन गिटहब ओपनकोर्स वीएचडीएल
वेक्स रिस्कव स्पाइनलएचडीएल Yes एएक्सआई4 / एवलॉन 32-बिट, आरटीआईसीएस-वी, आर्टिक्स 7 पर 340 मेगाहर्ट्ज तक। 1.44डीएमआईपीएस/मेगाहर्ट्ज तक। https://github.com/SpinalHDL/Vexआरआईएससीv वीएचडीएलवेरीलॉग
स्पाइनलएचडीएल
स्पार्कअनुदेश सेट आर्किटेक्चर पर आधारित
लिओन2(-एफटी) ईएसए Yes एएमबीए2 स्पार्क वी8 ईएसए वीएचडीएल
लिओन3/4 एरोफ्लेक्स गैसलर Yes एएमबीए2 स्पार्क वी8 एरोफ्लेक्स गैसलर वीएचडीएल
ओपन पिटोन प्रिंसटन समानांतर समूह Yes मैनीकोर स्पार्क वी9 ओपन पिटोन वेरीलॉग
ओपन स्पार्क टी1 सन Yes 64-बिट openSPARC.net वेरीलॉग
टैकस/पाइप5 टेमलिब Yes पाइपलाइन्ड बस स्पार्क वी8 टेमलिब वीएचडीएल
x86 इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
सीपीयू86 एचटी-लैब Yes 8088- वीएचडीएल में सीपीयू सीपीयू86 वीएचडीएल
एमसीए86 माइक्रोकोर लैब्स Yes 8088 बीआईयू प्रदान किया गया। दूसरों को बनाना आसान है. त्रुटिहीन चक्र 8088/8086 को माइक्रोसीक्वेंसर के साथ कार्यान्वित किया गया। किंटेक्स-7 का 2% से कम उपयोग। एमसीएल86 कोर
एस80एक्स86 जेमी आइल्स GPLv3 कस्टम 80186-संगत जीपीएलवी3 कोर एस80एक्स86 सिस्टम वेरीलॉग
जेट ज़ीउस गोमेज़ मार्मोलेजो Yes विशबोन एक्स86 पीसी क्लोन जेट वेरीलॉग
एओ486 अलेक्जेंडर उस्मान 3-Clause BSD एवलॉन आई486 एसएक्स संगत कोर एओ486 वेरीलॉग
पावरपीसी/पावर इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित
पावरपीसी 405एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.03 बुक ई आईबीएम वेरीलॉग
पावरपीसी 440एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.03 बुक ई आईबीएम वेरीलॉग
पावरपीसी 470एस आईबीएम No कोरकनेक्ट 32-बिट पावरपीसी v.2.05 बुक ई आईबीएम वेरीलॉग
माइक्रोवाट आईबीएम/ओपेनपावर CC-BY 4.0 विशबोन 64-बिट पावरआईएसए 3.0 अवधारणा का प्रमाण माइक्रोवाट @ गिटहब वीएचडीएल
छीसेलवाट आईबीएम/ओपेनपावर CC-BY 4.0 विशबोन 64-बिट पावरआईएसए 3.0 छिसेलवाट @ गिटहब चिसेल
लिब्रे-एसओसी Libre-SoC.org BSD/LGPLv2+ विशबोन 64-बिट पावरआईएसए 3.0। ट्यूटोरियल/जीपीयू/वीपीयू कार्यान्वयन और कस्टम सदिस निर्देश Libre-SoC.org पायथन/एन मिगेन
ए2आई आईबीएम/ओपेनपावर CC-BY 4.0 कस्टम पीबस 64-बिट आडर कोर में पावरपीसी 2.6 बुक ई. A2I @ गिटहब वीएचडीएल
ए2ओ आईबीएम/ओपेनपावर CC-BY 4.0 कस्टम पीबस 9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के लिये ए2ओ @ गिटहब वेरीलॉग
अन्य आर्चिटेक्चर
एआरसी एआरसी इंटरनेशनल, सिनोप्सिस No 16/32/64-बिट आईएसए आरआईएससी डिज़ाइनवेयर एआरसी वेरीलॉग
एरिक 5 एंटनर इलेक्ट्रॉनिक्स No 9-बिट आरआईएससी, बहुत छोटा आकार, सी-प्रोग्राम के योग्य एरिक 5 वीएचडीएल
एच2 सीपीयू रिचर्ड जेम्स होवे MIT कस्टम 16-बिट स्टैक मशीन, फोर्थ को सीधे एक्सीक्यूट करने के लिए डिज़ाइन की गई, छोटी एच2 सीपीयू वीएचडीएल
इन्सटेन्ट सॉक एफपीजीए कोर्स No कस्टम 32-बिट आरटीआईसी-वी एम एक्सटेंशन, एसओसी सी++ द्वारा परिभाषित इन्सटेन्ट सॉक वीएचडीएल
जेओपी मार्टिन शॉएबर्ल Yes सिम्पकॉन / विशबोन (एक्सटेन्सन) स्टैक-ओरिएंटेड, कठिन वास्तविक समय समर्थन, जावा बाइटकोड को सीधे एक्सीक्यूट करना जेओपी वीएचडीएल
लैटिस माइको8 Lattice Yes विशबोन लैटिस माइको8 वेरीलॉग
लैटिस माइको32 Lattice Yes विशबोन लैटिस माइको32 वेरीलॉग
एलएक्सपी32 एलेक्स कुज़नेत्सोव MIT विशबोन 32-बिट, 3-स्टेज पाइपलाइन, ब्लॉक रैम पर आधारित रजिस्टर फ़ाइल lxp32 वीएचडीएल
एमसीएल65 माइक्रोकोर लैब्स Yes अल्ट्रा-स्मॉल-फ़ुटप्रिंट माइक्रोसीक्वेंसर-आधारित 6502 कोर 252 स्पार्टन-7 एलयूटी। त्रुटिहीन क्लॉक स्टेज. एमसीएल65 कोर
एमआरआईएससी 32-ए1 मार्कस गिलनार्ड Yes विशबोन, बी4/पाइपलाइन 32-बिट आरटीआईसी/वेक्टर आर्किटेक्चर एम आरटीआईसी 32 आईएसए को कार्यान्वित कर रहा है एमआरआईएससी32 वीएचडीएल
निओ430 स्टीफ़न नोल्टिंग Yes विस्बोन (एवलॉन, एएक्सआई4-लाइट) 16-बिट एमएसपी430 आईएसए-कैम्पैटिबल, बहुत छोटा आकार, अनेक बाह्य उपकरण, अत्यधिक कस्टमाइज़ेबल निओ430 वीएचडीएल
एनआईओएस, एनआईओएस II अल्टेरा No एवलॉन अल्टेरा एनआईओएस II वेरीलॉग
ओपेनआरआईएससी ओपेनकोर्स Yes विशबोन 32-बिट; एएसआईसी, एक्टेल, एल्टेरा, जिलिनक्स में किया गया। [10] वेरीलॉग
स्पार्टनएमसी टीयू डार्मस्टेड / टीयू ड्रेसडेन Yes कस्टम (एएक्सआई के विकास में समर्थन 18-बिट आईएसए (विकास में जीएनयू बिनुटिल्स/जीसीसी समर्थन) स्पार्टनएमसी वेरीलॉग
सिंपिक 12 मिगुएल एंजेल एजो पेलायो MIT पीआईसी12एफ कम्पैटिबल, प्रोग्राम गेट्स में संश्लेषित nbee.es वीएचडीएल
एक्सआर16 जान ग्रे No एक्सएस ओसी एब्सट्रेक्ट बस परिपथ सेलर पत्रिका #116-118 में 16-बिट आरटीआइ बेसिक्स और एसओसी को प्रदर्शित किया गया एक्सएसओसी/xr16 Schematic
यासेप यान गाइडन AGPLv3 डायरेक्ट एसआरएएम 16 या 32 बिट्स, वीएचडीएल में आरटीएल और जेएस में एएसएम, माइक्रोकंट्रोलर सबसेट: तैयार yasep.org (Firefox required) वीएचडीएल
जिपसीपीयू गिसेलक्विस्ट टेक्नोलॉजी GPLv3 विस्बोन, बी4/पाइपलाइन 32-बिट प्रोटोटाइप न्यूनतम संसाधन उपयोग के लिए लक्षित है zipcpu.com वेरीलॉग
जेडपीयू ज़िलिन ए.एस Yes विशबोन स्टैक आधारित गेम, कॉन्फ़िगर करने योग्य 16/32 बिट डेटापथ, ईकोस समर्थन जाइलिल सीपीयू वीएचडीएल
आरआईएससी5 निकलॉस विर्थ Yes कस्टम संपादक और कंपाइलर सहित एक संपूर्ण ग्राफिकल ओबेरॉन प्रणाली चलाना। सॉफ्टवेयर को एक ही चिपबोर्ड पर विकसित और चलाया जा सकता है। www.projectoberon.com/ वेरीलॉग


यह भी देखे

संदर्भ

  1. ↑ http://www.dailycircuitry.com/2011/10/zet-soft-core-running-windows-30.html Archived 2018-10-13 at the Wayback Machine "Zet soft core running Windows 3.0" by Andrew Felch 2011
  2. ↑ "Embedded.com - FPGA Architectures from 'A' to 'Z' : Part 2". Archived from the original on 2007-10-08. Retrieved 2012-08-18. "FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006
  3. ↑ MicroBlaze Soft Processor: Frequently Asked Questions Archived 2011-10-27 at the Wayback Machine
  4. ↑ István Vassányi. "Implementing processor arrays on FPGAs". 1998. [1]
  5. ↑ Zhoukun WANG and Omar HAMMAMI. "A 24 Processors System on Chip FPGA Design with Network on Chip". [2]
  6. ↑ John Kent. "Micro16 Array - A Simple CPU Array" [3]
  7. ↑ Kit Eaton. "1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer". 2011. [4]
  8. ↑ "Scientists Squeeze Over 1,000 Cores onto One Chip". 2011. [5] Archived 2012-03-05 at the Wayback Machine
  9. ↑ Joe DeLaere. ""Top 7 Reasons to Replace Your Microcontroller with a MAX 10 FPGA"" (PDF).
  10. ↑ John Swan; Tomek Krzyzak. (2008). ""Using FPGAs to avoid microprocessor obsolescence"". Archived from the original on 2016-01-30. {{cite web}}: |archive-date= / |archive-url= timestamp mismatch (help)
  11. ↑ Staff (2010-02-03). "FPGA processor IP needs to be supported". Electronics Weekly (in British English). Retrieved 2019-04-03.
  12. ↑ "Overview :: OpenFire Processor Core :: OpenCores".


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सॉफ्ट_माइक्रोप्रोसेसर&oldid=249400’