सेंटौर टेक्नोलॉजी: Difference between revisions

From Vigyanwiki
(Created page with "{{short description|American electronics company}} {{more refs|date=March 2023}} {{Infobox company | name = Centaur Technology | logo = | logo_caption = | logo_upright = <!-...")
 
No edit summary
Line 1: Line 1:
{{short description|American electronics company}}
{{short description|American electronics company}}
{{more refs|date=March 2023}}
{{Infobox company
{{Infobox company
| name = Centaur Technology
| name = Centaur Technology
Line 26: Line 25:
| website = <!-- {{URL|example.com}} -->
| website = <!-- {{URL|example.com}} -->
}}
}}
सेंटौर टेक्नोलॉजी एक X86 आर्किटेक्चर [[ CPU ]] डिज़ाइन कंपनी थी जो 1995 में शुरू हुई और बाद में [[VIA Technologies]] की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई। 2015 में, डॉक्यूमेंट्री ''राइज़ ऑफ़ द सेंटूर'' ने कंपनी के प्रारंभिक इतिहास को कवर किया।{{fact|date=March 2023}}कंपनी 2021 में टूट गई।<ref>{{cite news| url=https://www.tomshardware.com/news/via-sells-off-equipment-from-centaur-preps-to-shut-down-site | title=शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है| first=Anton | last=Shilov | website=Tom's Hardware | date=December 29, 2021 | accessdate=March 28, 2023 }}</ref>
सेंटौर टेक्नोलॉजी X86 आर्किटेक्चर [[ CPU |CPU]] डिज़ाइन कंपनी थी जो 1995 में शुरू हुई और बाद में [[VIA Technologies]] की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई। 2015 में, डॉक्यूमेंट्री ''राइज़ ऑफ़ द सेंटूर'' ने कंपनी के प्रारंभिक इतिहास को कवर किया।कंपनी 2021 में टूट गई।<ref>{{cite news| url=https://www.tomshardware.com/news/via-sells-off-equipment-from-centaur-preps-to-shut-down-site | title=शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है| first=Anton | last=Shilov | website=Tom's Hardware | date=December 29, 2021 | accessdate=March 28, 2023 }}</ref>




==इतिहास==
==इतिहास==
सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में [[ग्लेन हेनरी (आईटी उद्यमी)]], टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी।{{fact|date=March 2023}} फंडिंग [[ एकीकृत डिवाइस प्रौद्योगिकी ]], इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x[[86]] प्रोसेसर विकसित करना था जो [[इंटेल]] प्रोसेसर की तुलना में कम महंगे थे और कम बिजली की खपत करते थे।{{fact|date=March 2023}} योजना के दो मुख्य तत्व थे:{{fact|date=March 2023}}
सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में [[ग्लेन हेनरी (आईटी उद्यमी)]], टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी। फंडिंग [[ एकीकृत डिवाइस प्रौद्योगिकी |एकीकृत डिवाइस प्रौद्योगिकी]] , इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x[[86]] प्रोसेसर विकसित करना था जो [[इंटेल]] प्रोसेसर की तुलना में कम महंगे थे और कम बिजली की खपत करते थे। योजना के दो मुख्य तत्व थे:


# Intel के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर का एक नया डिज़ाइन, स्क्रैच से विकसित;
# Intel के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर का नया डिज़ाइन, स्क्रैच से विकसित;
# उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया एक नवीन प्रबंधन दृष्टिकोण।
# उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया नवीन प्रबंधन दृष्टिकोण।


आईडीटी द्वारा वित्त पोषित होने पर, तीन अलग-अलग सेंटूर डिज़ाइन [[विनचिप]] के विपणन नाम के तहत भेजे गए थे।{{fact|date=March 2023}}सितंबर 1999 में, सेंटूर को ताइवान की एक कंपनी VIA Technologies द्वारा IDT से खरीदा गया था। तब से, [[VIA C3]] के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही [[VIA C7]] प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, VIA नैनो के लिए भी कई डिज़ाइन भेजे गए हैं।{{fact|date=March 2023}}
आईडीटी द्वारा वित्त पोषित होने पर, तीन अलग-अलग सेंटूर डिज़ाइन [[विनचिप]] के विपणन नाम के तहत भेजे गए थे।सितंबर 1999 में, सेंटूर को ताइवान की कंपनी VIA Technologies द्वारा IDT से खरीदा गया था। तब से, [[VIA C3]] के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही [[VIA C7]] प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, VIA नैनो के लिए भी कई डिज़ाइन भेजे गए हैं।


[[Zhaoxin]] (एक VIA [[संयुक्त उद्यम कंपनी]]) द्वारा उत्पादित चिप्स में VIA नैनो डिज़ाइन को और अधिक परिष्कृत और बेहतर बनाया गया है।{{fact|date=March 2023}}
[[Zhaoxin]] ( VIA [[संयुक्त उद्यम कंपनी]]) द्वारा उत्पादित चिप्स में VIA नैनो डिज़ाइन को और अधिक परिष्कृत और बेहतर बनाया गया है।


2019 के अंत में, सेंटॉर ने इंटीग्रेटेड AI कोप्रोसेसर, CNS कोर के साथ दुनिया के पहले हाई-परफॉर्मेंस x86 SoC की घोषणा की।<ref name=cns/>
2019 के अंत में, सेंटॉर ने इंटीग्रेटेड AI कोप्रोसेसर, CNS कोर के साथ दुनिया के पहले हाई-परफॉर्मेंस x86 SoC की घोषणा की।<ref name=cns/>
Line 45: Line 44:


==डिज़ाइन पद्धति==
==डिज़ाइन पद्धति==
सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम बिजली की खपत करते हैं। {{Citation needed|date=August 2014}}. इसने उन्हें [[एंबेडेड प्रोसेसर]] बाज़ार में आकर्षक बना दिया।{{fact|date=March 2023}}
सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम बिजली की खपत करते हैं। . इसने उन्हें [[एंबेडेड प्रोसेसर]] बाज़ार में आकर्षक बना दिया।


सेंटूर का डिज़ाइन दर्शन हमेशा उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।{{fact|date=March 2023}}
सेंटूर का डिज़ाइन दर्शन हमेशा उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।


सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से एक था, जिसकी शुरुआत 2004 वीआईए सी7 रिलीज के साथ हुई थी।{{fact|date=March 2023}} Intel और AMD ने 2008 में AES [[एईएस अनुदेश सेट]]|AES-NI, 2013 में Intel SHA एक्सटेंशन और 2015 में [[RDRAND]] का अनुसरण किया।{{fact|date=March 2023}}
सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से था, जिसकी शुरुआत 2004 वीआईए सी7 रिलीज के साथ हुई थी। Intel और AMD ने 2008 में AES [[एईएस अनुदेश सेट]]|AES-NI, 2013 में Intel SHA एक्सटेंशन और 2015 में [[RDRAND]] का अनुसरण किया।


===वीआईए सी3===
===वीआईए सी3===
{{main|VIA C3}}
{{main|VIA C3}}
* क्योंकि मेमोरी प्रदर्शन कई बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के बीच बड़े [[सीपीयू कैश]], बड़े [[अनुवाद लुकासाइड बफ़र]] और आक्रामक निर्देश प्रीफ़ेच को लागू करते हैं। हालाँकि ये सुविधाएँ VIA के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन एक ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया। वास्तव में, उदार प्राथमिक कैश (128KB) हमेशा से सेंटूर डिज़ाइन की एक विशिष्ट पहचान रही है।{{fact|date=March 2023}}
* क्योंकि मेमोरी प्रदर्शन कई बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के बीच बड़े [[सीपीयू कैश]], बड़े [[अनुवाद लुकासाइड बफ़र]] और आक्रामक निर्देश प्रीफ़ेच को लागू करते हैं। हालाँकि ये सुविधाएँ VIA के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया। वास्तव में, उदार प्राथमिक कैश (128KB) हमेशा से सेंटूर डिज़ाइन की विशिष्ट पहचान रही है।
* आम तौर पर, प्रति चक्र निर्देश बढ़ाने की तुलना में घड़ी की आवृत्ति को प्राथमिकता दी जाती है। आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी जटिल सुविधाओं को जानबूझकर लागू नहीं किया जाता है, क्योंकि वे घड़ी की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और कई सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।{{fact|date=March 2023}}
* आम तौर पर, प्रति चक्र निर्देश बढ़ाने की तुलना में घड़ी की आवृत्ति को प्राथमिकता दी जाती है। आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी जटिल सुविधाओं को जानबूझकर लागू नहीं किया जाता है, क्योंकि वे घड़ी की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और कई सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।
* x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-घड़ी निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अक्सर उपयोग किए जाने वाले कई निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम घड़ी चक्र की आवश्यकता होती है।{{fact|date=March 2023}}
* x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-घड़ी निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अक्सर उपयोग किए जाने वाले कई निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम घड़ी चक्र की आवश्यकता होती है।
* शायद ही कभी उपयोग किए जाने वाले x86 निर्देशों को [[माइक्रोकोड]] में लागू किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। इससे मरने की जगह बचती है और बिजली की खपत कम होती है। वास्तविक दुनिया के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।{{fact|date=March 2023}}
* शायद ही कभी उपयोग किए जाने वाले x86 निर्देशों को [[माइक्रोकोड]] में लागू किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। इससे मरने की जगह बचती है और बिजली की खपत कम होती है। वास्तविक दुनिया के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।
* ये डिज़ाइन सिद्धांत मूल [[ जोखिम ]] समर्थकों से व्युत्पन्न हैं, जो दावा करते हैं कि निर्देशों का एक छोटा सेट, बेहतर अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध RISC डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो एक [[ जटिल अनुदेश सेट कंप्यूटर ]] डिज़ाइन है।{{fact|date=March 2023}}
* ये डिज़ाइन सिद्धांत मूल [[ जोखिम |जोखिम]] समर्थकों से व्युत्पन्न हैं, जो दावा करते हैं कि निर्देशों का छोटा सेट, बेहतर अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध RISC डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो [[ जटिल अनुदेश सेट कंप्यूटर |जटिल अनुदेश सेट कंप्यूटर]] डिज़ाइन है।
* x86 के अलावा, ये प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।{{fact|date=March 2023}}
* x86 के अलावा, ये प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।


===वीआईए सी7===
===वीआईए सी7===
{{main|VIA C7}}
{{main|VIA C7}}
* VIA C7 एस्थर (C5J) VIA C3 नहेमायाह+ (C5P) के बाद एक विकासवादी कदम है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के खिलाफ प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया।{{fact|date=March 2023}}
* VIA C7 एस्थर (C5J) VIA C3 नहेमायाह+ (C5P) के बाद विकासवादी कदम है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के खिलाफ प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया।
* VIA C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि एक अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी एक जटिल सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के खिलाफ उचित प्रदर्शन प्रदान कर सकता है यदि एक कुशल फ्रंट-एंड, यानी प्रीफ़ेच द्वारा समर्थित हो, कैश और शाखा भविष्यवाणी तंत्र।{{fact|date=March 2023}}
* VIA C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी जटिल सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के खिलाफ उचित प्रदर्शन प्रदान कर सकता है यदि कुशल फ्रंट-एंड, यानी प्रीफ़ेच द्वारा समर्थित हो, कैश और शाखा भविष्यवाणी तंत्र।
* VIA C7 के मामले में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, यानी कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया।<ref>{{cite web | last=Besedin | first=Dmitri | title= Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors | website=Pricenfees.com | url=https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |url-status=dead |archive-url=https://web.archive.org/web/20170202062644/https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |archive-date=2017-02-02 | accessdate=2007-03-12}}</ref> वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण बदलाव नहीं किया गया लगता है।
* VIA C7 के मामले में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, यानी कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया।<ref>{{cite web | last=Besedin | first=Dmitri | title= Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors | website=Pricenfees.com | url=https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |url-status=dead |archive-url=https://web.archive.org/web/20170202062644/https://www.pricenfees.com/digit-life-archives/detailed-platform-analysis-rightmark-memory-analyzer-part-12-via-c7c7-m-processors |archive-date=2017-02-02 | accessdate=2007-03-12}}</ref> वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण बदलाव नहीं किया गया लगता है।
* VIA C7 AMD/Intel चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि घड़ी की गति थर्मल रूप से बाधित नहीं होती है।{{fact|date=March 2023}}
* VIA C7 AMD/Intel चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि घड़ी की गति थर्मल रूप से बाधित नहीं होती है।


===नैनो के माध्यम से===
===नैनो के माध्यम से===
{{main|VIA Nano}}
{{main|VIA Nano}}
* वीआईए नैनो इसैया (सीएन) सेंटूर के कई प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू शामिल है।{{fact|date=March 2023}}
* वीआईए नैनो इसैया (सीएन) सेंटूर के कई प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू शामिल है।
* VIA नैनो का विकास, VIA C7 के समान थर्मल डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।{{fact|date=March 2023}}
* VIA नैनो का विकास, VIA C7 के समान थर्मल डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।
<!-- Need more info in here about VIA Nano -->
 




===सीएनएस कोर===
===सीएनएस कोर===
सेंटॉर ने 2019 के अंत में [[AVX-512]] समर्थन और एकीकृत AI कोप्रोसेसर के साथ एक नए x86-64 CNS CPU की घोषणा की।<ref name=cns>{{cite web |title=Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512 |url=https://fuse.wikichip.org/news/3099/centaur-unveils-its-new-server-class-x86-core-cns-adds-avx-512/2/ |website=WikiChip Fuse |date=9 December 2019}}</ref> सीएनएस सीपीयू को 2021 में रद्द कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।<ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref> सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के LGA2011-3 सीपीयू के समान LGA2011 पिन सॉकेट का उपयोग किया गया था, हालांकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। CNS CPU कोर TSMC 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति बाद में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए एक संयुक्त उद्यम में है।<ref name=centaur>{{cite web |title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested |url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested |website=TomsHardware |date=22 February 2022}}</ref>
सेंटॉर ने 2019 के अंत में [[AVX-512]] समर्थन और एकीकृत AI कोप्रोसेसर के साथ नए x86-64 CNS CPU की घोषणा की।<ref name=cns>{{cite web |title=Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512 |url=https://fuse.wikichip.org/news/3099/centaur-unveils-its-new-server-class-x86-core-cns-adds-avx-512/2/ |website=WikiChip Fuse |date=9 December 2019}}</ref> सीएनएस सीपीयू को 2021 में रद्द कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।<ref>{{cite news |last1=Smith |first1=Ryan |title=VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million |url=https://www.anandtech.com/show/17049/via-to-offload-parts-of-x86-subsidiary-centaur-to-intel-for-125-million |access-date=11 November 2021 |work=AnandTech |date=5 November 2021}}</ref> सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के LGA2011-3 सीपीयू के समान LGA2011 पिन सॉकेट का उपयोग किया गया था, हालांकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। CNS CPU कोर TSMC 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति बाद में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए संयुक्त उद्यम में है।<ref name=centaur>{{cite web |title=The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested |url=https://www.tomshardware.com/news/last-x86-via-chip-centuar-cns-cpu-tested |website=TomsHardware |date=22 February 2022}}</ref>




===तुलनात्मक पासे का आकार===
===तुलनात्मक पासे का आकार===
<!-- cleanup: please, separate C3/C7 into at least 4 columns (Samuel / Samuel 2 / Nehemiah / Esther), and add AMD Geode * to the comparison, as well as Core Solo processors. -->
 
{| class="wikitable sortable"
{| class="wikitable sortable"
|-
|-
Line 109: Line 108:
| 1024 || N/A || 110 || N/A
| 1024 || N/A || 110 || N/A
|}
|}
ध्यान दें: यहां तक ​​कि 64K [[द्वितीयक कैश]] के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता।{{fact|date=March 2023}} VIA x86 कोर छोटा और उत्पादन में सस्ता है।{{fact|date=March 2023}} जैसा कि इस तालिका में देखा जा सकता है, लगभग चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर एक-पेंटियम 4#प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।
ध्यान दें: यहां तक ​​कि 64K [[द्वितीयक कैश]] के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता। VIA x86 कोर छोटा और उत्पादन में सस्ता है। जैसा कि इस तालिका में देखा जा सकता है, लगभग चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर -पेंटियम 4#प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।


==यह भी देखें==
==यह भी देखें==
Line 121: Line 120:
* {{usurped|1=[https://web.archive.org/web/19981111184838/http://www.centtech.com/ Home page]}}
* {{usurped|1=[https://web.archive.org/web/19981111184838/http://www.centtech.com/ Home page]}}
* [http://www.cognitivefilms.com/rise-of-the-centaur/ Rise of the Centaur (2015) - Documentary Film]
* [http://www.cognitivefilms.com/rise-of-the-centaur/ Rise of the Centaur (2015) - Documentary Film]
{{VIA}}
[[Category: 1995 में स्थापित अमेरिकी कंपनियाँ]] [[Category: कंप्यूटर कंपनियाँ 1995 में स्थापित हुईं]] [[Category: 2021 में अमेरिकी कंपनियाँ विघटित हुईं]] [[Category: 2021 में कंप्यूटर कंपनियाँ विस्थापित हो गईं]] [[Category: संयुक्त राज्य अमेरिका की इलेक्ट्रॉनिक्स कंपनियाँ]] [[Category: ऑस्टिन, टेक्सास में स्थित कंपनियाँ]] [[Category: वीआईए टेक्नोलॉजीज]] [[Category: इंटेल अधिग्रहण]] [[Category: संयुक्त राज्य अमेरिका की निष्क्रिय कंप्यूटर कंपनियाँ]] [[Category: निष्क्रिय कंप्यूटर हार्डवेयर कंपनियाँ]]  
[[Category: 1995 में स्थापित अमेरिकी कंपनियाँ]] [[Category: कंप्यूटर कंपनियाँ 1995 में स्थापित हुईं]] [[Category: 2021 में अमेरिकी कंपनियाँ विघटित हुईं]] [[Category: 2021 में कंप्यूटर कंपनियाँ विस्थापित हो गईं]] [[Category: संयुक्त राज्य अमेरिका की इलेक्ट्रॉनिक्स कंपनियाँ]] [[Category: ऑस्टिन, टेक्सास में स्थित कंपनियाँ]] [[Category: वीआईए टेक्नोलॉजीज]] [[Category: इंटेल अधिग्रहण]] [[Category: संयुक्त राज्य अमेरिका की निष्क्रिय कंप्यूटर कंपनियाँ]] [[Category: निष्क्रिय कंप्यूटर हार्डवेयर कंपनियाँ]]  


Revision as of 20:52, 7 December 2023

Centaur Technology
TypeIncorporated
IndustryElectronics
FoundedApril 1995 in Austin, United States
FoundersGlenn Henry, Terry Parks, Darius Gaskins, and Al Sato
DefunctNovember 2021
FateBroken up, partially acquired by Intel
Headquarters
Austin, Texas
,
United States
Key people
Glenn Henry
Productsx86 CPU designs
OwnerVIA Technologies

सेंटौर टेक्नोलॉजी X86 आर्किटेक्चर CPU डिज़ाइन कंपनी थी जो 1995 में शुरू हुई और बाद में VIA Technologies की पूर्ण स्वामित्व वाली सहायक कंपनी बन गई। 2015 में, डॉक्यूमेंट्री राइज़ ऑफ़ द सेंटूर ने कंपनी के प्रारंभिक इतिहास को कवर किया।कंपनी 2021 में टूट गई।[1]


इतिहास

सेंटॉर टेक्नोलॉजीज इंक की स्थापना अप्रैल 1995 में ग्लेन हेनरी (आईटी उद्यमी), टेरी पार्क्स, डेरियस गास्किन्स और अल सातो द्वारा की गई थी। फंडिंग एकीकृत डिवाइस प्रौद्योगिकी , इंक (आईडीटी) द्वारा प्रदान की गई थी। व्यावसायिक लक्ष्य संगत x86 प्रोसेसर विकसित करना था जो इंटेल प्रोसेसर की तुलना में कम महंगे थे और कम बिजली की खपत करते थे। योजना के दो मुख्य तत्व थे:

  1. Intel के कोर से भिन्न रूप से अनुकूलित x86 प्रोसेसर कोर का नया डिज़ाइन, स्क्रैच से विकसित;
  2. उच्च उत्पादकता प्राप्त करने के लिए डिज़ाइन किया गया नवीन प्रबंधन दृष्टिकोण।

आईडीटी द्वारा वित्त पोषित होने पर, तीन अलग-अलग सेंटूर डिज़ाइन विनचिप के विपणन नाम के तहत भेजे गए थे।सितंबर 1999 में, सेंटूर को ताइवान की कंपनी VIA Technologies द्वारा IDT से खरीदा गया था। तब से, VIA C3 के विपणन नाम के साथ पांच डिज़ाइन भेजे गए हैं, साथ ही VIA C7 प्रोसेसर और उनके नवीनतम 64-बिट सीपीयू, VIA नैनो के लिए भी कई डिज़ाइन भेजे गए हैं।

Zhaoxin ( VIA संयुक्त उद्यम कंपनी) द्वारा उत्पादित चिप्स में VIA नैनो डिज़ाइन को और अधिक परिष्कृत और बेहतर बनाया गया है।

2019 के अंत में, सेंटॉर ने इंटीग्रेटेड AI कोप्रोसेसर, CNS कोर के साथ दुनिया के पहले हाई-परफॉर्मेंस x86 SoC की घोषणा की।[2]

नवंबर 2021 में, इंटेल ने VIA से सेंटौर टेक्नोलॉजी डिवीजन के कुछ कर्मचारियों की भर्ती की, $125 मिलियन का सौदा, प्रभावी ढंग से x86 डिवीजन की प्रतिभा और जानकारी प्राप्त करना। [3][4] VIA ने x86 लाइसेंस और संबंधित पेटेंट को बरकरार रखा है, और इसका Zhaoxin CPU संयुक्त उद्यम जारी है।[5]


डिज़ाइन पद्धति

सेंटॉर के चिप्स ऐतिहासिक रूप से अपने समय के तुलनीय x86 डिज़ाइनों की तुलना में बहुत छोटे रहे हैं, और इस प्रकार वे निर्माण के लिए सस्ते हैं और कम बिजली की खपत करते हैं। . इसने उन्हें एंबेडेड प्रोसेसर बाज़ार में आकर्षक बना दिया।

सेंटूर का डिज़ाइन दर्शन हमेशा उन कार्यों के लिए पर्याप्त प्रदर्शन पर केंद्रित था जो उसके लक्षित बाज़ार की मांग है। डिज़ाइन टीम द्वारा किए गए कुछ डिज़ाइन ट्रेड-ऑफ़ स्वीकृत ज्ञान के विपरीत थे।

सेंटौर/वीआईए वीआईए पैडलॉक के रूप में हार्डवेयर एन्क्रिप्शन त्वरण के साथ प्रोसेसर डिजाइन करने वाले पहले लोगों में से था, जिसकी शुरुआत 2004 वीआईए सी7 रिलीज के साथ हुई थी। Intel और AMD ने 2008 में AES एईएस अनुदेश सेट|AES-NI, 2013 में Intel SHA एक्सटेंशन और 2015 में RDRAND का अनुसरण किया।

वीआईए सी3

Main article: VIA C3
  • क्योंकि मेमोरी प्रदर्शन कई बेंचमार्क में सीमित कारक है, वीआईए प्रोसेसर अन्य संवर्द्धनों के बीच बड़े सीपीयू कैश, बड़े अनुवाद लुकासाइड बफ़र और आक्रामक निर्देश प्रीफ़ेच को लागू करते हैं। हालाँकि ये सुविधाएँ VIA के लिए अद्वितीय नहीं हैं, मेमोरी एक्सेस ऑप्टिमाइज़ेशन ऐसा क्षेत्र है जहाँ डाई स्पेस को बचाने के लिए सुविधाओं का त्याग नहीं किया गया। वास्तव में, उदार प्राथमिक कैश (128KB) हमेशा से सेंटूर डिज़ाइन की विशिष्ट पहचान रही है।
  • आम तौर पर, प्रति चक्र निर्देश बढ़ाने की तुलना में घड़ी की आवृत्ति को प्राथमिकता दी जाती है। आउट-ऑफ़-ऑर्डर निर्देश निष्पादन जैसी जटिल सुविधाओं को जानबूझकर लागू नहीं किया जाता है, क्योंकि वे घड़ी की दर को बढ़ाने की क्षमता को प्रभावित करते हैं, बहुत अधिक अतिरिक्त डाई स्पेस और पावर की आवश्यकता होती है, और कई सामान्य एप्लिकेशन परिदृश्यों में प्रदर्शन पर बहुत कम प्रभाव पड़ता है।
  • x86 निर्देशों के अत्यधिक उपयोग किए जाने वाले रजिस्टर-मेमोरी और मेमोरी-रजिस्टर रूपों का एक-घड़ी निष्पादन प्रदान करने के लिए पाइपलाइन की व्यवस्था की गई है। अक्सर उपयोग किए जाने वाले कई निर्देशों के लिए अन्य x86 प्रोसेसर की तुलना में कम घड़ी चक्र की आवश्यकता होती है।
  • शायद ही कभी उपयोग किए जाने वाले x86 निर्देशों को माइक्रोकोड में लागू किया जाता है और अन्य x86 निर्देशों के संयोजन के रूप में अनुकरण किया जाता है। इससे मरने की जगह बचती है और बिजली की खपत कम होती है। वास्तविक दुनिया के अधिकांश अनुप्रयोग परिदृश्यों पर प्रभाव न्यूनतम है।
  • ये डिज़ाइन सिद्धांत मूल जोखिम समर्थकों से व्युत्पन्न हैं, जो दावा करते हैं कि निर्देशों का छोटा सेट, बेहतर अनुकूलित, तेजी से समग्र सीपीयू प्रदर्शन प्रदान कर सकता है। C3 डिज़ाइन को शुद्ध RISC डिज़ाइन नहीं माना जा सकता क्योंकि यह x86 इंस्ट्रक्शन सेट को स्वीकार करता है जो जटिल अनुदेश सेट कंप्यूटर डिज़ाइन है।
  • x86 के अलावा, ये प्रोसेसर अप्रलेखित वैकल्पिक निर्देश सेट का समर्थन करते हैं।

वीआईए सी7

Main article: VIA C7
  • VIA C7 एस्थर (C5J) VIA C3 नहेमायाह+ (C5P) के बाद विकासवादी कदम है, जिसमें सेंटूर ने सीमित ट्रांजिस्टर/पावर बजट के खिलाफ प्रदर्शन को संतुलित करने के अपने पारंपरिक दृष्टिकोण का पालन किया।
  • VIA C3 श्रृंखला चिप्स के डिजाइन दर्शन की आधारशिला यह रही है कि अपेक्षाकृत सरल इन-ऑर्डर स्केलर कोर भी जटिल सुपरस्केलर आउट-ऑफ-ऑर्डर कोर के खिलाफ उचित प्रदर्शन प्रदान कर सकता है यदि कुशल फ्रंट-एंड, यानी प्रीफ़ेच द्वारा समर्थित हो, कैश और शाखा भविष्यवाणी तंत्र।
  • VIA C7 के मामले में, डिज़ाइन टीम ने चिप के फ्रंट-एंड, यानी कैश आकार, सहयोगीता और थ्रूपुट के साथ-साथ प्रीफ़ेच सिस्टम को और सुव्यवस्थित करने पर ध्यान केंद्रित किया।[6] वहीं, चिप के निष्पादन कोर (बैक-एंड) में कोई महत्वपूर्ण बदलाव नहीं किया गया लगता है।
  • VIA C7 AMD/Intel चिप्स के साथ प्रदर्शन में अंतर को सफलतापूर्वक कम कर देता है, क्योंकि घड़ी की गति थर्मल रूप से बाधित नहीं होती है।

नैनो के माध्यम से

Main article: VIA Nano
  • वीआईए नैनो इसैया (सीएन) सेंटूर के कई प्रथम का संयोजन है, जिसमें उनका पहला सुपरस्केलर आउट-ऑफ-ऑर्डर सीपीयू और उनका पहला 64-बिट सीपीयू शामिल है।
  • VIA नैनो का विकास, VIA C7 के समान थर्मल डिज़ाइन शक्ति को बनाए रखते हुए प्रदर्शन-प्रति-वाट समीकरण के प्रदर्शन पक्ष में मौलिक सुधार लाने पर केंद्रित है।


सीएनएस कोर

सेंटॉर ने 2019 के अंत में AVX-512 समर्थन और एकीकृत AI कोप्रोसेसर के साथ नए x86-64 CNS CPU की घोषणा की।[2] सीएनएस सीपीयू को 2021 में रद्द कर दिया गया था जब वीआईए ने अपना सेंटूर डिवीजन इंटेल को बेच दिया था।[7] सीएनएस कोर सीपीयू में 8 कोर तक थे और 2GHz बेस फ्रीक्वेंसी पर चलते थे। इसमें इंटेल के LGA2011-3 सीपीयू के समान LGA2011 पिन सॉकेट का उपयोग किया गया था, हालांकि यह इंटेल मदरबोर्ड के साथ विद्युत रूप से संगत नहीं है। CNS CPU कोर TSMC 16nm नोड पर बनाए गए थे। सीएनएस पर की गई कुछ प्रगति बाद में कुछ झाओक्सिन सेमीकंडक्टर सीपीयू में उपयोग की गई, जिसमें वीआईए संयुक्त उद्यम में है।[8]


तुलनात्मक पासे का आकार

Processor Secondary
cache (k) 		Die size
130 nm (mm²) 		Die size
90 nm (mm²) 		Die size
65 nm (mm²)
VIA Nano 1000/2000 1024 N/A N/A 63.3
VIA C3 / VIA C7 64/128 52 30 N/A
Athlon XP 256 84 N/A N/A
Athlon 64 512 144 84 77
Pentium M 2048 N/A 84 N/A
P4 Northwood 512 146 N/A N/A
P4 Prescott 1024 N/A 110 N/A

ध्यान दें: यहां तक ​​कि 64K द्वितीयक कैश के साथ 180 एनएम ड्यूरॉन मॉर्गन कोर (106 मिमी²) को भी, जब 130 एनएम प्रक्रिया तक छोटा कर दिया जाता है, तब भी उसका डाई आकार 76 मिमी² होता। VIA x86 कोर छोटा और उत्पादन में सस्ता है। जैसा कि इस तालिका में देखा जा सकता है, लगभग चार C7 कोर का निर्माण 90 एनएम प्रक्रिया पर -पेंटियम 4#प्रेस्कॉट कोर के समान क्षेत्र में किया जा सकता है।

यह भी देखें

  • झाओक्सिन

संदर्भ

  1. ↑ Shilov, Anton (December 29, 2021). "शटर्स सेंटौर टेक्नोलॉजी साइट के माध्यम से, उपकरण बेचता है". Tom's Hardware. Retrieved March 28, 2023.
  2. ↑ 2.0 2.1 "Centaur Unveils Its New Server-Class x86 Core: CNS; Adds AVX-512". WikiChip Fuse. 9 December 2019.
  3. ↑ Smith, Ryan (5 November 2021). "VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million". AnandTech. Retrieved 11 November 2021.
  4. ↑ Dobberstein, Laura (8 November 2021). "Intel pays VIA $125m to acquire its x86 design talent". The Register. Retrieved 11 November 2021.
  5. ↑ "The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested | Tom's Hardware". Tomshardware.com. Retrieved 2022-07-18.
  6. ↑ Besedin, Dmitri. "Detailed Platform Analysis in RightMark Memory Analyzer. Part 12: VIA C7/C7-M Processors". Pricenfees.com. Archived from the original on 2017-02-02. Retrieved 2007-03-12.
  7. ↑ Smith, Ryan (5 November 2021). "VIA To Offload Parts of x86 Subsidiary Centaur to Intel For $125 Million". AnandTech. Retrieved 11 November 2021.
  8. ↑ "The Last x86 Via Chip: Unreleased Next-Gen Centaur CNS Saved From Trash Bin, Tested". TomsHardware. 22 February 2022.


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=सेंटौर_टेक्नोलॉजी&oldid=278605’