प्रोग्राम करने योग्य तर्क सरणी: Difference between revisions
No edit summary |
|||
Line 41: | Line 41: | ||
* {{cite web |url= http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/42-programmable/10-pla/pla.html |title= PLA (programmable logic array) |work= Java Applet |publisher= [[University of Hamburg]] |access-date= 2010-04-07 |archive-url= https://web.archive.org/web/20130115113124/http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/42-programmable/10-pla/pla.html |archive-date= 2013-01-15 |url-status= dead }} | * {{cite web |url= http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/42-programmable/10-pla/pla.html |title= PLA (programmable logic array) |work= Java Applet |publisher= [[University of Hamburg]] |access-date= 2010-04-07 |archive-url= https://web.archive.org/web/20130115113124/http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/42-programmable/10-pla/pla.html |archive-date= 2013-01-15 |url-status= dead }} | ||
[[Category:Articles with invalid date parameter in template]] | |||
[[Category:Collapse templates]] | |||
[[Category: | |||
[[Category: | |||
[[Category:Created On 17/02/2023]] | [[Category:Created On 17/02/2023]] | ||
[[Category:Machine Translated Page]] | |||
[[Category:Navigational boxes| ]] | |||
[[Category:Navigational boxes without horizontal lists]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Sidebars with styles needing conversion]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates Vigyan Ready]] |
Revision as of 12:29, 1 March 2023
कार्यक्रमेबल लॉजिक ऐरे अर्थात निर्देशयोग्य तर्क सरणी (पीएलए) एक प्रकार का कार्यक्रमेबल तर्क डिवाइस(निर्देशयोग्य तर्क यंत्र) है जिसका उपयोग संयोजन तर्क विद्युत नेटवर्क को प्रयुक्त करने के लिए किया जाता है। पीएलए के निकट निर्देशयोग्य AND(एंड) द्वार विमानों का समुच्चय है, जो निर्देशयोग्य OR द्वार विमानों के समुच्चय से जुड़ा हुआ है, जिसे बाद में आउटपुट का उत्पादन करने के लिए सप्रतिबन्ध रूप से पूरक किया जा सकता है। इसमें N इनपुट चरों(वेरिएबल्स) के लिए 2N AND द्वार है, और पीएलए से M आउटपुट के लिए, M OR द्वार होने चाहिए, जिनमें से प्रत्येक AND द्वार से निर्देशयोग्य इनपुट के साथ सम्मिलित हो। यह विन्यास कई तर्क कार्यों को उत्पादों के विहित रूपों के योग में संश्लेषित करने की अनुमति देता है।
PLAs निर्देशयोग्य तर्क सरणी यंत्रों (निर्देशयोग्य तर्क सरणी और सामान्य तर्क सरणी ) से भिन्न होते हैं, जिसमें AND और OR द्वार दोनों प्लेन निर्देशयोग्य होते हैं। [PAL में निर्देशयोग्य AND द्वार हैं किन्तु स्थायी OR द्वार हैं][clarification needed]
इतिहास
1970 में, टेक्सास उपकरणों ने आईबीएम रीड-ओनली सहयोगी भंडारण(एसोसिएटिव मेमोरी) या ROAM पर आधारित फोटोमास्क-निर्देशयोग्य IC विकसित किया। यह यंत्र, TMS2000, IC के उत्पादन के समय धातु की परत को बदलकर कार्यक्रम किया गया। TMS2000 में मेमोरी के लिए 8 जेके फ्लिप-फ्लॉप के साथ 17 इनपुट और 18 आउटपुट थे। TI ने इस यंत्र के लिए निर्देशयोग्य तर्क सरणी शब्द गढ़ा।[1]
कार्यान्वयन प्रक्रिया
- एसओपी (उत्पादों का योग) फॉर्म में तैयारी।
- उत्पाद निबंधनों की संख्या को न्यूनतम करने के लिए न्यूनतम एसओपी फॉर्म प्राप्त करें।
- आवश्यक उत्पाद अवधि उत्पन्न करने के लिए AND आव्युह का इनपुट संपर्क तय करें।
- फिर योग निबंधनों को उत्पन्न करने के लिए OR आव्युह के इनपुट संपर्क तय करें।
- प्रतिवर्ती आव्युह के संपर्क तय करें।
- पीएलए को कार्यक्रम करें।
पीएलए खंड आरेख:
प्रथम खंड | द्वितीय खंड | तृतीय खंड | चतुर्थ खंड | पंचम खंड |
---|---|---|---|---|
इनपुट बफ़र | AND आव्युह | OR आव्युह | प्रतिवर्ती/अप्रतिवर्ती आव्युह | फ्लिप फ्लॉप आउटपुट बफ़र |
रीड-ओनली मेमोरी पर लाभ
इनपुट के प्रत्येक संयोजन के लिए वांछित आउटपुट को रीड-ओनली मेमोरी में कार्यक्रम(प्रोग्राम) किया जा सकता है, जिसमें इनपुट को एड्रेस बस द्वारा संचालित किया जाता है और आउटपुट को डेटा के रूप में पढ़ा जाता है। चूंकि, इसके लिए इनपुट के हर संभावित संयोजन के लिए भिन्न मेमोरी स्थान की आवश्यकता होगी, जिसमें ऐसे संयोजन सम्मिलित हैं जो कभी नहीं होने चाहिए, और "संरक्षण नहीं" की स्थिति के लिए डेटा को डुप्लिकेट(अनुलिप) करना भी सम्मिलित है (उदाहरण के लिए, तर्क जैसे इनपुट A 1 है, फिर, जैसा कि जहाँ तक आउटपुट X का संबंध है, हमें "संरक्षण नहीं" है कि इनपुट B क्या है: ROM में इसे दो बार लिखा जाना होगा, एक बार B के प्रत्येक संभावित मान के लिए, और जैसे ही अधिक इनपुट जोड़े जाते हैं, पुनः तेजी से बढ़ता है); इसलिए, निर्देशयोग्य तर्क सरणी प्रायः रीड-ओनली मेमोरी में समतुल्य ट्रांजिस्टर की तुलना में कम ट्रांजिस्टर का उपयोग करके तर्क के टुकड़े को प्रयुक्त कर सकता है। यह विशेष रूप से मूल्यवान होता है जब यह प्रसंस्करण चिप का भाग होता है जहां ट्रांजिस्टर दुर्लभ होते हैं (उदाहरण के लिए, वास्तविक एमओएस प्रौद्योगिकी 6502 चिप में प्रोसेसर के विभिन्न कार्यों को निर्देशित करने के लिए पीएलए होता है।[2])।
अनुप्रयोग
पीएलए का विनियोग डेटापथ पर नियंत्रण प्रयुक्त करना है। यह विभिन्न अवस्थाओं को निर्देश समुच्चय में परिभाषित करता है, और अगली अवस्था (सप्रतिबन्ध शाखाओं द्वारा) का उत्पादन करता है। [उदा. यदि मशीन अवस्था-2 में है, और अवस्था-4 में जाएगी यदि निर्देश में तत्काल क्षेत्र है; तो पीएलए को अवस्था-2 में नियंत्रण की क्रियाओं को परिभाषित करना चाहिए, यदि निर्देश में तत्काल क्षेत्र सम्मिलित है, तो अगली स्थिति को 4 पर समुच्चय करेगा, और अवस्था-4 में नियंत्रण की क्रियाओं को परिभाषित करेगा]। निर्देशयोग्य तर्क सरणियों को पद्धति के अवस्था आरेख के अनुरूप होना चाहिए।
1982 में (1983 की प्रारंभ में) जारी किए गए प्रारंभिक कमोडोर 64 होम कंप्यूटरों ने प्रारंभ में कार्यक्रम किए गए सिग्नेटिक्स 82S100 पीएलए का उपयोग किया, किन्तु जैसे-जैसे मांग बढ़ी, MOS प्रौद्योगिकी / कमोडोर अर्द्धचालक समूह ने मास्क-कार्यक्रम्ड(आवरण क्रमादेशित) पीएलए का उत्पादन प्रारंभ किया, जिसकी भाग संख्या 906114-01 थी ।[3]
यह भी देखें
संदर्भ
- ↑ Andres, Kent (October 1970). A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments. Bulletin CA-158.
- ↑ How MOS 6502 Illegal Opcodes really work
- ↑ arcadecomponents.com - Commodore 906114-01 64 PLA IC
बाहरी संबंध
- "Programmable Logic Array (PLA)". cmsc311. University of Maryland. 2003. Archived from the original on 2017-12-14.
- "PLA (programmable logic array)". Java Applet. University of Hamburg. Archived from the original on 2013-01-15. Retrieved 2010-04-07.