पैकेज पर पैकेज: Difference between revisions

Revision as of 11:09, 9 June 2023

संवेष्टन पर संवेष्टन (पीओपी) असतत तर्क और अर्धचालक मेमोरी बॉल ग्रिड सरणी (बीजीए) संवेष्टनों को लंबवत रूप से संयोजित करने के लिए एक एकीकृत परिपथ संवेष्टन विधि है। दो या दो से अधिक संवेष्टन एक दूसरे के ऊपर स्थापित होते हैं, अर्थात चितीयित, उनके बीच संकेत अनुमार्गण करने के लिए एक मानक अंतरापृष्ठ के साथ। यह थोड़ी अधिक ऊंचाई की आवश्यकताओं की लागत पर चल दूरभाष , व्यक्तिगत अंकीय सहायक (पीडीए), और अंकीय कैमरा, जैसे उपकरणों में उच्च घटक घनत्व की अनुमति देता है। ऊष्म विसरण विचारों के कारण 2 से अधिक संवेष्टन वाले संग्रह असामान्य हैं।

संस्थिति

पीओपी के लिए दो व्यापक रूप से उपयोग किए जाने वाले संस्थिति स्थित हैं:

शुद्ध मेमोरी चिति: दो या दो से अधिक मेमोरी मात्र संवेष्टन एक दूसरे पर चितीयित होते हैं
मिश्रित तर्क-मेमोरी चिति: तल पर तर्क (सीपीयू) संवेष्टन, शीर्ष पर मेमोरी संवेष्टन। उदाहरण के लिए, नीचे एक मोबाइल फोन के लिए चिप (एसओसी) पर एक निकाय हो सकता है। तर्क संवेष्टन सबसे नीचे है क्योंकि इसे मदरबोर्ड के लिए कई और बीजीए संपर्क की आवश्यकता है।

विशिष्ट तर्क धन मेमोरी पीओपी चिति, 2005 के बाद से चिप या बेसबैंड मोडेम पर मोबाइल फोन निकाय के लिए सामान्य

पीसीबी अन्वायोजन के समय , पीओपी चिति के निचले संवेष्टन को सीधे पीसीबी पर रखा जाता है, और चिति के अन्य संवेष्टन शीर्ष पर रखे जाते हैं।

इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाने के समय पीओपी चिति के संवेष्टन एक दूसरे से (और पीसीबी से) जुड़ जाते हैं।

लाभ

संवेष्टन तकनीक पर संवेष्टन पारंपरिक संवेष्टन के लाभों को त्रि-आयामी एकीकृत परिपथ तकनीकों के लाभों के साथ संयोजित करने का प्रयास करता है, जबकि उनकी कमियों से बचा जाता है।

पारंपरिक संवेष्टन प्रत्येक डाई को अपने स्वयं के संवेष्टन में रखती है, सामान्य पीसीबी अन्वायोजन तकनीकों के लिए डिज़ाइन किया गया एक संवेष्टन जो प्रत्येक संवेष्टन को सीधे पीसीबी के साथ-साथ रखता है। संवेष्टन (एसआईपी) तकनीकों में 3डी डाई-चिति निकाय एक ही संवेष्टन में कई डाई को संग्रह कर देता है, जिसके कई लाभ हैं और पारंपरिक पीसीबी अन्वायोजन की तुलना में कुछ हानि भी हैं।

अंतःस्थापित पीओपी तकनीकों में, चिप संवेष्टन के तल पर एक कार्यद्रव में अंतःस्थापित होते हैं। यह पीओपी तकनीक छोटे विद्युत संपर्क वाले छोटे संवेष्टनों को सक्षम बनाती है और उन्नत अर्धचालक इंजीनियरिंग (एएसई) जैसी कंपनियों द्वारा समर्थित है।^[1]

पारंपरिक वियुक्त-चिप संवेष्टन पर लाभ

सबसे स्पष्ट लाभ मदरबोर्ड समष्टि बचत है। पीओपी बहुत कम पीसीबी क्षेत्र का उपयोग करता है, लगभग चितीयित-डाई संवेष्टन जितना कम।

विद्युत रूप से, पीओपी विभिन्न अंतरसंक्रियता भागों, जैसे नियंत्रक और मेमोरी के बीच लीक की लंबाई को कम करके लाभ प्रदान करता है। यह उपकरणों के ठीक विद्युत निष्पादन का उत्पादन करता है, क्योंकि परिपथ के बीच अंतःसंपर्क की छोटी अनुमार्गण तीव्रता से संकेत प्रसार और रव और क्रॉस वार्ता को कम करती है।

चिप चिति पर लाभ

चितीयित-डाई और चितीयित-संवेष्टन उत्पादों के बीच कई महत्वपूर्ण अंतर हैं।

संवेष्टन पर संवेष्टन का मुख्य वित्तीय लाभ यह है कि मेमोरी युक्ति को तर्क युक्ति से अलग किया जाता है। इसलिए यह पीओपी को वही लाभ देता है जो चिति-डाई उत्पादों की तुलना में पारंपरिक संवेष्टन में होता है:

मेमोरी संवेष्टन को तर्क संवेष्टन से अलग से परीक्षण किया जा सकता है
अन्तिम अन्वायोजन में मात्र ज्ञात ठीक संवेष्टन का उपयोग किया जाता है (यदि मेमोरी निकृष्ट है तो मात्र मेमोरी को छोड़ दिया जाता है और इसी प्रकार)। इसकी तुलना चितीयित-डाई संवेष्टन से करें जहां पूरा समूह निकृष्ट है और या तो मेमोरी या तर्क निकृष्ट होने पर अस्वीकृत कर दिया जाता है।
अंतिम उपयोगकर्ता (जैसे मोबाइल फोन या अंकीय कैमरे के निर्माता) रसद को नियंत्रित करते हैं। इसका अर्थ यह है कि अलग-अलग आपूर्तिकर्ताओं से मेमोरी तर्क को बदले बिना अलग-अलग समय पर उपयोग किया जा सकता है। मेमोरी सबसे कम लागत वाले आपूर्तिकर्ता से पूर्तिकार वस्तु बन जाती है। यह विशेषता पीआईपी (संवेष्टन में संवेष्टन) की तुलना में भी एक लाभ है, जिसके लिए एक विशिष्ट मेमोरी युक्ति को अंतिम उपयोगकर्ता के प्रतिप्रवाह में डिज़ाइन और स्रोत करने की आवश्यकता होती है।
किसी भी यंत्रवत् युग्मन शीर्ष संवेष्टन का उपयोग किया जा सकता है। निम्न-अंत फ़ोन के लिए, शीर्ष संवेष्टन पर एक छोटी मेमोरी संस्थिति का उपयोग किया जा सकता है। एक उन्नत फ़ोन के लिए, समान तल संवेष्टन के साथ अधिक मेमोरी का उपयोग किया जा सकता है।^[2] यह ओईएम द्वारा सूची नियंत्रण को सरल करता है। चितीयित-डाई संवेष्टन या यहां तक कि पीआईपी (संवेष्टन में संवेष्टन) के लिए, यथार्थ मेमोरी संस्थिति को सप्ताहों या महीनों पहले ही जाना जाना चाहिए।
क्योंकि मेमोरी मात्र अंतिम अन्वायोजन में मिश्रण में आती है, तर्क आपूर्तिकर्ताओं के लिए कोई मेमोरी स्रोत करने का कोई कारण नहीं है। चितीयित-डाई युक्ति के साथ, तर्क प्रदाता को मेमोरी पूर्तिकार से मेमोरी के वेफर्स खरीदना चाहिए।

जेईडीईसी मानकीकरण

जेईडीईसी जेसी-11 समिति तल पीओपी संवेष्टन से संबंधित संवेष्टन रूपरेखा रेखांकन मानकों से संबंधित है। डक्युमेंट देखें एमओ-266A और जेईडीईसी प्रकाशन 95, डिज़ाइन गाइड 4.22।
जेईडीईसी जेसी-63 समिति शीर्ष (मेमोरी) पीओपी संवेष्टन पिन मानकीकरण से संबंधित है। जेईडीईसी मानक संख्या 21-सी, पृष्ठ 3.12.2 - 1 देखें

अन्य नाम

संवेष्टन पर संवेष्टन को अन्य नामों से भी जाना जाता है:

पीओपी: संयुक्त शीर्ष और निचले संवेष्टन को संदर्भित करता है
पीओपीटी: शीर्ष संवेष्टन को संदर्भित करता है
पीओपीबी: नीचे के संवेष्टन को संदर्भित करता है
पीएसवीएफबीजीए: नीचे के संवेष्टन को संदर्भित करता है: संवेष्टन चितियोग्य वेरी थिन फाइन पिच बॉल ग्रिड सरणी^[3]
पीएसएफसीसीएसपी: नीचे के संवेष्टन को संदर्भित करता है: संवेष्टन चितियोग्य फ्लिप चिप चिप स्केल संवेष्टन

इतिहास

2001 में, टी. इमोटो, एम. मात्सुई और सी. ताकुबो सहित एक तोशीबा अनुसंधान दल ने 3डी एकीकृत परिपथ (3डी आईसी) संवेष्टन के निर्माण के लिए एक निकाय ब्लॉक मॉड्यूल वेफर बॉन्डिंग प्रक्रिया विकसित की।^[4]^[5] 3डी संवेष्टन-ऑन-संवेष्टन चिप का सबसे पहला ज्ञात वाणिज्यिक उपयोग सोनी के प्लेस्टेशन पोर्टेबल (पीएसपी) हाथ में गेम कंसोल में था, जिसे 2004 में जारी किया गया था। पीएसपी हार्डवेयर में ईडीआरएएम ( अंतःस्थापित डायनेमिक रैंडम-एक्सेस मेमोरी ) मेमोरी शामिल है जो तोशिबा द्वारा 3डी में निर्मित है। दो डाई के साथ संवेष्टन चिप लंबवत रूप से खड़ी होती है।^[6] तोशिबा ने उस समय इसे सेमी- अंतःस्थापित DRAM कहा, बाद में इसे चितीयित चिप-ऑन-चिप (CoC) समाधान कहा।^[6]^[7] अप्रैल 2007 में, तोशिबा ने एक आठ-परत 3डी चिप संवेष्टन, 16 का व्यावसायीकरण किया{{nbsp}गिबिबाइट टीएचजीएएम अंतः स्थापित प्रणाली एनएएनडी फ्लैश मेमोरी चिप, जिसे आठ चितीयित 2 के साथ निर्मित किया गया थाजीबी नंद फ्लैश चिप।^[8] उसी महीने, U.S. Patent 7,923,830 (संवेष्टन-ऑन-संवेष्टन सुरक्षित मॉड्यूल जिसमें ऊपरी संवेष्टन के कार्यद्रव में एंटी-टैम्पर मेश है) मैक्सिम इंटीग्रेटेड के स्टीवन एम. पोप और रूबेन सी. ज़ेटा द्वारा दायर किया गया था।^[9]सितंबर 2007 में, हाइनिक्स अर्धचालक ने 16 के साथ 24-परत 3डी संवेष्टन तकनीक पेश की{{nbsp}जीबी फ्लैश मेमोरी चिप जिसे वेफर बॉन्डिंग प्रक्रिया का उपयोग करके 24 चितीयित एनएएनडी फ्लैश चिप के साथ निर्मित किया गया था।^[10]

संदर्भ

↑ LaPedus, Mark (2014-06-19). "Mobile Packaging Market Heats Up". Semiconductor Engineering. Retrieved 2016-04-28.
↑ Thomas, Glen. "Package-on-Package Flux". Indium Corporation. Retrieved 2015-07-30.
↑ Amkor Technology. "Package on Package (PoP | PSfvBGA | PSfcCSP | TMV® PoP)". Retrieved 2015-07-30.
↑ Garrou, Philip (6 August 2008). "Introduction to 3D Integration". Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits (PDF). Wiley-VCH. p. 4. doi:10.1002/9783527623051.ch1. ISBN 9783527623051.
↑ Imoto, T.; Matsui, M.; Takubo, C.; Akejima, S.; Kariya, T.; Nishikawa, T.; Enomoto, R. (2001). "Development of 3-Dimensional Module Package, "System Block Module"". Electronic Components and Technology Conference. Institute of Electrical and Electronics Engineers (51): 552–7.
↑ ^6.0 ^6.1 James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.
↑ "सिस्टम-इन-पैकेज (SiP)". Toshiba. Archived from the original on 3 April 2010. Retrieved 3 April 2010.
↑ "तोशिबा ने मोबाइल उपभोक्‍ता उत्‍पादों के लिए उद्योग की उच्‍चतम क्षमता वाली एंबेडेड नंद फ्लैश मेमोरी का वाणिज्‍यीकरण किया". Toshiba. April 17, 2007. Archived from the original on November 23, 2010. Retrieved 23 November 2010.
↑ "United States Patent US 7,923,830 B2" (PDF). 2011-04-12. Retrieved 2015-07-30.
↑ "हाइनिक्स ने नंद चिप उद्योग को चौंका दिया". Korea Times. 5 September 2007. Retrieved 8 July 2019.

अग्रिम पठन

Innovations push Package on Package into new markets, Flynn Carson, Semiconductor International, April 2010
Practical Components पीओपी Samples and Test Boards (daisy chains)
Package-on-Package: The Story Behind This Industry Hit (Semiconductor International, 2007-06-01)
Package-on-package is killer app for handsets (EETimes Article July 2008)
"पीओपी" Goes the Future (Assembly Magazine, 2008-09-30)
Package on Package: Top and Bottom पीओपी Technologies
पीओपी Solder Balling (Circuits Assembly Magazine, December 2010)
The BeagleBoard uses a पीओपी processor
Killer app for cell handsets EETimes 2008-10-20
TMV: An ‘Enabling’ Technology for Next-Gen पीओपी Requirements Semicon International 2008-11-04^{[permanent dead link]}
Rolling with Solder Balls (Circuits Assembly Magazine, October 2010)
Don't Drown the Part! (Circuits Assembly Magazine, August 2010)
पीओपी (Package On Package): An Ems Perspective On Assembly, Rework And Reliability 2009-02-12
Hamid Eslampour et al.Comparison of Advanced पीओपी Package Configurations, 2010 Electronic Components and Technology Conference (ECTC) Proceedings
Package On Package Assembly Inspection & Quality Control Ebook, Bob Willis

[LaPedus_2014-1] LaPedus, Mark (2014-06-19). "Mobile Packaging Market Heats Up". Semiconductor Engineering. Retrieved 2016-04-28.

[Thomas_2015-2] Thomas, Glen. "Package-on-Package Flux". Indium Corporation. Retrieved 2015-07-30.

[Amkor_2015-3] Amkor Technology. "Package on Package (PoP | PSfvBGA | PSfcCSP | TMV® PoP)". Retrieved 2015-07-30.

[4] Garrou, Philip (6 August 2008). "Introduction to 3D Integration". Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits (PDF). Wiley-VCH. p. 4. doi:10.1002/9783527623051.ch1. ISBN 9783527623051.

[5] Imoto, T.; Matsui, M.; Takubo, C.; Akejima, S.; Kariya, T.; Nishikawa, T.; Enomoto, R. (2001). "Development of 3-Dimensional Module Package, "System Block Module"". Electronic Components and Technology Conference. Institute of Electrical and Electronics Engineers (51): 552–7.

[James-6] 6.0 ^6.1 James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.

[7] "सिस्टम-इन-पैकेज (SiP)". Toshiba. Archived from the original on 3 April 2010. Retrieved 3 April 2010.

[8] "तोशिबा ने मोबाइल उपभोक्‍ता उत्‍पादों के लिए उद्योग की उच्‍चतम क्षमता वाली एंबेडेड नंद फ्लैश मेमोरी का वाणिज्‍यीकरण किया". Toshiba. April 17, 2007. Archived from the original on November 23, 2010. Retrieved 23 November 2010.

[US7923830-9] "United States Patent US 7,923,830 B2" (PDF). 2011-04-12. Retrieved 2015-07-30.

[10] "हाइनिक्स ने नंद चिप उद्योग को चौंका दिया". Korea Times. 5 September 2007. Retrieved 8 July 2019.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

@@ Line 1: / Line 1: @@
 {{Short description|Integrated circuit packaging method}}
-{{Confuse|System in a package}}
+{{Confuse|एक संवेष्टन में प्रणाली}}
-पैकेज ऑन ए पैकेज (पीओपी) असतत तर्क और [[सेमीकंडक्टर मेमोरी]] [[बॉल ग्रिड ऐरे]] (बीजीए) पैकेजों को लंबवत रूप से संयोजित करने के लिए एक [[एकीकृत सर्किट पैकेजिंग]] विधि है। दो या दो से अधिक पैकेज एक दूसरे के ऊपर स्थापित होते हैं, यानी स्टैक्ड, उनके बीच सिग्नल रूट करने के लिए एक मानक इंटरफ़ेस के साथ। यह उपकरणों में उच्च घटक घनत्व की अनुमति देता है, जैसे कि [[ चल दूरभाष ]], व्यक्तिगत डिजिटल सहायक (पीडीए), और [[डिजिटल कैमरा]], थोड़ी अधिक ऊंचाई की आवश्यकताओं की कीमत पर। गर्मी अपव्यय विचारों के कारण 2 से अधिक पैकेज वाले ढेर असामान्य हैं।
-== कॉन्फ़िगरेशन ==
+संवेष्टन पर संवेष्टन (पीओपी) असतत तर्क और [[सेमीकंडक्टर मेमोरी|अर्धचालक मेमोरी]] [[बॉल ग्रिड ऐरे|बॉल ग्रिड सरणी]] (बीजीए) संवेष्टनों को लंबवत रूप से संयोजित करने के लिए एक [[एकीकृत सर्किट पैकेजिंग|एकीकृत परिपथ संवेष्टन]] विधि है। दो या दो से अधिक संवेष्टन एक दूसरे के ऊपर स्थापित होते हैं, अर्थात चितीयित, उनके बीच संकेत अनुमार्गण करने के लिए एक मानक अंतरापृष्ठ के साथ। यह थोड़ी अधिक ऊंचाई की आवश्यकताओं की लागत पर [[ चल दूरभाष |चल दूरभाष]] , व्यक्तिगत अंकीय सहायक (पीडीए), और [[डिजिटल कैमरा|अंकीय कैमरा]], जैसे उपकरणों में उच्च घटक घनत्व की अनुमति देता है। ऊष्म विसरण विचारों के कारण 2 से अधिक संवेष्टन वाले संग्रह असामान्य हैं।
-PoP के लिए दो व्यापक रूप से उपयोग किए जाने वाले कॉन्फ़िगरेशन मौजूद हैं:
-* शुद्ध मेमोरी स्टैकिंग: दो या दो से अधिक मेमोरी केवल पैकेज एक दूसरे पर स्टैक्ड होते हैं
-* मिश्रित तर्क-मेमोरी स्टैकिंग: तल पर तर्क (सीपीयू) पैकेज, शीर्ष पर मेमोरी पैकेज। उदाहरण के लिए, नीचे एक मोबाइल फोन के लिए चिप (SoC) पर एक सिस्टम हो सकता है। लॉजिक पैकेज सबसे नीचे है क्योंकि इसे मदरबोर्ड के लिए कई और बीजीए कनेक्शन की जरूरत है।
-[[Image:ASIC + Memory PoP Schematic.JPG|center|thumb|upright=2.9|विशिष्ट लॉजिक प्लस मेमोरी PoP स्टैक, 2005 के बाद से चिप्स या बेसबैंड मोडेम पर मोबाइल फोन सिस्टम के लिए सामान्य]][[पीसीबी असेंबली]] के दौरान, पीओपी स्टैक के निचले पैकेज को सीधे पीसीबी पर रखा जाता है, और स्टैक के अन्य पैकेज शीर्ष पर रखे जाते हैं।
+== संस्थिति ==
-[[ इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना ]] के दौरान पीओपी स्टैक के पैकेज एक दूसरे से (और पीसीबी से) जुड़ जाते हैं।
+पीओपी के लिए दो व्यापक रूप से उपयोग किए जाने वाले संस्थिति स्थित हैं:
+* शुद्ध मेमोरी चिति: दो या दो से अधिक मेमोरी मात्र संवेष्टन एक दूसरे पर चितीयित होते हैं
+* मिश्रित तर्क-मेमोरी चिति: तल पर तर्क (सीपीयू) संवेष्टन, शीर्ष पर मेमोरी संवेष्टन। उदाहरण के लिए, नीचे एक मोबाइल फोन के लिए चिप (एसओसी) पर एक निकाय हो सकता है। तर्क संवेष्टन सबसे नीचे है क्योंकि इसे मदरबोर्ड के लिए कई और बीजीए संपर्क की आवश्यकता है।
+[[Image:ASIC + Memory PoP Schematic.JPG|center|thumb|upright=2.9|विशिष्ट तर्क धन मेमोरी पीओपी चिति, 2005 के बाद से चिप या बेसबैंड मोडेम पर मोबाइल फोन निकाय के लिए सामान्य]][[पीसीबी असेंबली|पीसीबी अन्वायोजन]] के समय , पीओपी चिति के निचले संवेष्टन को सीधे पीसीबी पर रखा जाता है, और चिति के अन्य संवेष्टन शीर्ष पर रखे जाते हैं।
+[[ इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना | इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाने]] के समय पीओपी चिति के संवेष्टन एक दूसरे से (और पीसीबी से) जुड़ जाते हैं।
 == लाभ ==
-पैकेज तकनीक पर पैकेज पारंपरिक पैकेजिंग के लाभों को [[त्रि-आयामी एकीकृत सर्किट]] | डाई-स्टैकिंग तकनीकों के लाभों के साथ संयोजित करने का प्रयास करता है, जबकि उनकी कमियों से बचा जाता है।
+संवेष्टन तकनीक पर संवेष्टन पारंपरिक संवेष्टन के लाभों को [[त्रि-आयामी एकीकृत सर्किट|त्रि-आयामी एकीकृत परिपथ]] तकनीकों के लाभों के साथ संयोजित करने का प्रयास करता है, जबकि उनकी कमियों से बचा जाता है।
-पारंपरिक पैकेजिंग प्रत्येक डाई को अपने स्वयं के पैकेज में रखती है, सामान्य पीसीबी असेंबली तकनीकों के लिए डिज़ाइन किया गया एक पैकेज जो प्रत्येक पैकेज को सीधे पीसीबी के साथ-साथ रखता है।
-पैकेज (SiP) तकनीकों में [[3डी डाई-स्टैकिंग]] सिस्टम एक ही पैकेज में कई डाई को ढेर कर देता है, जिसके कई फायदे हैं और पारंपरिक पीसीबी असेंबली की तुलना में कुछ नुकसान भी हैं।
-एम्बेडेड पीओपी तकनीकों में, चिप्स पैकेज के तल पर एक सब्सट्रेट में एम्बेडेड होते हैं। यह पीओपी तकनीक छोटे विद्युत कनेक्शन वाले छोटे पैकेजों को सक्षम बनाती है और [[उन्नत सेमीकंडक्टर इंजीनियरिंग]] (एएसई) जैसी कंपनियों द्वारा समर्थित है।<ref name="LaPedus_2014"/>
+पारंपरिक संवेष्टन प्रत्येक डाई को अपने स्वयं के संवेष्टन में रखती है, सामान्य पीसीबी अन्वायोजन तकनीकों के लिए डिज़ाइन किया गया एक संवेष्टन जो प्रत्येक संवेष्टन को सीधे पीसीबी के साथ-साथ रखता है। संवेष्टन (एसआईपी) तकनीकों में [[3डी डाई-स्टैकिंग|3डी डाई-चिति]] निकाय एक ही संवेष्टन में कई डाई को संग्रह कर देता है, जिसके कई लाभ हैं और पारंपरिक पीसीबी अन्वायोजन की तुलना में कुछ हानि भी हैं।
-=== पारंपरिक आइसोलेटेड-चिप पैकेजिंग === पर लाभ
+अंतःस्थापित पीओपी तकनीकों में, चिप संवेष्टन के तल पर एक कार्यद्रव में अंतःस्थापित होते हैं। यह पीओपी तकनीक छोटे विद्युत संपर्क वाले छोटे संवेष्टनों को सक्षम बनाती है और [[उन्नत सेमीकंडक्टर इंजीनियरिंग|उन्नत अर्धचालक इंजीनियरिंग]] (एएसई) जैसी कंपनियों द्वारा समर्थित है।<ref name="LaPedus_2014"/>
-सबसे स्पष्ट लाभ मदरबोर्ड अंतरिक्ष बचत है। PoP बहुत कम PCB क्षेत्र का उपयोग करता है, लगभग स्टैक्ड-डाई पैकेज जितना कम।
+=== पारंपरिक वियुक्त-चिप संवेष्टन पर लाभ ===
+सबसे स्पष्ट लाभ मदरबोर्ड समष्टि बचत है। पीओपी बहुत कम पीसीबी क्षेत्र का उपयोग करता है, लगभग चितीयित-डाई संवेष्टन जितना कम।
-विद्युत रूप से, पीओपी विभिन्न इंटरऑपरेटिंग भागों, जैसे नियंत्रक और मेमोरी के बीच ट्रैक की लंबाई को कम करके लाभ प्रदान करता है। यह उपकरणों के बेहतर विद्युत प्रदर्शन का उत्पादन करता है, क्योंकि सर्किट के बीच इंटरकनेक्शन की छोटी रूटिंग तेजी से सिग्नल प्रसार और शोर और क्रॉस-टॉक को कम करती है।
+विद्युत रूप से, पीओपी विभिन्न अंतरसंक्रियता भागों, जैसे नियंत्रक और मेमोरी के बीच लीक की लंबाई को कम करके लाभ प्रदान करता है। यह उपकरणों के ठीक विद्युत निष्पादन का उत्पादन करता है, क्योंकि परिपथ के बीच अंतःसंपर्क की छोटी अनुमार्गण तीव्रता से संकेत प्रसार और रव और क्रॉस वार्ता को कम करती है।
-=== चिप स्टैकिंग पर लाभ ===
+=== चिप चिति पर लाभ ===
-स्टैक्ड-डाई और स्टैक्ड-पैकेज उत्पादों के बीच कई महत्वपूर्ण अंतर हैं।
+चितीयित-डाई और चितीयित-संवेष्टन उत्पादों के बीच कई महत्वपूर्ण अंतर हैं।
-पैकेज पर पैकेज का मुख्य वित्तीय लाभ यह है कि मेमोरी डिवाइस को लॉजिक डिवाइस से अलग किया जाता है। इसलिए यह PoP को वही लाभ देता है जो स्टैक-डाई उत्पादों की तुलना में पारंपरिक पैकेजिंग में होता है:
+संवेष्टन पर संवेष्टन का मुख्य वित्तीय लाभ यह है कि मेमोरी युक्ति को तर्क युक्ति से अलग किया जाता है। इसलिए यह पीओपी को वही लाभ देता है जो चिति-डाई उत्पादों की तुलना में पारंपरिक संवेष्टन में होता है:
-* मेमोरी पैकेज को लॉजिक पैकेज से अलग से टेस्ट किया जा सकता है
+* मेमोरी संवेष्टन को तर्क संवेष्टन से अलग से परीक्षण किया जा सकता है
-* फाइनल असेंबली में केवल ज्ञात अच्छे पैकेज का उपयोग किया जाता है (यदि मेमोरी खराब है तो केवल मेमोरी को छोड़ दिया जाता है और इसी तरह)। इसकी तुलना स्टैक्ड-डाई पैकेज से करें जहां पूरा सेट बेकार है और या तो मेमोरी या लॉजिक खराब होने पर खारिज कर दिया जाता है।
+* अन्तिम अन्वायोजन में मात्र ज्ञात ठीक संवेष्टन का उपयोग किया जाता है (यदि मेमोरी निकृष्ट है तो मात्र मेमोरी को छोड़ दिया जाता है और इसी प्रकार)। इसकी तुलना चितीयित-डाई संवेष्टन से करें जहां पूरा समूह निकृष्ट है और या तो मेमोरी या तर्क निकृष्ट होने पर अस्वीकृत कर दिया जाता है।
-* अंतिम उपयोगकर्ता (जैसे मोबाइल फोन या डिजिटल कैमरे के निर्माता) रसद को नियंत्रित करते हैं। इसका मतलब यह है कि अलग-अलग आपूर्तिकर्ताओं से स्मृति तर्क को बदले बिना अलग-अलग समय पर इस्तेमाल किया जा सकता है। मेमोरी सबसे कम लागत वाले आपूर्तिकर्ता से मंगाई जाने वाली वस्तु बन जाती है। यह विशेषता PiP (पैकेज में पैकेज) की तुलना में भी एक लाभ है, जिसके लिए एक विशिष्ट मेमोरी डिवाइस को अंतिम उपयोगकर्ता के अपस्ट्रीम में डिज़ाइन और सोर्स करने की आवश्यकता होती है।
+* अंतिम उपयोगकर्ता (जैसे मोबाइल फोन या अंकीय कैमरे के निर्माता) रसद को नियंत्रित करते हैं। इसका अर्थ यह है कि अलग-अलग आपूर्तिकर्ताओं से मेमोरी तर्क को बदले बिना अलग-अलग समय पर उपयोग किया जा सकता है। मेमोरी सबसे कम लागत वाले आपूर्तिकर्ता से पूर्तिकार वस्तु बन जाती है। यह विशेषता पीआईपी (संवेष्टन में संवेष्टन) की तुलना में भी एक लाभ है, जिसके लिए एक विशिष्ट मेमोरी युक्ति को अंतिम उपयोगकर्ता के प्रतिप्रवाह में डिज़ाइन और स्रोत करने की आवश्यकता होती है।
-* किसी भी यंत्रवत् संभोग शीर्ष पैकेज का उपयोग किया जा सकता है। निम्न-अंत फ़ोन के लिए, शीर्ष पैकेज पर एक छोटी मेमोरी कॉन्फ़िगरेशन का उपयोग किया जा सकता है। एक उन्नत फ़ोन के लिए, समान बॉटम पैकेज के साथ अधिक मेमोरी का उपयोग किया जा सकता है।<ref name="Thomas_2015"/>यह ओईएम द्वारा इन्वेंट्री नियंत्रण को सरल करता है। स्टैक्ड-डाई पैकेज या यहां तक कि PiP (पैकेज में पैकेज) के लिए, सटीक मेमोरी कॉन्फ़िगरेशन को हफ्तों या महीनों पहले ही जाना जाना चाहिए।
+* किसी भी यंत्रवत् युग्मन शीर्ष संवेष्टन का उपयोग किया जा सकता है। निम्न-अंत फ़ोन के लिए, शीर्ष संवेष्टन पर एक छोटी मेमोरी संस्थिति का उपयोग किया जा सकता है। एक उन्नत फ़ोन के लिए, समान तल संवेष्टन के साथ अधिक मेमोरी का उपयोग किया जा सकता है।<ref name="Thomas_2015" /> यह ओईएम द्वारा सूची नियंत्रण को सरल करता है। चितीयित-डाई संवेष्टन या यहां तक कि पीआईपी (संवेष्टन में संवेष्टन) के लिए, यथार्थ मेमोरी संस्थिति को सप्ताहों या महीनों पहले ही जाना जाना चाहिए।
-* क्योंकि स्मृति केवल अंतिम असेंबली में मिश्रण में आती है, तर्क आपूर्तिकर्ताओं के लिए कोई स्मृति स्रोत करने का कोई कारण नहीं है। स्टैक्ड-डाई डिवाइस के साथ, लॉजिक प्रोवाइडर को मेमोरी सप्लायर से मेमोरी के वेफर्स खरीदना चाहिए।
+* क्योंकि मेमोरी मात्र अंतिम अन्वायोजन में मिश्रण में आती है, तर्क आपूर्तिकर्ताओं के लिए कोई मेमोरी स्रोत करने का कोई कारण नहीं है। चितीयित-डाई युक्ति के साथ, तर्क प्रदाता को मेमोरी पूर्तिकार से मेमोरी के वेफर्स खरीदना चाहिए।
 == जेईडीईसी मानकीकरण ==
-* जेईडीईसी जेसी-11 समिति बॉटम पीओपी पैकेज से संबंधित पैकेज रूपरेखा रेखांकन मानकों से संबंधित है। दस्तावेज़ देखें MO-266A और [[JEDEC]] प्रकाशन 95, डिज़ाइन गाइड 4.22।
+* जेईडीईसी जेसी-11 समिति तल पीओपी संवेष्टन से संबंधित संवेष्टन रूपरेखा रेखांकन मानकों से संबंधित है। डक्युमेंट देखें एमओ-266A और [[JEDEC|जेईडीईसी]] प्रकाशन 95, डिज़ाइन गाइड 4.22।
-* JEDEC JC-63 समिति शीर्ष (मेमोरी) PoP पैकेज पिनआउट मानकीकरण से संबंधित है। जेईडीईसी मानक संख्या 21-सी, पृष्ठ 3.12.2 - 1 देखें
+* जेईडीईसी जेसी-63 समिति शीर्ष (मेमोरी) पीओपी संवेष्टन पिन मानकीकरण से संबंधित है। जेईडीईसी मानक संख्या 21-सी, पृष्ठ 3.12.2 - 1 देखें
 == अन्य नाम ==
-पैकेज पर पैकेज को अन्य नामों से भी जाना जाता है:
+संवेष्टन पर संवेष्टन को अन्य नामों से भी जाना जाता है:
-* पीओपी: संयुक्त शीर्ष और निचले पैकेज को संदर्भित करता है
+* पीओपी: संयुक्त शीर्ष और निचले संवेष्टन को संदर्भित करता है
-* PoPt: शीर्ष पैकेज को संदर्भित करता है
+* पीओपीटी: शीर्ष संवेष्टन को संदर्भित करता है
-* PoPb: नीचे के पैकेज को संदर्भित करता है
+* पीओपीबी: नीचे के संवेष्टन को संदर्भित करता है
-* PSvfBGA: नीचे के पैकेज को संदर्भित करता है: पैकेज स्टैकेबल वेरी थिन फाइन पिच बॉल ग्रिड ऐरे<ref name="Amkor_2015"/>* PSfcCSP: नीचे के पैकेज को संदर्भित करता है: पैकेज स्टैकेबल फ्लिप चिप चिप स्केल पैकेज
+* पीएसवीएफबीजीए: नीचे के संवेष्टन को संदर्भित करता है: संवेष्टन चितियोग्य वेरी थिन फाइन पिच बॉल ग्रिड सरणी<ref name="Amkor_2015"/>
+*पीएसएफसीसीएसपी: नीचे के संवेष्टन को संदर्भित करता है: संवेष्टन चितियोग्य फ्लिप चिप चिप स्केल संवेष्टन
 == इतिहास ==
 {{Main|Three-dimensional integrated circuit#History}}
-में, टी. इमोटो, एम. मात्सुई और सी. ताकुबो सहित एक [[ तोशीबा ]] अनुसंधान दल ने 3डी एकीकृत सर्किट (3डी आईसी) पैकेज के निर्माण के लिए एक सिस्टम ब्लॉक मॉड्यूल वेफर बॉन्डिंग प्रक्रिया विकसित की।<ref>{{cite book |last1=Garrou |first1=Philip |title=Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits |date=6 August 2008 |publisher=[[Wiley-VCH]] |isbn=9783527623051 |chapter=Introduction to 3D Integration |doi=10.1002/9783527623051.ch1 |pages=4 |url=https://application.wiley-vch.de/books/sample/3527332650_c01.pdf}}</ref><ref>{{cite journal |last1=Imoto |first1=T.|last2=Matsui |first2=M. |last3=Takubo |first3=C. |last4=Akejima |first4=S. |last5=Kariya |first5=T. |last6=Nishikawa |first6=T. |last7=Enomoto |first7=R. |title=Development of 3-Dimensional Module Package, "System Block Module" |journal=Electronic Components and Technology Conference |date=2001 |issue=51 |publisher=[[Institute of Electrical and Electronics Engineers]] |pages=552–7 |url=https://www.tib.eu/en/search/id/BLCP%3ACN039662991/Development-of-3-Dimensional-Module-Package-System/}}</ref> 3डी पैकेज-ऑन-पैकेज चिप का सबसे पहला ज्ञात वाणिज्यिक उपयोग [[सोनी]] के [[प्लेस्टेशन पोर्टेबल]] (पीएसपी) [[ हाथ में गेम कंसोल ]] में था, जिसे 2004 में जारी किया गया था। [[पीएसपी हार्डवेयर]] में [[ईडीआरएएम]] (एम्बेडेड [[ डायनेमिक रैंडम-एक्सेस मेमोरी ]]) मेमोरी शामिल है जो तोशिबा द्वारा 3डी में निर्मित है। दो डाई के साथ पैकेज चिप लंबवत रूप से खड़ी होती है।<ref name="James">{{cite journal |last1=James |first1=Dick |title=3D ICs in the real world |journal=25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) |date=2014 |pages=113–119 |doi=10.1109/ASMC.2014.6846988 |isbn=978-1-4799-3944-2 |s2cid=42565898 |url=https://www.researchgate.net/publication/271453642}}</ref> तोशिबा ने उस समय इसे सेमी-एम्बेडेड DRAM कहा, बाद में इसे स्टैक्ड चिप-ऑन-चिप (CoC) समाधान कहा।<ref name="James"/><ref>{{cite web |title=सिस्टम-इन-पैकेज (SiP)|url=http://www.toshiba-components.com/ASIC/SiP.html |archive-url=https://web.archive.org/web/20100403003319/http://www.toshiba-components.com/ASIC/SiP.html |url-status=dead |archive-date=3 April 2010 |website=[[Toshiba]] |access-date=3 April 2010}}</ref>
+में, टी. इमोटो, एम. मात्सुई और सी. ताकुबो सहित एक [[ तोशीबा |तोशीबा]] अनुसंधान दल ने 3डी एकीकृत परिपथ (3डी आईसी) संवेष्टन के निर्माण के लिए एक निकाय ब्लॉक मॉड्यूल वेफर बॉन्डिंग प्रक्रिया विकसित की।<ref>{{cite book |last1=Garrou |first1=Philip |title=Handbook of 3D Integration: Technology and Applications of 3D Integrated Circuits |date=6 August 2008 |publisher=[[Wiley-VCH]] |isbn=9783527623051 |chapter=Introduction to 3D Integration |doi=10.1002/9783527623051.ch1 |pages=4 |url=https://application.wiley-vch.de/books/sample/3527332650_c01.pdf}}</ref><ref>{{cite journal |last1=Imoto |first1=T.|last2=Matsui |first2=M. |last3=Takubo |first3=C. |last4=Akejima |first4=S. |last5=Kariya |first5=T. |last6=Nishikawa |first6=T. |last7=Enomoto |first7=R. |title=Development of 3-Dimensional Module Package, "System Block Module" |journal=Electronic Components and Technology Conference |date=2001 |issue=51 |publisher=[[Institute of Electrical and Electronics Engineers]] |pages=552–7 |url=https://www.tib.eu/en/search/id/BLCP%3ACN039662991/Development-of-3-Dimensional-Module-Package-System/}}</ref> 3डी संवेष्टन-ऑन-संवेष्टन चिप का सबसे पहला ज्ञात वाणिज्यिक उपयोग [[सोनी]] के [[प्लेस्टेशन पोर्टेबल]] (पीएसपी) [[ हाथ में गेम कंसोल |हाथ में गेम कंसोल]] में था, जिसे 2004 में जारी किया गया था। [[पीएसपी हार्डवेयर]] में [[ईडीआरएएम]] ( अंतःस्थापित [[ डायनेमिक रैंडम-एक्सेस मेमोरी |डायनेमिक रैंडम-एक्सेस मेमोरी]] ) मेमोरी शामिल है जो तोशिबा द्वारा 3डी में निर्मित है। दो डाई के साथ संवेष्टन चिप लंबवत रूप से खड़ी होती है।<ref name="James">{{cite journal |last1=James |first1=Dick |title=3D ICs in the real world |journal=25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) |date=2014 |pages=113–119 |doi=10.1109/ASMC.2014.6846988 |isbn=978-1-4799-3944-2 |s2cid=42565898 |url=https://www.researchgate.net/publication/271453642}}</ref> तोशिबा ने उस समय इसे सेमी- अंतःस्थापित DRAM कहा, बाद में इसे चितीयित चिप-ऑन-चिप (CoC) समाधान कहा।<ref name="James"/><ref>{{cite web |title=सिस्टम-इन-पैकेज (SiP)|url=http://www.toshiba-components.com/ASIC/SiP.html |archive-url=https://web.archive.org/web/20100403003319/http://www.toshiba-components.com/ASIC/SiP.html |url-status=dead |archive-date=3 April 2010 |website=[[Toshiba]] |access-date=3 April 2010}}</ref>
-अप्रैल 2007 में, तोशिबा ने एक आठ-परत 3डी चिप पैकेज, 16 का व्यावसायीकरण किया{{nbsp}[[गिबिबाइट]] टीएचजीएएम [[अंतः स्थापित प्रणाली]] एनएएनडी फ्लैश मेमोरी चिप, जिसे आठ स्टैक्ड 2 के साथ निर्मित किया गया था{{nbsp}}जीबी नंद फ्लैश चिप्स।<ref>{{cite news |title=तोशिबा ने मोबाइल उपभोक्‍ता उत्‍पादों के लिए उद्योग की उच्‍चतम क्षमता वाली एंबेडेड नंद फ्लैश मेमोरी का वाणिज्‍यीकरण किया|url=http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |archive-url=https://web.archive.org/web/20101123023805/http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |url-status=dead |archive-date=November 23, 2010 |access-date=23 November 2010 |work=[[Toshiba]] |date=April 17, 2007}}</ref> उसी महीने, {{US patent|7923830}} (पैकेज-ऑन-पैकेज सुरक्षित मॉड्यूल जिसमें ऊपरी पैकेज के सब्सट्रेट में एंटी-टैम्पर मेश है) [[मैक्सिम इंटीग्रेटेड]] के स्टीवन एम. पोप और रूबेन सी. ज़ेटा द्वारा दायर किया गया था।<ref name="US7923830"/>सितंबर 2007 में, [[हाइनिक्स सेमीकंडक्टर]] ने 16 के साथ 24-परत 3डी पैकेजिंग तकनीक पेश की{{nbsp}जीबी फ्लैश मेमोरी चिप जिसे वेफर बॉन्डिंग प्रक्रिया का उपयोग करके 24 स्टैक्ड एनएएनडी फ्लैश चिप्स के साथ निर्मित किया गया था।<ref>{{cite news |title=हाइनिक्स ने नंद चिप उद्योग को चौंका दिया|url=http://www.koreatimes.co.kr/www/news/biz/2007/09/123_9628.html |access-date=8 July 2019 |work=[[Korea Times]] |date=5 September 2007}}</ref>
+<nowiki>अप्रैल 2007 में, तोशिबा ने एक आठ-परत 3डी चिप संवेष्टन, 16 का व्यावसायीकरण किया{{nbsp}</nowiki>[[गिबिबाइट]] टीएचजीएएम [[अंतः स्थापित प्रणाली]] एनएएनडी फ्लैश मेमोरी चिप, जिसे आठ चितीयित 2 के साथ निर्मित किया गया थाजीबी नंद फ्लैश चिप।<ref>{{cite news |title=तोशिबा ने मोबाइल उपभोक्‍ता उत्‍पादों के लिए उद्योग की उच्‍चतम क्षमता वाली एंबेडेड नंद फ्लैश मेमोरी का वाणिज्‍यीकरण किया|url=http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |archive-url=https://web.archive.org/web/20101123023805/http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |url-status=dead |archive-date=November 23, 2010 |access-date=23 November 2010 |work=[[Toshiba]] |date=April 17, 2007}}</ref> उसी महीने, {{US patent|7923830}} (संवेष्टन-ऑन-संवेष्टन सुरक्षित मॉड्यूल जिसमें ऊपरी संवेष्टन के कार्यद्रव में एंटी-टैम्पर मेश है) [[मैक्सिम इंटीग्रेटेड]] के स्टीवन एम. पोप और रूबेन सी. ज़ेटा द्वारा दायर किया गया था।<ref name="US7923830"/>सितंबर 2007 में, [[हाइनिक्स सेमीकंडक्टर|हाइनिक्स अर्धचालक]]<nowiki> ने 16 के साथ 24-परत 3डी संवेष्टन तकनीक पेश की{{nbsp}जीबी फ्लैश मेमोरी चिप जिसे वेफर बॉन्डिंग प्रक्रिया का उपयोग करके 24 चितीयित एनएएनडी फ्लैश चिप के साथ निर्मित किया गया था।</nowiki><ref>{{cite news |title=हाइनिक्स ने नंद चिप उद्योग को चौंका दिया|url=http://www.koreatimes.co.kr/www/news/biz/2007/09/123_9628.html |access-date=8 July 2019 |work=[[Korea Times]] |date=5 September 2007}}</ref>
@@ Line 67: / Line 65: @@
 ==अग्रिम पठन==
 * [https://web.archive.org/web/20131110013920/http://www.statschippac.com/services/documentlibrary/~/media/Files/DocLibrary/tech_articles/Semiconductor_Intl_PoP_April_2010.ashx ''Innovations push Package on Package into new markets,''] Flynn Carson, Semiconductor International, April 2010
-* [https://web.archive.org/web/20080528145157/http://www.practicalcomponents.com/amkor/amkor-pop.htm Practical Components PoP Samples and Test Boards (daisy chains)]
+* [https://web.archive.org/web/20080528145157/http://www.practicalcomponents.com/amkor/amkor-pop.htm Practical Components पीओपी Samples and Test Boards (daisy chains)]
 * [https://web.archive.org/web/20081201144058/http://www.semiconductor.net/article/CA6445430.html Package-on-Package: The Story Behind This Industry Hit (Semiconductor International, 2007-06-01)]
 * [http://www.eetimes.com/news/semi/rss/showArticle.jhtml?articleID=209900383&cid=RSSfeed_eetimes_semiRSS Package-on-package is killer app for handsets (EETimes Article July 2008)]
-* [http://www.assemblymag.com/CDA/Articles/Feature_Article/BNP_GUID_9-5-2006_A_10000000000000433369 "POP" Goes the Future (Assembly Magazine, 2008-09-30)]
+* [http://www.assemblymag.com/CDA/Articles/Feature_Article/BNP_GUID_9-5-2006_A_10000000000000433369 "पीओपी" Goes the Future (Assembly Magazine, 2008-09-30)]
-* Package on Package: [https://web.archive.org/web/20161002051233/http://www.statschippac.com/services/packagingservices/3dsdsp/~/media/Files/Package%20Datasheets/POP.ashx Top and Bottom PoP Technologies]
+* Package on Package: [https://web.archive.org/web/20161002051233/http://www.statschippac.com/services/packagingservices/3dsdsp/~/media/Files/Package%20Datasheets/POP.ashx Top and Bottom पीओपी Technologies]
-* [https://web.archive.org/web/20140518084355/http://circuitsassembly.com/cms/component/content/article/207-2010-articles/10618-defects-database PoP Solder Balling (Circuits Assembly Magazine, December 2010)]
+* [https://web.archive.org/web/20140518084355/http://circuitsassembly.com/cms/component/content/article/207-2010-articles/10618-defects-database पीओपी Solder Balling (Circuits Assembly Magazine, December 2010)]
-* The [http://beagleboard.org/ BeagleBoard] uses a PoP processor
+* The [http://beagleboard.org/ BeagleBoard] uses a पीओपी processor
 * [http://www.eetimes.com/news/design/showArticle.jhtml?articleID=211201709 Killer app for cell handsets EETimes 2008-10-20]
-* [http://www.semiconductor.net/article/CA6611115.html?desc=topstory TMV: An ‘Enabling’ Technology for Next-Gen PoP Requirements Semicon International 2008-11-04]{{dead link|date=March 2018 |bot=InternetArchiveBot |fix-attempted=yes }}
+* [http://www.semiconductor.net/article/CA6611115.html?desc=topstory TMV: An ‘Enabling’ Technology for Next-Gen पीओपी Requirements Semicon International 2008-11-04]{{dead link|date=March 2018 |bot=InternetArchiveBot |fix-attempted=yes }}
 * [https://web.archive.org/web/20140518201502/http://circuitsassembly.com/cms/component/content/article/207-2010-articles/10284-defectsdatabase Rolling with Solder Balls (Circuits Assembly Magazine, October 2010)]
 * [https://web.archive.org/web/20140516135339/http://circuitsassembly.com/cms/component/content/article/207-2010-articles/10161-defects-database Don't Drown the Part! (Circuits Assembly Magazine, August 2010)]
-* [http://smta.org/knowledge/proceedings_abstract.cfm?PROC_ID=2649 POP (Package On Package): An Ems Perspective On Assembly, Rework And Reliability 2009-02-12]
+* [http://smta.org/knowledge/proceedings_abstract.cfm?PROC_ID=2649 पीओपी (Package On Package): An Ems Perspective On Assembly, Rework And Reliability 2009-02-12]
-* Hamid Eslampour et al.[https://web.archive.org/web/20110716133912/http://www.statschippac.com/services/documentlibrary/~/media/Files/DocLibrary/whitepapers/STATSChipPAC_ECTC2010_s40p01.ashx ''Comparison of Advanced PoP Package Configurations],'' 2010 Electronic Components and Technology Conference (ECTC) Proceedings
+* Hamid Eslampour et al.[https://web.archive.org/web/20110716133912/http://www.statschippac.com/services/documentlibrary/~/media/Files/DocLibrary/whitepapers/STATSChipPAC_ECTC2010_s40p01.ashx ''Comparison of Advanced पीओपी Package Configurations''],'' 2010 Electronic Components and Technology Conference (ECTC) Proceedings
 * [https://web.archive.org/web/20151122102505/http://packageonpackagebook.com/ Package On Package Assembly Inspection & Quality Control Ebook], Bob Willis

v t e Semiconductor packages
Diode	DO-204 (DO-7 / DO-35 / DO-41) DO-213 (MELF / SOD-80 / LL34) DO-214 (SMA / SMB / SMC) SOD (SOD-123 / SOD-323 / SOD-523 / SOD-923)
Transistor	SOT / TSOT TO-3 (TH / Panel) TO-5 (TH) TO-8 (TH) TO-18 (TH) TO-39 (TH) TO-66 (TH / Panel) TO-92 (TH) TO-126 (TH / Panel) TO-202 (TH / Panel) TO-220 (TH / Panel) TO-247 (TH / Panel) TO-251 (IPAK) (SMT) TO-252 (DPAK) (SMT) TO-262 (I2PAK) (SMT) TO-263 (D2PAK) (SMT) TO-273 (Super-220) (SMT) TO-274 (Super-247) (SMT)
Single row	SIP / SIL
Dual row	DFN DIP / DIL Flat Pack MSOP SO / SOIC SOP / SSOP TSOP / HTSOP TSSOP / HTSSOP ZIP
Quad row	LCC QIP / QIL PLCC QFN QFP QUIP / QUIL
Grid array	BGA eWLB LGA PGA
Wafer	COB COF COG CSP Flip Chip PoP QP UICC WL-CSP / WLP
Related topics	Electronic packaging Integrated circuit packaging List of integrated circuit packaging types Printed circuit board Surface-mount technology Through-hole technology
It is relatively common to find packages that contain other components than their designated ones, such as diodes or voltage regulators in transistor packages, etc.

v t e System on a chip (SoC)
Components	Microprocessor cores controllers Graphics processing unit (GPU) Image processor Media processor AI accelerator ASIC
Types	Network on a chip (NoC) Multiprocessor SoC (MPSoC) Programmable SoC (PSoC) Microcontroller (MCU)
Alternatives	Multi-chip module (MCM) System in a package (SiP) Package on a package (PoP)
Related	Processor chronology design CPLD Digital signal processor (DSP) Embedded systems FPGA List of SoC suppliers Mobile computing Unified memory

Anonymous

Search

पैकेज पर पैकेज: Difference between revisions

Namespaces

More

Page actions

Revision as of 11:09, 9 June 2023

Contents

संस्थिति

लाभ

पारंपरिक वियुक्त-चिप संवेष्टन पर लाभ

चिप चिति पर लाभ

जेईडीईसी मानकीकरण

अन्य नाम

इतिहास

संदर्भ

अग्रिम पठन

Navigation

Navigation

Wiki tools

Wiki tools

Anonymous

Search

पैकेज पर पैकेज: Difference between revisions

Revision as of 11:09, 9 June 2023

संस्थिति

लाभ

पारंपरिक वियुक्त-चिप संवेष्टन पर लाभ

चिप चिति पर लाभ

जेईडीईसी मानकीकरण

अन्य नाम

इतिहास

संदर्भ

अग्रिम पठन

Navigation

Wiki tools

Page tools

Other projects

Categories